

第1章：半导体产业概述与集成电路基础

1.1 材料分类与核心定义——半导体材料的代际划分：
第一代：以硅（Si）、锗（Ge）为代表，是目前商业集成电路绝对的主流。
第二代：以砷化镓（GaAs）、磷化铟（InP）为代表，多用于高频、发光器件。
第三代：以碳化硅（SiC）、氮化镓（GaN）为代表，具有宽禁带特征，多用于高压、高功率器件。
前沿材料：石墨烯，因其独特的二维结构和超高速载流子迁移率，其研究者获2010年诺贝尔物理学奖。

微电子学：研究在固体（主要是半导体）材料上构成的微型化电路及系统的电子学分支。

集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定电路互连集成在半导体晶圆片上，并封装在一个外壳内，执行特定功能的电路或系统。

1.2 产业里程碑事件——1946年：第一台通用电子计算机 ENIAC 诞生（由约 19000 个真空管组成，体积大、功耗高、可靠性极差）。
1947年：肖克莱、巴丁、布拉顿发明第一个晶体管（PNP 点接触型 Ge 晶体管），获 1956 年诺贝尔物理学奖。
1958年：TI 公司的杰克·基尔比（Jack Kilby）发明第一块集成电路（由 Ge 晶片制成，包含 12 个器件），获 2000 年诺贝尔物理学奖。
1959年：仙童公司的罗伯特·诺伊曼（Robert Noyce）开发出用于 IC 的 Si 平面工艺技术，奠定了现代 IC 大规模制造的基础。
1971 年：Intel 推出第一个微处理器 4004（10微米工艺，包含 2300 多个晶体管）。

1.3 集成电路的分类与集成度发展——按功能和结构分类：
数字 IC、模拟 IC、数模混合 IC。
按制造工艺分类：
双极型（Bipolar）IC、MOS IC、Bi-CMOS IC（结合了双极型的高速度与 MOS 的低功耗特性）。

按集成度（芯片内元件/等效门数）划分的时代：
SSI（小规模）：等效门数小于 10-100 MSI（中规模）：等效门数 100-1000 LSI（大规模）：等效门数 1000-10 万 VLSI（超大规模）：等效门数 10 万-1000 万 ULSI（特大规模）：等效门数 1000 万-10 亿 GSI（极大尺度集成）：等效门数大于 10 亿

1.4 摩尔定律与产业结构——摩尔定律：由戈登·摩尔于 1965 年提出。核心表述为：芯片上集成的晶体管数目（或微处理器的性能）大约每隔 18-24 个月翻一番。

技术演进的性能：
More Moore（延续摩尔定律）：特征尺寸的继续缩小，引入 3D FinFET、GAA 晶体管新结构，以及 High-K（高介电常数材料，降漏电）和 Low-K（低介电常数材料，降互连电容）等新材料。

More Than Moore（超越摩尔定律）：功能多样化集成，不盲目追求尺寸缩小，而是通过 SoC（系统级芯片）、SiP（系统级封装）将数字、模拟、射频、传感器等异质部件封装集成在一起。

半导体商业模式：IDM（集成器件制造商）：涵盖设计、制造、封装测试全流程（如 Intel）、Fabless（无晶圆厂设计公司）：只负责 IC 设计与销售，无生产厂（如 AMD、NVIDIA）、Foundry（晶圆代工厂）：专门负责标准工艺加工制造，不涉及自主设计（如台积电 TSMC、中芯国际 SMIC）、Chipless（无芯片公司）：主要设计并授权 IP 内核（如 ARM）。

1.5 简述摩尔定律的三种常见表述及其面临的主要挑战。摩尔定律由 Intel 公司 Gordon Moore 于 1965 年提出，主要有三种表述：
① 芯片上所有集成的晶体管数目，每隔 18 个月翻一番；
② 微处理器的性能每隔 18 个月提高一倍，而价格下降一倍；
③ 用一个美元所能买到的电脑性能，每隔 18 个月翻两番。
面临的主要挑战：特征尺寸缩小已接近原子级别，量子效应越来越明显；芯片功耗急剧增加，单位面积热量成倍上升；电流泄漏和热噪声问题突出；制造规格版成本急剧上升（如 65nm 工艺掩膜版高达 300 万美分）。

1.6 什么是关键尺寸（CD）？它对集成电路性能有何影响？
关键尺寸是指集成电路中半导体器件能够加工的最小尺寸，也称为特征尺寸或线宽。它是衡量集成电路设计和制造水平的重要尺寸。**影响**：关键尺寸越小，芯片上可集成的器件越多，集成度越高；同时器件开发速度越快，芯片性能越好。例如，1971 年 Intel 4004 微处理器采用 10 μm 工艺，仅含 2300 只晶体管；2010 年 Core i7 采用 32nm 工艺，包含近 20 亿晶体管。

第2章：集成电路制造工艺与循环步骤

2.1 芯片制造的核心阶段

●**硅片制备**：晶体生长（拉单晶硅锭）、滚圆、切片、倒角、刻蚀、抛光、检查。

●**硅片制造**：前道工序（图形转换、刻蚀、掺杂、成膜等物理化学循环过程）。

●**硅片测试/清洗**：在工艺完成后，测试特定电学参数，挑出合格芯片并进行背部减薄。装配与封装：后部封装（划片、粘片、金丝球焊压焊、封装外壳等）。

●**终测**：封装后的芯片进行功能、电学和环境耐久性测试。

2.2 典型双阱 CMOS 制造工艺流程（14 步详解）

●CMOS 工艺的核心目标是在同一片 P 型外延衬底上，分别构建出相互隔离的 NMOS 和 PMOS 晶体管。

●双阱注入：利用高能离子注入在 P 型外延层中分别形成 N 阱（用于做 PMOS）和 P 阱（用于做 NMOS）。采用倒掺杂技术调节阈值电压，防止锁死。

●浅槽隔离：刻蚀出深沟并填充 CVD 氧化物，再用 CMP 抛光，用于隔离亚微米工艺下的有源区（取代了传统的具有鸟嘴效应的 LOCOS 工艺）。

●多晶硅栅极结构工艺：生长高质量超薄栅氧化层（20 到 50 埃），沉积多晶硅层，并进行高精度各向异性等离子刻蚀，形成控制栅。

●轻掺杂漏（注入）：注入低能量、浅结的 n- 和 p- 区，减缓漏极端电场强度，防止沟道缩短导致的源漏短接电子击穿。

●侧墙工艺：沉积二氧化硅或氮化硅介质薄膜，并进行无掩膜刻蚀，仅在多晶硅栅极两侧留下侧墙。

●漏端注入：以多晶硅栅和侧墙为掩膜进行自对准的高浓度 n+ 和 p+ 漏源极重掺杂注入，随后进行快速热退火激活杂质。

●接触孔与硅化物形成：自对准硅化物工艺，溅射金属 Ti 或钴 Co，高温退火使其与硅表面反应生成低电阻率的二硅化钛或二硅化钴，从而减小接触电阻。

●局部互连工艺：采用大马士革工艺，沉积介质、刻蚀开槽、沉积金属铜（W）并进行 CMP 抛光。

●通孔 1 和金属层 1 形成：开出生第一层间通孔，沉积阻挡层并填充导电膏，打通垂直直通路。

●金属 1 互连形成：溅射或沉积铝铜合金（铜质可提高抗电迁移能力），并刻蚀出第一层高密度水平金属连线。

●通孔 2 与金属层 2 形成：制作第二层间层间孔及用于连接 Metal-1 和 Metal-2 的铜塞。

●金属 2 互连形成：制作第二层金属连线，走线方向通常与 Metal-1 垂直。

●高层金属、焊盘及钝化层：依工艺制作更高层金属、用于外部键合引线测试的大焊盘，以及沉积保护芯片表面免受物理或化学损伤的钝化层（玻璃或氮化硅）。

●参数测试（Parametric Testing）：进行最终的电学 PCM 晶圆参数测试。

2.3 什么是 STI？相比 LOCOS 技术它有哪些优点？
STI（浅槽隔离）是在 0.25 μm 工艺中用 P 型晶体管有源区之间隔离的一种工艺。**相比 LOCOS 的优点**：没有“鸟嘴”现象，表面平整度好；可精确控制栅向尺寸，适合亚微米及以下工艺；提高了隔离结构的电学性能和集成度。

2.4 LDD 注入的目的是什么？为什么注入时要求低能量、浅结？目的：防止因沟道长度缩短而导致的源漏穿透，减少不必要的漏电流。缓和沟道末端的电场集中，抑制热载流子效应。**要求低能量、浅结的原因**：低能量注入可避免掺杂区很浅，形成轻掺杂区；浅结有利于维持恒阻沟道器件的阈值特性，避免源漏区过度扩散；通常使用大质量的 As 或 BF₂ 离子，以进一步限制结深并减少横向扩散。

2.5 侧墙如何形成？起什么作用？形成方法：先沉积一层 SiO₂（约 1000Å），然后进行各向异性反刻（无需掩膜版），在栅极两侧留下“侧墙”结构。作用：保护栅极侧壁，防止后续大量剂的源/漏注入过于接近沟道，从而

避免源漏穿透；控制 LDD 和源漏区的相对位置。

2.6 简述蚀刻釜盖的形成过程，并说明 Ti1 和 TiN 的作用。形成过程：沉积 Ti（物理气相沉积 PVD）；沉积 TiN；沉积钨（CVD）；化学机械抛光（CMP）去除多余的钨，仅留下通孔内的钨填充。

Ti1 和 TiN 的作用：Ti 作为钨和 SiO₂ 之间的粘合剂，同时与 Si 反应形成 TiSi₃，降低接触电阻。**TiN**：作为钨的扩散阻挡层，防止钨与下层材料（如 Si 或 Al）互扩散，同时也可作为抗反射层。

2.7 CMOS 工艺中为什么要采用倒掺杂技术？
倒掺杂技术是指在双阱注入时，采用高能量、大剂量离子注入，形成深度约 1 μm 的阱。**目的**：定义 NMOS 和 PMOS 的有源区；通过调节阱的掺杂浓度来设定阈值电压，在阱底部形成轻掺杂区，降低阱的电阻，从而抑制 CMOS 电路中的门锁效应。后续的注入在相同区域进行，但能量和剂量大幅度减小，形成不同深度的掺杂分布。

2.8 晶圆处理制程（前道工序）主要包括哪三大类工艺？图形转换：通过光刻工艺将设计在掩膜版上的图形转移到硅基上硅片表面的光刻胶上，再经刻蚀将图形永久留在硅片上。**掺杂**：通过离子注入或热扩散，将杂质（如硼、磷）掺入特定区域，形成晶体管的源、漏、阱和接触区。**制膜**：利用化学气相沉积（CVD）、物理气相沉积（PVD）、热氧化等方法制作各种材料的薄膜（如 SiO₂、Si₃N₄、多晶硅、金属等）。

2.9 为什么在金属互连中要在 AlCu 合金上再沉积一层 TiN？抗反射层作用：TiN 的折射率与光刻胶匹配良好，能显著减少金属表面的光反射，提高光刻精度，保证细线小纹路的图形准确转移。**扩散阻挡作用**：TiN 可防止 AlCu 合金与下层或上层材料之间的互扩散，提高互连的可靠性。**提高刻蚀选择性**：在金属刻蚀过程中，TiN 可作为硬掩膜层使刻蚀性停止。因此，TiN 成为现代 CMOS 金属互连中不可或缺的附加层。

第3章：MOSFET 基础分类与 I-V / I-V 电学特性

3.1 MOSFET 基础分类与偏置要求

晶体管分类：分为 N 沟道/P 沟道，每种又分为增强型（零栅压无沟道，VT 大于 0）和耗尽型（零栅压已有沟道，VT 小于 0）。

偏置与漏电流/隔离规则：为了保证有源区与衬底之间的 PN 结始终处于反向偏置状态；NMOS 的体/衬底（B）必须接至系统的最低电位（GND），PMOS 的体/阱（N-Well1）必须接系统的最高电位（VDD）。

深 N 阱（Deep N-Well1）结构：在 P 衬底中再埋入一层深 N 阱，从而包裹住一个独立的 P 阱，使该区内的 NMOS 拥有独立的衬底电位，能有效隔离噪声串扰，但会增加掩膜成本。

3.2 MOS 电容的表面态特性（以 P 型衬底为例）——随着施加在栅极上的电压 V_{GS} 由负变正，半导体表面能带发生弯曲，表面呈现三种状态：**多数积累（VG 小于 VFB）**：能带向上弯曲，大量多子（空穴）被吸引聚集在氧化物-半导体界面。

耗尽状态（VFB 小于 VG 小于 VT）：能带向下弯曲，表面空穴被排斥，形成带负电的电离受主空间电荷耗尽区。**强反型状态（VG 大于等于 VT）**：能带严重向下弯曲。当表面势满足表达式：时，表面感应出的电子浓度等于体内空穴浓度。此时耗尽层宽度达到最大值 x_{DT}，N 沟道导电形式正式成立。

3.3 MOS 电容的 C-V 特性——通过在建直流栅压上叠加交流小信号，测量得到的总电容表现出独特的特性：**积累区**：表面有多子聚集，电容达到最大值，即单位面积栅氧化层电容：*C_{ox}* = *ε_{ox}* / *t_{ox}*

耗尽区：*C_{ox}* 与栅层电容 CSD 串联，随着 VG 增加，耗尽层 xd 变宽，总电容持续下降。**反型区**：（表现出明显的频率依赖性）：
○低频（Low Frequency，小于等于 100 Hz）：少子的产生和复合速度跟不上信号变化。强反型时反型层电荷发生响应，总电容重新回到 Cox。

○高频（High Frequency，约 1 MHz）：少子产生/复合速度太慢，跟不上高频交流信号。强反型时只有耗尽层边界发生电荷响应，此时电容保持在最小值 Cmin 保持不变。

非理想电容对 C-V 曲线的影响：

○固定氧化层电荷 Qss（通常带正电）：导致平带电压 VFB 变负，整条 C-V 曲线发生整体平行左移。

○界面陷阱（界面态）：电荷量随栅压改变，在不同状态下对电荷捕获不同，导致 C-V 曲线产生扭曲或展宽。

3.4 亚阈值区的 I-V 特性与二阶效应——工作区划分（以 NMOS 为例）：

○线性区（非饱和区，VDS 小于 VGS-VT）：沟道呈楔形分布，漏极电流公式为：

$$I_D = \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

○夹断点：当 VDS=VGS-VT 时，漏极附近的沟道表面电场降为 0，沟道刚刚夹断。

○饱和区（恒流区，VDS 大于 VGS - VT）：夹断区承受了多余的电压，漏极电流 ID 与 VDS 无关，电流公式为：

$$I_D = \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

短沟道二阶效应：1 沟道长度调制效应（λ）：进入饱和区后，实际有效沟道长度 Leff 随 VDS 增加而略微减小，引入修正项（1 + λ·v_{DS}）。这决定了模拟晶体管的有限输出阻抗。

2 衬底调制效应（体效应）：当源极与衬底间存在反向偏压 VSB 大于 0 时，耗尽层电荷增加，导致阈值电压 VT 升高，公式为：*I_D* = *μ_n* *C_{ox}* *W* / *L* · (*V_{GS}* - *V_T*) *V_{DS}* - *1* / 2 *V_{DS}*²

3.1 简述 MOSFET 的基本结构及其四个端子名称。MOSFET 是一种四端器件，四个端子分别为：**源极 S**：提供载流子的终端；**漏极 D**：收集载流子的终端；**栅极 G**：控制开关作用；**体极 B**：衬底区，即衬底电极。以 N 沟道 MOSFET 为例，在 P 型衬底上生长一层 SiO₂ 绝缘层，然后通过光刻开两个高掺杂的 N 型区，分别引出源极和漏极，栅极位于两者之间的氧化层上方。

2.3 什么是阈值电压（V_{TH}）？简述影响阈值电压的主要因素。答案：阈值电压是指使半导体表面达到强反型、形成导电沟道所需的最小栅源电压。影响阈值电压的主要因素包括：（1）栅氧化层电容 *C_{ox}*：电容越大，阈值电压越低；（2）接触电势差（功函数差）：栅与半导体材料的功函数差差异影响平带电压；（3）衬底杂质浓度：浓度越高，耗尽层电荷越多，阈值电压越高；（4）氧化层电荷密度：固定电荷和界面陷阱电荷会改变平带电压，从而影响阈值电压；（5）窄沟道效应：沟道宽度减小时，边缘电场使耗尽层电荷增加，阈值电压升高；（6）短沟道效应：沟道长度减小时，漏源极耗尽层扩展分担部分栅压，阈值电压下降；（7）体效应（衬底偏置效应）：衬底加反向偏压时，耗尽层加宽，阈值电压升高。

3.3 解释 MOSFET 的线性区、饱和区和截止区，并写出各区的电流方程。以 NMOS 为例（V_T 为正值）：**截止区**：*V_{GS}* < *V_T*，沟道未形成，漏极电流 *I_D* = 0。**线性区（可变电阻区）**：*V_{GS}* > *V_T* 且 *V_{DS}* < *V_{GS}* - *V_T*，沟道连续，电流随 *V_{DS}* 线性增加：

I_D = *β_n* [2(*V_{GS}* - *V_T*) *V_{DS}* - *V_{DS}*²] 其中 *β_n* = *μ_n* *C_{ox}* *W* / *L*。**饱和区**：*V_{GS}* > *V_T* 且 *V_{DS}* ≥ *V_{GS}* - *V_T*，沟道在漏端夹断，电流趋于饱和：*I_D* = *β_n* (*V_{GS}* - *V_T*)² / 2 考虑沟道长度调制效应时，修正为：*I_D* = *β_n* (*V_{GS}* - *V_T*)² (1 + λ*V_{DS}*) 其中 λ 为沟道长度调制系数。

3.6 解释窄沟道长度调制效应及其对 MOSFET 输出特性的影响。沟道长度调制效应是指在饱和区，随着漏源电压 *V_{DS}* 的增加，导电沟道的实际有效长度逐渐减小（夹断点向源端靠拢），导致漏极电流 *I_D* 相应增大的现象。该效应使饱和区的输出特性曲线不再是完全平坦的，而是具有一定的斜率。修正后的饱和区电流方程为：*I_D* = *β_n* (*V_{GS}* - *V_T*)² (1 + λ*V_{DS}*) 其中 λ 为沟道长度调制系数，λ ≈ 1 / *L_{min}*。沟道长度 *L* 越大，沟道长度调制效应越弱，输出曲线越平坦。因此在模拟 CMOS 电路中，通常不使用工艺允许的最小栅长，而是取 *L* = (4 ~ 8) × *L_{min}* 以减小

小 λ，提高放大器增益。

第4章：集成电路无源器件与互连线设计 4.1 集成电阻设计

集成电阻最大优点是无源器件之间具有极佳的匹配性和一致的温度特性。电路性能通常依赖于元件的比值。缺点是绝对精度低（±20%的误差）、占用面积大。

在集成电路工艺和版图设计中，薄层集成电路的总电阻（R）可以被标准化和拆分为以下核心表达式：在这个公式体系中，各部分被清晰地赋予了不同的物理和工程设计含义：

$$R = \rho \frac{L}{Wt} \Rightarrow R = \rho \frac{L}{Wt} = R_{\square} \frac{L}{W}$$

方块电阻（通常记为 R_□） 这是由制造工艺决定的核心常数。对于一个电阻率为 ρ、厚度（或结深）为 d 的薄层导电层，其方块电阻定义为：R□= ρ / d

该单位通常表示为“欧姆每方块”（Ω / □）。由于导电层的厚度 d 和掺杂浓度（决定电阻率 ρ）在特定的 Foundry 工艺流水线上是被严格固定和均匀制造的，因此对于设计者而言，R_□ 方块是一个无法修改的常数。

几何方块数（通常记为 N_□）这是完全由版图设计工程师通过控制几何多边形尺寸来实现的自变量，其表达式为：N_□=L/W

其中 L 为电阻的长度，W 为电阻的宽度。通过在版图上拉长或加宽图形，改变等效方块的数量，就能够精准、安全地设计出所需的阻值。

电阻分类：多晶硅电阻：最常用，做在场氧区。总电阻包括体区、头区和接触电阻（R = rb + 2rh + 2rc）。**有源区扩散电阻**：由 n+ 或 p+ 扩散区形成，与衬底间存在寄生 PN 结，必须反偏隔离。

阱电阻：轻掺杂，方块电阻（1k 到 10k 欧姆每方块），用于大电阻，但精度极低。**有源电阻（MOS 电阻）**：利用工作在线性区的 MOS 管充当电阻，面积小，但具有非线性。

电阻匹配与版图设计规则：大电阻应拆叠分成多个长度相同、宽度相同的单位电阻平行放置，并沿同一几何方向摆放。电阻阵列两侧必须放置虚拟电阻（Dummy Resistor），以消除光刻与刻蚀边界的不均匀性。

经验电流密度限制：每微米承受电流不应超过 0.5 mA。

4.2 集成电阻与版图设计——电阻结构：PIP 电阻（多晶硅-氧化层-多晶硅）：精度高、寄生小，但需要双层多晶硅工艺。**MIM 电容**（金属-介质-金属）：利用多层金属间的垂直交叉梳状结构或上下平板构成。消除了结电容，无电压依赖性，在射频与模拟电路中最为推荐。**MOS 电容**：以栅氧为介质，容量大，但数值严重依赖于端电压。电容精准匹配规则：边缘电容正比于极板周长。为降低失配，精准匹配电容应采用正方形（周长面积比最小），并使用共质心阵列布局，四周加设 Dummy 电容。集成电阻：多用于射频电路，通常采用顶层最厚的金属做成平面螺旋电感结构。核心问题是衬底漏流损耗。设计时，高频电感必须放在高电阻率衬底上，且下方禁止放置连续的金线板，其他元器件与保持大于等于 5 倍线宽的间距。

4.3 互连线与电阻——随着工艺缩小，互连线寄生电阻（R）和电容（C）产生的 RC 延时已成为限制芯片速度的主因。**电阻迁移现象**：大电流高温下，电子撞击金属原子导致原子发生位移，造成连线断路或短路。纯钼膜电容密度限制通常只有 1 小于等于 2 mA 每平方厘米。因此电源线（VDD）和地线（GND）必须大幅加宽。**单层金属布线时的交叉走线解决方法**：利用基区扩散电阻下方走线、利用双基区晶体管管路线、或利用“弱桥”（发射区扩散层）和隔离槽（重掺杂）跨线。

4.1 集成电路中的无源元件主要有哪些？它们相比分立元件有哪些优点？
集成电路中的无源元件主要包括电阻器、电容器和电感器，其制造工艺与 CMOS 工艺兼容。**优点**：（1）元器件之间匹配性好，可实现精确的比例关系；（2）温度特性一致，电路性能主要依赖元件比值而非绝对值。**缺点**：（1）精度低（±20%），绝对误差大；（2）温度系数较大；（3）可制作的数值范围有限；（4）占用芯片面积大、成本高。

4.2 简述集成电路中几种常见电阻的类型及其特点。答案：（1）多晶硅电阻：制作在场氧区，阻值由掺杂浓度和几何形状决定。离子注入掺杂可提高精度，常用于存储器件存储单元的负载电阻。（2）**有源区电阻**：利用 N⁺ 或 P⁺ 扩散区形成，电阻率受工艺限制，精度不高，阻值不稳定（光照影响）。需使电阻区与阱之间 PN 结反偏。（3）**阱电阻**：在 N 阱中形成，通过 N⁺ 扩散区引出电极。温度系数较大。（4）**金属电阻**：方块电阻很小（20~30 mΩ/□），适合小电阻。（5）**MOS 电阻（有源电阻）**：利用 MOS 管工作在线性区时的阻性特性，占用面积小，但为非线性电阻。

4.3 集成电路中电阻匹配设计应遵循哪些规则？
（1）如果没有大功率耗散，应优先使用多晶硅电阻（工艺和温度稳定性最好）；（2）高精度电阻应采用较宽尺寸，同时保持方块数不变；（3）大电阻应拆分为多个较短的单位电阻，串联放置；（4）需匹配的电阻必须采用同一种材料、相同的宽度和相似的图形；（5）匹配电阻应沿同一方向摆放，并尽可能靠近；（6）衬底电阻应采用互指结构（共质心电阻），偶数分段优于奇数分段；（7）阵列电阻两侧应设置虚拟电阻，保证刻蚀环境一致；（8）匹配电阻应远离功率器件，放置在低应力区，降低功耗以避免热扰动。

4.4 集成电路中的电容主要有哪些类型？简述多晶硅-多晶硅电容（PIP）的结构和特点。主要类型包括：多晶硅-多晶硅电容（PIP）、金属-金属电容（MIM）、金属-多晶硅电容、多晶硅-扩散区（或 N 阱）电容、MOS 电容、反偏 PN 结电容。

PIP 电容：结构：第一层多晶硅为下极板，第二层多晶硅为上极板，之间为氧化层介质，整体制作在场氧化层上。**特点**：寄生参数小，无横向扩散影响；通过精确控制极板面积和介质厚度可获得精确电容值；下方不能有氧化层台阶，否则会引起介质层局部减薄和电场集中。

4.5 电容匹配电阻应遵循哪些规则？
（1）匹配电容的图形要尽量相同，以消除边缘效应差异；（2）精确匹配的电容应采用正方形（周长面积比最小，对工艺误差最不敏感）；（3）匹配电容应邻近摆放，多个电容应分布在尽可能小的矩形阵列中，行距列距一致；（4）大电容拆分为阵列结构，采用共质心布局，周围设置虚拟电阻；（5）精确匹配的电容应进行静电屏蔽，避免在上方布线；（6）匹配电容应放置在低应力区，远离功率器件，避免热梯度产生失配。

4.6 集成电路中源漏电阻的设计准则有哪些？答案：（1）制作在高电阻率（轻掺杂）衬底上，减小沟流损耗；（2）尽量使用高层金属（远离衬底，减少寄生电阻），或将两层金属层结合使用；（3）未连接的金属线和其他元件（如 PN 结）应远离电阻（至少 5 倍线宽），避免互连；（4）不同铜导线之间的距离应尽可能小，以增强磁耦合，提高电感值；（5）不要在电路上或下方放置金属板，以避免产生流损耗；（6）电感器导线应短而直，减少寄生电阻和电容；（7）尽量使用芯片厂商提供的电感库。

4.7 互连线在集成电路中起什么作用？其寄生效应有哪些影响？答案：互连线用于连接芯片内部各元件和电路，常用材料有金属层（Al/Cu）、扩散条、多晶硅等。**寄生效应的影响**：（1）串联寄生电阻：在电源和地之间造成直流和瞬态压降；（2）并联寄生电容：导线长距离并行或不同层交叉时，产生相互串扰；（3）分布电阻电容：在长信号线上传来信号延迟（RC 延迟），影响电路速度。设计时应尽量缩短连线长度，大电流路径适当加宽，必要时采用多层金属互连。

第五部分：基本数字集成电路设计 5.1 CMOS 反相器静态与直流特性

反相器是数字电路的核心单元。电压传输特性（VTC 曲线）：输入电压 V_{in} 与输出电压 V_{out} 的静态关系。反相器阈值电压（V_M 或逻辑平衡点 V₀）：满足 V_{in}=V_{out} 的点。要实现完美的对称 VTC 曲线（即 V_M=V_{DD}/2），需要调整 PMOS 和 NMOS 的导通能力。由于电子迁移率是空穴迁移率的 2 到 3 倍，为了平衡电流，PMOS 的宽度 Wp

通常需要设计为NMOS宽度Wn的2到3倍。静态功耗：由于PMOS和NMOS是互补串联的，在静态平稳状态下，总有一个管子处于完全截止状态，因此理想CMOS反相器的静态功耗近似为0。噪声容限：定义在VTC曲线斜率为-1的电学点上，公式为：NM=V_{CC}-V_{OL}/NMH=V_{OH}-V_{IL}

5.2 CMOS反相器动态特性

传输延迟时间 t_{pd} 公式为：t_{pd} = (t_{PHL} + t_{PLH}) / 2

为了提高电路工作速度（减小延迟），应降低负载电容C_L、提高电源电压VDD、或增大管子的宽长比W/L。动态功耗（主要功耗来源）：翻转充放电功耗（占主导）：P_{DM} = C_L * V_{DD} * f（与工作频率、电压的平方成正比）。直通电流功耗：在输入信号翻转的瞬间，NMOS和PMOS会产生短暂的瞬态同时导通电流。

5.3 组合逻辑门与传输门

CMOS与非门（NAND）：下拉网络（NMOS）串联，上拉网络（PMOS）并联。CMOS或非门（NOR）：下拉网络（NMOS）并联，上拉网络（PMOS）串联。

重要结论：由于PMOS空穴迁移率低，多个PMOS串联会极大劣化延时性能，因此在数字CMOS电路设计中，与非门（NAND）的性能和面积全面优于或非门（NOR），故优先推荐使用。

CMOS复合逻辑门设计：下拉NMOS网络与原布尔表达式的正逻辑一致（与对应串联，或对应并联）；上拉PMOS网络与下拉网络呈完全对偶关系。若某通路有N个管子串联，为保持驱动力，串联管子的宽度应扩大至原来的N倍。

CMOS传输门（TG）：由一个NMOS和一个PMOS并联。单个NMOS传低电平好（强0），传高电平存在阈值损失（弱1）；单个PMOS传高电平好（强1），传低电平存在阈值损失（弱0）。两者并联互补控制，可以实现无电平损失的高、低电平全幅完美传输。

5.1 简述CMOS反相器的基本结构及其静态特性。CMOS反相器由一个增强型NMOS管和一个增强型PMOS管组成，两管的栅极接在一起作为输入端，漏极接在一起作为输出端。NMOS源极接地，PMOS源极接电源VDD。静态特性：输入为低电平（0V）时，NMOS截止，PMOS导通，输出为高电平V_{OH} = VDD；/输入为高电平（VDD）时，NMOS导通，PMOS截止，输出为低电平V_{OL} = 0；/由于NMOS和PMOS始终只有一个导通，静态时无直流电流通路，静态功耗极低（仅反向漏电流）。CMOS反相器是无比（Ratio-less）电路，输出满幅摆幅，噪声容限大。

5.2 什么是CMOS反相器的噪声容限？如何定义NM_L和NM_H？答案：噪声容限是衡量逻辑电路抗干扰能力的指标，表示电路能承受的输入电平偏离理想逻辑电平的最大范围。低电平噪声容限NM_L：驱动门的最大输出低电平V_{OL,max}与被驱动门的最小输入低电平V_{IL,max}之差的绝对值，即NM_L = V_{IL,max} - V_{OL,max}。高电平噪声容限NM_H：驱动门的最小输出高电平V_{OH,min}与被驱动门的最小输入高电平V_{IH,min}之差的绝对值，即NM_H = V_{OH,min} - V_{IH,min}。在对称设计的CMOS反相器中，若V_{IH} = VDD/2，则NM_L = NM_H = VDD/2。

5.3 CMOS反相器的负载电容主要由哪几部分构成？如何计算？答案：CMOS反相器的负载电容C_L主要包括三部分：（1）本级输出电容：NMOS和PMOS的漏-衬底PN结电容C_{DBN}和C_{DBP}；（2）下一级电路的输入电容C_{in}；主要是下一级PMOS和PMOS的栅电容；（3）连线等寄生电容C_g；本级输出到下一级栅极之间的连线电容。总负载电容为：C_L = C_{DBN} + C_{DBP} + C_g + C_{in}其中结电容用平均电容近似，栅电容为：C_{in} = (W_N + W_P) * L * C_{ox}。C_{ox} = ε_{ox} / t_{ox} 为单位面积栅氧化层电容。

5.4 推导CMOS反相器上升时间t_r和下降时间t_f的近似表达式，说明如何使两者相等。下降时间t_f是NMOS对负载电容放电使输出从0.9VDD下降到0.1VDD所需的时间，近似为：t_f ≈ (2C_L / (K_NVDD)) * 上升时间t_r是PMOS对负载电容充电使输出从0.1VDD上升到0.9VDD所需的时间，近似为：t_r ≈ (2C_L / (K_PVDD)) 其中K_N = (μ_nC_{ox} / 2) * (W_N / L) K_P = (μ_pC_{ox} / 2) * (W_P / L)。由于电子迁移率μ_n约为空穴迁移率μ_p的2~3倍，为使t_r = t_f，需使K_N = K_P，即μ_n * (W_N / L) = μ_p * (W_P / L) ⇒ W_P / W_N = μ_n / μ_p ≈ 2 ~ 3 因此PMOS的宽度通常取NMOS宽度的2~3倍。

5.5 CMOS反相器的动态功耗由哪几部分组成？写出瞬态功耗的表达式。CMOS反相器的动态功耗由两部分组成：（1）瞬态功耗（P_T）：对负载电容充放电引起的功耗。（2）交变功耗（P_A）：输入信号在上升/下降沿时，NMOS和PMOS短暂同时导通，形成从VDD到GND的窄脉冲电流引起的功耗。瞬态功耗表达式：假设输入为重复频率f_p的方波，每次充电和放电消耗的能量为C_LVDD，则：P_T = C_LVDDf_p动态功耗近似为P_{dyn} = P_T + P_A，当工作频率升高时，交变功耗不可忽略。

5.6 什么是传输门？CMOS传输门相比单个NMOS或PMOS传输管有何优点？答案：传输门是利用MOS管作为可控开关来传送信号的电路单元。单个NMOS传输门：传输高电平时有阈值损失（输出最高为VDD - V_{TH}），传输低电平无损失。单个PMOS传输门：传输低电平时有阈值损失（输出最低为1/2V_{TH}），传输高电平无损失。CMOS传输门：将NMOS和PMOS并联，用一对互补信号控制。当控制信号使两管同时导通时，NMOS负责传输低电平，PMOS负责传输高电平，两者互补，因此可以实现无阈值损失的全摆幅传输（0 ~ VDD），导通电阻更小且更线性，是理想的模拟开关。

作业1. 简述什么是双阱工艺？双阱工艺是指在CMOS制造中，同时衬底上形成N阱和P阱两种掺杂区域。N阱用于制作PMOS晶体管，P阱用于制作NMOS晶体管。这样可以实现在同一芯片上实现互补的NMOS和PMOS器件，构成CMOS电路。双阱工艺有利于优化两种器件的电学性能，例如独立调节阱浓度以控制阈值电压，并减小门锁效应。

2. 为什么在栅长相同的情况下NMOS管速度要高于PMOS管？速度与载流子迁移率有关。NMOS的导电载流子是电子，其迁移率（约1350 cm²/V·s）远高于PMOS的空穴迁移率（约450 cm²/V·s）。在相同栅长和偏置条件下，电子迁移率更高意味着NMOS的沟导更大、导通电流更强，因此对电容的充放电速度更快，故NMOS速度高于PMOS。

3. 简述什么是深N阱工艺？深N阱工艺是在P型衬底上先制作一个较深的N阱，然后在其中再制作P阱。这样P阱被深N阱包围，与P衬底隔离。主要作用是：将NMOS晶管的衬底（P阱）与P衬底隔离，从而抑制衬底噪声耦合。有效防止门锁效应。允许独立偏置P阱电压（如接负压），用于低噪声或射频电路。

1. 什么是MOSFET的阈值电压？它受哪些因素影响？阈值电压V_{th}是指使MOSFET沟道区开始形成反型层所需的最小栅源电压。对于NMOS，V_{th}为正值；对于PMOS，为负值。影响因素包括：栅氧化层厚度t_{ox}（越高，|V_{th}|越小）/衬底掺杂浓度（越高，|V_{th}|越大）/栅电极材料与衬底间的功函数差/氧化层中的固定电荷和界面态/衬底偏置（体效应）

2. 什么是MOS器件的体效应？它对阈值电压有何影响？体效应是指衬底相对于源端的偏置电压（V_{BS}）对阈值电压产生的影响，也称为背栅效应。对于NMOS管，衬底通常接最低电位（地），当V_{BS} < 0（即衬底加负偏压）时，源-衬底PN结反偏，耗尽层变宽，耗尽层电荷增加，需要更大的栅压才能形成反型层，因此阈值电压升高。阈值电压随衬底偏压的变化关系为：V_{TH} = V_{TH0} + γ(√|V_{SB} + 2Φ_F| - √2Φ_F)其中γ为体效应系数，Φ_F为费米势，V_{SB}为源-衬底电压（NMOS中V_{SB} > 0）。

3. 什么是沟道长度调制？画出I-V特性曲线图来表明沟道长度调制效应。沟道长度调制是指当MOSFET工作在饱和区和区时，随着漏源电压V_{DS}增大，沟道长度会因耗尽区扩展而有效增加，导致漏电流I_D随V_{DS}增大而略微增加。饱和区I-V特性曲线不再是水平线，而是具有一定斜率。（此处无法直接绘图，但典型曲线为：对于不

同V_{GS}，I_D随V_{DS}先线性上升，进入饱和后仍缓慢上升，斜率为λI_D）

4. 什么是亚阈值导？画出漏电流与栅极电压的关系图，以表示当管子处于饱和和区时的亚阈值电流。当栅源电压V_{GS}略低于阈值电压V_{th}时，MOSFET并未完全关断，沟道中仍存在由扩散机制形成的微小漏电流，称为亚阈值电流。该电流与V_{GS}呈指数关系，特性类似于双极型晶体管。亚阈值电导定义为g_m = ∂I_D / ∂V_{GS}在亚阈值区的大小。（典型半对数坐标图中，log I_D与V_{GS}在亚阈值区为直线，斜率为q/(nkT)；在强反型区斜率增大并转为平方律）

5. 什么是CMOS门锁效应？门锁效应是CMOS电路中一种寄生双极型晶体管结构被触发导通，导致电源与地之间形成低阻通路，产生大电流甚至烧毁芯片的现象。它通常由阱与衬底之间的寄生PNPN结构（SCR）引起。当瞬态电流或电压尖峰使其中一个寄生BJT导通，正反馈使两个BJT均饱和，形成持续的低阻状态。防止措施包括：使用保护环、深N阱、重掺杂衬底、降低阱电阻等。

什么是门锁效应？CMOS电路中如何抑制门锁效应？门锁效应是CMOS器件中由于寄生双极晶体管（PNP和NPN）形成正反馈回路，导致电源与地之间出现低阻抗路径，引发大电流甚至烧毁器件的现象。触发条件包括：I/O端口静电放电（ESD）、信号过冲、电源电压瞬变、高温环境、高能粒子辐射等。抑制门锁效应的主要方法：（1）采用SOI（绝缘体上硅）技术，在Si衬底中注入氧离子形成SiO₂隔离层，彻底隔离寄生晶管的自路。（2）使用浅槽隔离（STI）将NMOS和PMOS隔开，减小寄生晶体管导通的可能性；（3）采用倒掺杂技术，在阱底部注入高能量、高浓度离子，降低阱电阻R_{N-well}和衬底电阻R_{Sub}，使寄生双极晶体管更难导通；（4）做Deep N-well，将P-well和N-well进一步隔离。

1. 芯片电容有哪几种实现结构？MOS电容：利用MOS结构的栅氧化层作为介质，衬底作为另一极板，MIM电容（金属-绝缘体-金属）：两层金属之间夹介质，精度高。PIP电容（多晶硅-绝缘体-多晶硅）：利用两层多晶硅和中间介质。变容管：利用反偏PN结的耗尽层电容，电容随电压变化。叉指电容：利用金属条之间的侧向电容，常用于射频。


2. 芯片电阻有哪几种实现结构？采用半导体材料实现电阻要注意哪些问题？扩散电阻：利用掺杂区（N阱或P阱）的薄层电阻。多晶硅电阻：利用未硅化的多晶硅薄膜，阻值相对稳定。金属电阻：利用金属薄层（但电阻率低，通常需要很长走线）。阱电阻：利用阱区的高电阻率。注意事项：温度系数：半导体电阻随温度变化明显（尤其扩散电阻）。电压系数：PN结隔离的电阻可能受偏压影响。工艺波动：掺杂浓度、厚度等会导致阻值偏差。

寄生电容：与衬底之间的电容会影响高频性能。匹配性：需采用共中心布局等版图技巧。

3. 芯片电感有哪几种实现结构？螺旋电感：利用顶层厚金属绕成平面螺旋，最常用。键合线电感：利用键合线的自感。传输线电感：利用短截线或高阻抗微带线。有源电感：利用晶体管回热器模拟电感特性（但损耗大、线性度差）。

2. 若VDD = 2V, Vin = 0.5V, VTP = -0.5V, KN = 75 μA/V², KP = 50 μA/V², (W/L)_N = 2, (W/L)_P = 3, 计算Ipeak。题目中隐含为CMOS反相器，Ipeak为短路峰值电流。当输入电压VIN = VDD/2 = 1V时，NMOS和PMOS均处于饱和区（因为VGSN = 1 > 0.5V, VSGP = 1 > 0.5），且两者饱和电流相等（经计算），此时电流即为峰值。Ipeak = ½ * K_N * (W_N/L) * (VGSN - VTN)² = 1V, VGSN - Vtn = 0.5V Ipeak = ½ * 75 * 2 * (0.5)² = 75 * 0.25 = 18.75 μA。也可用PMOS计算验证：½ * 50 * 3 * (1 - 0.5)² = 75 * 0.25 = 18.75 μA。故Ipeak = 18.75 μA。

3. 一个集成电路的VDD = 1.5V, VOH = 1.35V, VOL = 0.2V, VIH = 1.2V, VIL = 0.3V, 求这个集成电路的NML和NMH。低电平噪声容限：NM_L = V_{IL} - V_{OL} = 0.3 - 0.2 = 0.1V, 高电平噪声容限：NM_H = V_{OH} - V_{IH} = 1.35 - 1.2 = 0.15V。因此，NM_L = 0.1V, NM_H = 0.15V。



p型衬底MOS结构

费米势
$$\phi_{fp} = V_i \ln \left(\frac{N_a}{n_i} \right)$$

表面耗尽层最大厚度
$$x_{dT} = \left(\frac{4\epsilon_s \phi_{fp}}{eN_a} \right)^{1/2}$$

单位面积表面耗尽层电荷
$$|Q_{SD}|_{\max} = eN_a x_{dT}$$


单位面积栅氧化层电容
$$C_{ox} = \epsilon_{ox} / t_{ox}$$

平带电压
$$V_{FB} = \phi_{ms} - Q'_{ss} / C_{ox}$$

金属-半导体功函数差
$$\phi_{ms} = \phi_m' - (\chi' + \frac{E_g}{2e} + \phi_{fp})$$

阈值电压
$$V_{TH} = \frac{|Q'_{SD\max}|}{C_{ox}} - \frac{Q'_{ss}}{C_{ox}} + \phi_{ms} + 2\phi_{fp}$$

阈值电压典型值
$$V_{TH} = 0.5 \sim 0.7V$$



n型衬底MOS结构

费米势
$$\phi_{fn} = V_i \ln \left(\frac{N_d}{n_i} \right)$$

表面耗尽层最大厚度
$$x_{dT} = \left(\frac{4\epsilon_s \phi_{fn}}{eN_d} \right)^{1/2}$$

单位面积表面耗尽层电荷
$$|Q_{SD}|_{\max} = eN_d x_{dT}$$


单位面积栅氧化层电容
$$C_{ox} = \epsilon_{ox} / t_{ox}$$

平带电压
$$V_{FB} = \phi_{ms} - Q'_{ss} / C_{ox}$$

金属-半导体功函数差
$$\phi_{ms} = \phi_m' - (\chi' + \frac{E_g}{2e} - \phi_{fp})$$


阈值电压
$$V_{TH} = \frac{|Q'_{SD\max}|}{C_{ox}} - \frac{Q'_{ss}}{C_{ox}} + \phi_{ms} - 2\phi_{fp}$$

阈值电压典型值
$$V_{TH} = -0.4 \sim -0.7V$$




MOS反相器的静态特性


- ① V_{OH}：输出电平为逻辑“1”时的最大输出电压；
- ② V_{OL}：输出电平为逻辑“0”时的最小输出电压；
- ③ V_{IL}：仍能维持输出为逻辑“1”的最大输入电压；
- ④ V_{ML}：仍能维持输出为逻辑“0”的最小输入电压；
- ⑤ V_m（逻辑阈值/门限电压）：VTC曲线上V_m=V_{out}时的值



电压传输特性		
类型	侧面图	转移特性
n沟增强型(常开)		
n沟耗尽型(常开)		
p沟增强型(常开)		
p沟耗尽型(常开)		



CMOS反相器由一个E-PMOS和一个E-NMOS组成；数字电路中作为开关使用(导通电阻、截止电阻)；CMOS反相器是无比(Ratio-Less)电路。



反相器的逻辑符号

- ① V_{out}作为共漏极；
- ② V_m作为PMOS和NMOS的共栅极；
- ③ V_{DD}作为PMOS的源极和体端；
- ④ GND作为NMOS的源极和体端；

- ① V_m = V_{TN}的垂直线：NMOS截止→导通
- ② V_m = V_{DD} + V_{TP}的垂直线：PMOS导通→截止
- ③ V_m - V_{TN} = V_{out}的斜线：NMOS饱和区→线性区
- ④ V_m - V_{TP} = V_{out}的斜线：PMOS线性区→饱和区

