


关键尺寸：是指在集成电路掩模制造及光刻工艺中为评估及控制工艺的图形处理精度，特设计一种反映集成电路特征线条宽度的专用线条图形。硅片上的最小特征尺寸，也称为关键尺寸或 CD。
特征尺寸：是指半导体器件中的最小尺寸。在 CMOS 工艺中，特征尺寸典型代表为“栅”的宽度，也即 MOS 器件的沟道长度。一般来说，特征尺寸越小，芯片的集成度越高，性能越好，功耗越低。
摩尔定律：集成电路上可容纳的晶体管数量每隔约 18 至 24 个月会翻一番，同时成本保持不变。这意味着芯片上的晶体管数量将呈指数级增长，从而导致计算能力的快速提升。虽然摩尔定律最初是关于晶体管数量的翻倍，但后来人们更广泛地将其解释为计算机性能每隔一段时间翻倍，或者说计算能力每隔一段时间翻倍，而成本保持不变。

第二章 CMOS 集成电路制造工艺流程（14 个步骤）及目的：

1. 双阱工艺
2. 浅槽隔离工艺 (STI)
3. 多晶硅栅结构工艺
4. 轻掺杂(LDD)注入工艺
5. 侧墙工艺
6. 源漏(S/D)注入工艺
7. 接触孔的形成
8. 局部互联工艺
9. 通孔1和金属塞1的形成
10. 金属1互连的形成
11. 通孔2和金属塞2的形成
12. 金属2互连的形成
13. 金属3、压点及合金
14. 参数测试



双阱工艺：N阱形成(1)外延层掺杂浓度低、缺陷少(2)氧化层保护表面免污染、免注入损伤、控制注入深度(3)光刻，CD检查，不合格可以返工，唯光刻可轻易返工(4)注入时胶作为掩膜，每次注入后去胶(5)退火作用：扩散，激活杂质，修复损伤
P阱形成(1)光刻，与n阱光刻版反向(2)注入时胶作为掩膜，每次注入后去胶(3)退火作用：推进，激活杂质，修复损伤
双阱 CMOS 工艺：(1)衬底准备：衬底氧化，生长Si₃N₄(2)光刻P阱，形成阱版：在P阱区腐蚀Si₃N₄，P阱注入(3)去光刻胶，P阱扩散并生长SiO₂(4)腐蚀Si₃N₄，N阱注入并扩散(5)有源区衬底氧化：生长Si₃N₄，有源区光刻和腐蚀，形成有源区版(6)N 管场注入光刻：N管场注入(7)场区氧化：有源区Si₃N₄和SiO₂腐蚀，栅氧化，沟道掺杂（阈值电压调节注入）(8)多晶硅淀积、掺杂、光刻和腐蚀，形成多晶硅版(9)NMOS管光刻和注入硼，形成N+版(10)PMOS管光刻和注入磷，形成P+版(11)硅片表面生长 SiO₂，薄膜(12)接触孔光刻，接触孔腐蚀(13)淀积铝，反刻铝，形成铝连线。

第三章 MOSFET 接触孔工艺：MOSFET 本质上是一种左右对称的拓扑结构，它是在P型半导体上生成一层SiO₂薄膜绝缘层，然后用光刻工艺扩散两个高掺杂的N型区，从N型区引出电极。
表面场效应原理：在垂直于半导体表面的电场作用下，半导体表面层的载流子浓度发生变化，导致表面层导电能力的改变。

p型衬底MOS结构

$$\phi_{fp} = V_i \ln \left(\frac{N_A}{n_i} \right)$$
$$x_{df} = \left(\frac{4\epsilon_s \phi_{fp}}{e N_A} \right)^{1/2}$$
$$|Q_{ox,max}| = e N_A x_{df}$$
$$C_{ox} = \epsilon_{ox} / t_{ox}$$
$$V_{fb} = \phi_m - \phi_{fp} / C_{ox}$$
$$\phi_m = \phi_p - (x' + \frac{E_g}{2e} + \phi_p)$$
$$V_{th} = \frac{|Q_{ox,max}|}{C_{ox}} - \phi_{fp} + 2\phi_p$$


n型衬底MOS结构

$$\phi_{fn} = V_i \ln \left(\frac{N_d}{n_i} \right)$$
$$x_{df} = \left(\frac{4\epsilon_s \phi_{fn}}{e N_d} \right)^{1/2}$$
$$|Q_{ox,max}| = e N_d x_{df}$$
$$C_{ox} = \epsilon_{ox} / t_{ox}$$
$$V_{fb} = \phi_m - \phi_{fn} / C_{ox}$$
$$\phi_m = \phi_p - (x' + \frac{E_g}{2e} - \phi_p)$$
$$V_{th} = -\frac{|Q_{ox,max}|}{C_{ox}} - \phi_{fn} - 2\phi_p$$

阈值电压典型值

$$V_{th} = 0.5 \sim 0.7V$$
$$V_{th} = -0.4 \sim -0.7V$$

	NMOS	PMOS
类型	增强型	耗尽型
衬底	p	n
SiO ₂	p ⁺	p ⁺
载流子	电子	空穴
V _{GS}	→ +	→ -
载流子运动方向	D → S	S → D
V _{DS}	→ +	→ -
符号		



影响阈值电压的因素：①栅电容 C_{ox}(tox, V_T)②接触电势差③衬底杂质浓度的影响④氧化层电密度的影响⑤短沟效应⑥体效应对阈值电压的影响⑦V_T⑧MOS 集成电路的寄生电容：①氧化相关电容②结电容③栅极电容④扩散区电容⑤布线电容。
体效应：衬底偏压对阈值电压的影响就叫做体效应或衬底偏置效应；N MOS 一般存在负衬底偏压(V_{bs}<0)，负衬底偏压使“源区-沟道-漏区”与衬底之间的P-N结处于反偏，V_b越来越“负”时，更多的空穴将被吸引到衬底电极，而在P型衬底的表面留下更多的负电密(负离子)，从而使衬底耗尽层变宽，耗尽层电密度增加，进一步屏蔽了栅压形成的电场，要在半导体表面感应出反型载流子则需要更大的栅压，从而形成反型层的阈值电压升高。
沟道长度调制效应：在饱和区，随着V_{DS}的增加，导电沟道的实际长度逐渐减小，I_{DS}相应增大。
② 可变电阻区(Linear Region)
当V_{GS}>V_T，且V_{DS}<(V_{GS}-V_T)时：
$$I_D = \frac{\mu_n C_{ox}}{2} \left(\frac{W}{L} \right) [2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$$



其中：
$$\beta_n = \frac{\mu_n C_{ox}}{2} \left(\frac{W}{L} \right) = K_n \left(\frac{W}{L} \right)$$

$$\mu_n$$
：反型层中电子迁移率
$$C_{ox}$$
：单位面积栅极(与衬底间)氧化层电容
$$\beta_n$$
：导电因子(增益因子)，单位：mA/V²。
$$K_n$$
：工艺因子，
$$K_n = \frac{\mu_n C_{ox}}{2}$$

沟道效应：每个器件四周都有场氧保护，由于边缘场的影响，使沟道区耗尽层在沟道宽度两侧向场区有一定的扩展，当沟道宽度较大时，耗尽层向两侧场区扩展部分可以忽略；但对于宽度的器件，边缘场造成的耗尽层电密度比


原来计算的大，由于扩展部分由栅压引起，所以 沟道效应使阈值电压增大。
短沟道效应：长沟道时，栅压引起的耗尽层近似为矩形，忽略源漏耗尽层向沟道区内的扩展；当沟道长度很短时，源漏耗尽层的扩展变得不可忽略，会分担一部分耗尽区，使使用的栅压减小，使阈值电压下降。
门锁效应：对于 CMOS 器件而言，很容易在其中形成寄生双极晶体管构成的正反馈回路，在触发之后会引起电源和地之间的低阻抗路径，引发大电流，烧毁器件。
方案：①衬底中间做绝缘，SOI 技术，直接往Si 衬底注入氧离子，形成Si₃SiO₂/Si结构②把 N/PMOS 隔开，实际上芯片中还是会存在这样的寄生双极晶体管结构，只是更难导通。也可以做 Deep N-well，然后把 P-well 和这 N-well 隔离开。③可以通过倒掺杂技术，把高能、高浓度离子注入到阱底部，降低电阻

第四章 电阻匹配规则：①尽可能使用多晶硅电阻②精度要求高：较宽尺寸，调整长度保持方块数不变③数值较大：分成较短的电阻单位，平行放置并串联在一起④同一种材料⑤相同宽度⑥相同电阻图像⑦沿同一方向摆放，尽可能靠近⑧阵列化结构采用叉指结构提高匹配度⑨在阵列化电阻两端加虚拟电阻，保证光刻和刻蚀工艺中阵列化电阻周围的环境一致⑩匹配电阻放置在低应力区，远离功率器件，尽量降低电阻功耗。
电容分类：①多晶硅-多晶硅电容②金属-金属电容③金属-多晶硅电容④多晶硅-扩散区(注入区或N阱)电容⑤反偏PN 结电容⑥MOS 电容器：多晶硅栅极与沟道(源/漏极)。
MOS电容器的特点：因单位面积电容值较小，所以占用芯片面积较大；击穿电压(BV=EBtox)较高；温度系数小(温度的变化只对耗尽层电容有影响)；电容值基本上与电压大小、电压极性无关(下电极用 N+发射区扩散层时)；单个电容的误差(ΔC/C)较大，但匹配误差较小；有较大的寄生电容。
电容匹配原则：①(因边缘效应的存在)匹配电容的图形要尽量相同②精确匹配电容的尺寸应该采用正方形③匹配电容的大小要适当④匹配电容要邻近摆放，保证相邻的行、列具有相同的间距⑤利用阵列结构拆分大电容来实现对称性，阵列结构应该共重心，并在阵列电容的周围设置虚拟电容⑥静电屏蔽使电极板免受邻近导线的影响，屏蔽电容耦合⑦尽量放置在低应力区，并远离功率器件放置在低应力区可避免应力诱发极板变形，远离功率器件可避免热梯度产生失配。
电感设计准则：①为了减小涡流损耗，应该把电感制作在高电阻率（轻掺杂）的衬底上②为了减小寄生电容效应，应该利用最高层金属来制备电感③为了避免电感与其它金属导线的互感，所有未连接的金属线都要远离电感④尽可能地降低电感不同圈的导线之间的距离，得到更大电感值⑤尽量不要在电感的面或下面放置金属板，减小涡流损耗⑥电感导线应该短而直，避免寄生电容效应⑦尽量使用集成电路芯片厂商提供的电感库。
互连线的设计要点：①为了减少信号、电源引起的损耗和减少芯片面积，大多数连线尽量短②为了提高集成度，在传输电流非常微弱时(如 MOSGate)，大多数互连线应以制造工艺提供的最小宽度来布线③在连接线要传输大电流时，应估计其电流容量并保留足够的裕量④制造工艺提供的多层金属能有效地提高集成度⑤在微波和毫米波范围内应注意互连线的趋肤效应和寄生参数⑥在某些情况下，可有目的地利用互连线的寄生效应。
集成电路电阻：(1)无源电阻：多晶硅电阻、有源区电阻、阱电阻、金属电阻；(2)有源电阻：MOS 管工作在线性区。
平面结构的电感：(a)圆形；(b)八边形；(c)方形(也称螺旋电感)；**叠层电感**：为增加电感，可利用多层金属在螺旋电感的基础上构造叠层电感(使用两层金属)。叠层电感的金属 M1 和 M2 的绕行方向必须一致，且二者绕线穿插不重叠，以避免两层金属之间产生寄生电容。
互连线：(1)金属膜互连①长引线的电阻②大电流密度的限制：电迁徙现象③Si-Al互溶的问题。
互连线寄生效应：(1)串联寄生效应；(2)并联寄生效应；**寄生效应的影响**：①在电源和地之间，电阻造成直流和瞬态压降②在导线长距离并行或不同层导线交叉时，带来相互串扰问题③在长信号线上，分布电阻电容带来延迟。
互连：导电层之间的相互连接需要通过打孔实现；有源层、多晶硅(Poly)和第二层多晶硅(Electrode)都通过接触孔(Contact)与第一层金属(Metal-1) 连接。
焊盘(Pad)：电路的输入和输出需要通过适当的导体结构(Pad)来实现与外部电路的连接，它同时用于电路的在芯片测试；焊盘的尺寸通常远大于电路中其它的元器件，焊盘的尺寸是固定的。




2. 若V_{DD}=2V, V_{tn}=0.5V, V_{tp}=-0.5V, K_n=75 μA/V², K_p=50 μA/V², (W/L)_n=2, (W/L)_p=3, 计算I_{peak}。题目中隐含为CMOS反相器，I_{peak}为短路峰值电流。当输入电压V_{in}=V_{DD}/2=1V时，NMOS和PMOS均处于饱和区(因为V_{GS,n}=1>0.5, V_{GS,p}=-1<-0.5)，且两者饱和电流相等(经计算)，此时电流即为峰值。
$$I_{peak} = \frac{1}{2} K_n \left(\frac{W}{L} \right) (V_{GS,n} - V_{tn})^2 V_{DS,n} = 1V, V_{GS,n} - V_{tn} = 0.5V, I_{peak} = \frac{1}{2} \times 75 \times 2 \times (0.5)^2 = 75 \times 0.25 = 18.75 \mu A$$

也可用 PMOS 计算验证：
$$I_{peak} = \frac{1}{2} \times 50 \times 3 \times (1 - 0.5)^2 = 75 \times 0.25 = 18.75 \mu A$$
。故 I_{peak} = 18.75 μA。




第五章 CMOS 反相器: 由一个 E-PMOS 和一个 E-NMOS 组成; 数字电路中作为开关使用; CMOS 反相器是无输入电路。 **结构特点:** ① V_{out} 作为共漏极 ② V_{in} 作为 PMOS 和 NMOS 的共栅极 ③ V_{DD} 作为 PMOS 的源极和体端 ④ GND 作为 NMOS 的源极和体端。 **CMOS 反相器的静态特性:**




噪声容限: 数字电路中信号在 VDD 和 GND 之间转换, 由于存在各种干扰信号, 使得输入电平偏离理想电平(VDD, GND), 产生所谓的噪声, 从而影响输出电平。 **直流噪声容限**反映了电路能承受的输入电平与理想逻辑电平的偏离范围, 反映逻辑电路的抗干扰能力; 电路的抗干扰能力随噪声容限(NM)增加而增强。 $NML = |V_{IL,max} - V_{OL,max}|$ $NMH = |V_{OH,min} - V_{IH,min}|$ **CMOS 反相器的直流噪声容限:** $NML = V_{IL} - V_{OL}$ $NMH = V_{OH} - V_{IH}$

CMOS反相器的动态特性: **负载电容:** ①本级输出电容, 主要是 $NM_{in} = V_{OH} - V_{IH}$ $NM_{in} = V_{OH} - V_{IH}$ N管和P管的漏-衬底PN结电容 C_{DBN} 和 C_{DBP} ②下一级电路的输入电容 C_{in} , 主要是下一级电路中NMOS管和PMOS管的栅电容 ③连线寄生电容 C_L , 是从本级输出到下一级管子栅极之间的连线寄生电容。 $C_L = C_{DBN} + C_{DBP} + C_L + C_{in}$ **CMOS门延迟:** 门延迟指的是信号从逻辑输入端到其输出端的延迟。CMOS 逻辑门的延迟时间受限于对负载电容 C_L 的充电所需要的时间。 **设计要求(驱动能力):** 最少能够驱动一个与之完全相同的反相器。 **本征延迟时间:** 一个反相器驱动与之相同的另一个反相器所产生的延迟时间。 **上升时间 T_r :** 输出信号波形从“1”电平(即 V_{DD})的10%上升到90%需要的时间; **下降时间 T_f :** 输出信号波形从“1”电平(即 V_{DD})的 90%下降到 10%需要的时间。 **延迟时间 t_d :** 输入电压变化到 50% V_{DD} 的时刻到输出电压变化到 50% V_{DD} 时刻之间的时间差, 通常假设输入信号为理想的阶跃信号的情况下计算门平均延迟时间; **门平均延迟时间:** $t_d = (t_{Pr} + t_{Pf})/2$; **t_{PrL} :** 输入电压上升到50% V_{DD} 的时刻到输出电压下降到 50% V_{DD} 时刻之间的延迟时间; **t_{PLH} :** 输入电压下降到 50% V_{DD} 的时刻到输出电压上升到50% V_{DD} 时刻之间的延迟时间; **延迟时间 t_d** $= (t_{PLH} + t_{PLH})/2$

对延迟时间 t_d : 从输入上升边的 50%到同相输出信号上升边的 50%所对应的时间, 也可以用下降边定义, 通常输入为非阶跃情况。 **提高反相器的速度:** (1)增加器件的宽长比会同时增加导电因子和器件的栅电容和漏区电容; (2)对于特定的大负载电容可以通过增加器件尺寸提高速度; (3)对于小负载, 反相器速度不会随着尺寸出现明显增加。 **电路的最高工作频率:** 使脉冲信号的脉宽大于反相器的上升时间和下降时间中较大的一个。 **电路总功耗:** $P = P_A + P_S + P_d$; **静态功耗 P_S :** 反向漏电流或持续从电源供电电路流出的电流引起的功耗; **动态功耗 P_d :** 电路在状态变化时, 由于电容的充放电引起的功耗; **交变功耗 P_A :** NMOS 和 PMOS 同时导通产生的电流脉冲引起的功耗。 **功耗设计的基本问题:** 导体的电迁移现象、散热问题、供电问题。 **低功耗设计:** 降低节点电容、减小开关活动的次数、降低工作电压、降低工作频率。 **电阻负载型反相器:** V_i 为高电平, 驱动管处于非饱和和导通状态; 有比反相器 $V_{OL} = \frac{R_{on}}{R_{on} + R_L} \cdot V_{DD}$ **E/E 饱和型负载 NMOS 反相器:** V_i 为高电平时, 驱动管处于线性区, 负载管处于饱和; V_i 为低电平时, 驱动管处于截止, 负载管处于饱和; 有比反相器。 $V_{OL} \approx \frac{V_{DD} - V_{TN}}{2k_R(V_{DD} - V_{TN})}$ $V_OH = V_{DD}$ **栅源短接耗型 E/D 反相器:** V_i 为低电平时, T_E 截止, T_D 非饱和; V_i 为高电平时, T_E 非饱和, T_D 饱和; 有比电路。 $V_{OH} = V_{DD}$



栅漏短接耗型负载反相器(E/D): 工作情况与 E/E 非饱和和负载反相器特性相同。 **NMOS 传输门:** (1) $V_G = 0$, 传输门关闭; (2) $V_G = V_{DD}$, 传输门打开, NMOS 传输门传输高电平时有一个阈值电压损失, 即 $V_O = V_i - V_{TN}$, NMOS 传输门可以使低电平无损失地传送到输出端。 **PMOS 传输门:** (1) $V_G = V_{DD}$, 传输门关闭 (2) $V_G = 0$, 传输门打开, PMOS 传输门可以使高电平无损失地传送到输出端, PMOS 传输门传输低电平时有一个阈值电压损失, 即 $V_O = V_i + |V_{TP}|$ 。



1. 传输高电平过程
① 当 $V_G \leq -V_{TP}$, NMOS和PMOS都饱和;
② 当 $-V_{TP} \leq V_G \leq V_{DD} - V_{TN}$, NMOS饱和, PMOS工作在线性区;
③ 当 $V_G \geq V_{DD} - V_{TN}$, NMOS截止, PMOS工作在线性区。
2. 传输低电平过程
① 当 $V_G \geq V_{DD} - V_{TN}$, NMOS和PMOS都饱和;
② 当 $-V_{TP} < V_G < V_{DD} - V_{TN}$, PMOS饱和, NMOS工作在线性区;
③ 当 $V_G \leq -V_{TP}$, PMOS截止, NMOS工作在线性区。

1. 简述什么是双阱工艺? 双阱工艺是指在CMOS制造中, 同时在衬底上形成N阱和 P 阱两种掺杂区域。N 阱用于制作PMOS晶体管, P阱用于制作NMOS晶体管。这样可以在同一芯片上实现互补的 NMOS 和 PMOS 器件, 构成CMOS电路。双阱工艺有利于优化两种器件的电学性能, 例如独立调节阱浓度以控制阈值电压, 并减小门锁效应。 2. 为什么在栅长相同的情况下NMOS管速度要高于PMOS管? 速度与载流子迁移率有关。NMOS的导电载流子是电子, 其迁移率(约1350cm²/V·s)远高于PMOS的空穴迁移率(约450cm²/V·s)。在相同栅长和偏置条件下, 电子迁移率更高意味着NMOS的跨导更大、导电电流更强, 因此对电容的充放电速度更快, 故NMOS速度高于PMOS。 3. 简述什么是深N阱工艺? 深 N 阱工艺是在 P 型衬底上先制作一个较深的 N 阱, 然后在其中再制作 P 阱。这样 P 阱被深 N 阱包围, 与 P 衬底隔离。主要作用是: 将 NMOS 晶体管的衬底 (P 阱) 与 P 衬底电隔离, 从而抑制衬底噪声耦合。有效防止门锁效应。允许独立偏置 P 阱电位 (如接负电压), 用于低噪声或射频电路。 1. 什么是MOSFET的阈值电压? 它受哪些因素影响? 阈值电压 V_{th} 是指使MOSFET沟道区开始形成反型层所需的最小栅源电压。对于NMOS, V_{th} 为正值; 对于PMOS, 为负值。影响因素包括: 栅氧化层厚度 t_{ox} (越薄, $|V_{th}|$ 越小) / 衬底掺杂浓度 (越高, $|V_{th}|$ 越大) / 栅电极材料与衬底间的功函数差/氧化层中的固定电荷和界面态/衬底偏置 (体效应)。 2. 什么是MOS器件的体效应? 它对阈值电压有何影响? 体效应是指衬底相对于源漏的偏置电压 (V_{BS}) 对阈值电压产生的影响, 也称为背栅效应。对于NMOS管, 衬底通常接最低电位 (地), 当 $V_{BS} < 0$ (即衬底加负偏压) 时, 源-衬底PN结反偏, 耗尽层变宽, 耗尽层电荷增加, 需要更大的栅压才能形成反型层, 因此阈值电压升高。阈值电压随衬底偏压的变化关系为: $V_{TH} = V_{TH0} + \gamma(\sqrt{V_{SB} + 2\Phi_F} - \sqrt{2\Phi_F})$ 其中 γ 为体效应系数, Φ_F 为费米势, V_{SB} 为源-衬底电压 (NMOS中 $V_{SB} > 0$)。 3. 什么是沟道长度调制? 画出 I-V 特性曲线图来表明沟道长度调制效应。沟道长度调制是指当 MOSFET 工作在饱和区时, 随着漏源电压 V_{DS} 增大, 沟道长度会因耗尽层扩展而有效缩短, 导致漏电流 I_D 随 V_{DS} 增大而略微增加。饱和区 I-V 特性曲线不再是水平线, 而是具有一定斜率。(此处无法直接绘图, 但典型曲线为: 对于不同 V_{GS} , I_D 随 V_{DS} 先线性上升, 进入饱和后仍缓慢上升, 斜率为 λI_D) 4. 什么是亚阈值电导? 画出漏电流与栅极电压的关系图, 以表示当管子处于饱和区时的亚阈值电流。当栅源电压 V_{GS} 略低于阈值电压 V_{th} 时, MOSFET 并未完全关断, 沟道中仍存在由扩散机制形成的微小漏电流, 称为亚阈值电流。该电流与 V_{GS} 呈指数关系, 特性类似于双极型晶体管。亚阈值电导定义为 $g_m = \partial I_D / \partial V_{GS}$ 在亚阈值区的大小。(典型半对数坐标图中, $\log I_D$ 与 V_{GS} 在亚阈值区为直线, 斜率为 $q/(nkT)$; 在强反型区斜率增大并转为平方律) 5. 什么是门锁效应? CMOS电路中如何抑制门锁效应? 门锁效应是 CMOS 器件中由于寄生双极晶体管 (PNP和NP N) 形成正反馈回路, 导致电源与地之间出现低阻抗路径, 引发大电流甚至烧毁器件的现象。触发条件包括: I/O端口静电放电 (ESD)、信号过冲、电源电压瞬变、高温环境、高能粒子辐射等。抑制门锁效应的主要方法: (1) 采用 SOI (绝缘体上硅) 技术, 在 Si 衬底中注入氧离子形成 SiO_2 隔离层, 彻底隔离寄生晶体管 (2) 使用浅槽隔离 (STI) 将 NMOS 和 PMOS 隔开, 减小寄生晶体管导通的可能性 (3) 采用倒掺杂技术, 在阱底部注入高能量、高浓度离子, 降低阱电阻 R_{N-well} 和衬底电阻 R_{Sub} , 使寄生双极晶体管更难导通 (4) 做 Deep N-well, 将 P-well 和 N-well 进一步隔离。 1. 芯片电阻有哪些几种实现结构? MOS 电路: 利用 MOS 结构的栅氧化层作为介质, 衬底作为另一极板。MIM 电容 (金属-绝缘体-金属): 两层金属之间夹薄介质, 精度高。PIP 电容 (多晶硅-绝缘体-多晶硅): 利用两层多晶硅和中间介质。变容管: 利用反偏 PN 结的耗尽层电容, 电容随电压变化。叉指电容: 利用金属条之间的侧向电容, 常用于射频。 2. 芯片电阻有哪些几种实现结构? 采用半导体材料实现电阻要注意哪些问题? 扩散电阻: 利用掺杂区 (N 阱或 P 阱) 的薄层电阻。多晶硅电阻: 利用未硅化的多晶硅薄膜, 阻值相对稳定。金属电阻: 利用金属薄层 (但电阻率低, 通常需要很长走线)。阱电阻: 利用阱区的高电阻率。注意事项: 温度系数: 半导体电阻随温度变化明显 (尤其扩散电阻)。电压系数: PN 结隔离的电阻可能受偏压影响。工艺波动: 掺杂浓度、厚度等会导致阻值偏差。寄生电容: 与衬底之间的电容会影响高频性能。匹配性: 需采用公共点布局等版图技巧。 3. 芯片电感有哪些几种实现结构? 螺旋电感: 利用顶层厚金属绕成平面螺旋, 最常用。键合线电感: 利用键合线的自感。传输线电感: 利用短截线或高阻抗微带线。有源电感: 利用晶体管回热器模拟电感特性 (但损耗大、线性度差)。 3. 一个集成电路的 $V_{DD}=1.5V$, $V_{OH}=1.35V$, $V_{OL}=0.2V$, $V_{IH}=1.2V$, $V_{IL}=0.3V$, 求这个集成电路的 N_{ML} 和 N_{MH} 。 低电平噪声容限: $N_{ML} = V_{IL} - V_{OL} = 0.3 - 0.2 = 0.1V$ 。高电平噪声容限: $N_{MH} = V_{OH} - V_{IH} = 1.35 - 1.2 = 0.15V$ 。因此, $N_{ML} = 0.1V$, $N_{MH} = 0.15V$ 。