集成电路封装与测试作业整理

第一次作业

1. 芯片封装的前后端工艺流程。

答：

1. **前段主要负责芯片的切割、贴装互连**

- **晶圆减薄，**将晶圆背面研磨到所需要的厚度；
- **晶圆切割：**将减薄后的晶圆切成单个芯片；
- **芯片贴装：**将切割好的芯片固定到引线框架或基板上；
- **引线键合：**通过金属线将芯片焊盘与基板引脚连接，实现电气互连；

2. **后端关注封装成型、测试与出货**

- **塑封：**用环氧模塑料将芯片和引线框架封装起来，提供物理保护和增强可靠性；
- **去飞边毛刺：**去除塑封后的余料边角料，保证精度；
- **电镀：**在引脚表面镀上锡或其他金属，提高导电性或可焊性；
- **切筋成型：**将封装体分离为独立单元，并将引脚弯曲成标准形状；
- **打标：**在封装体上标注产品信息；
- **成品测试与包装：**对封装好的芯片进行功能测试，合格后进行包装出货

2. 晶圆减薄的主要原因及四种主要工艺（含特点）。

答：

主要原因：适应封装要求，改善散热性能，且可便于后续工艺的进行，减少翘曲与应力；

主要工艺：

- **背面研磨：**通过砂轮或金刚石磨轮去除晶圆背面材料，减薄效率高，成本低，但会在晶圆表面产生机械应力和微裂纹。；
- **化学机械抛光：**结合化学腐蚀和机械研磨，通过抛光液与抛光垫的作用，去除研磨后的损伤层。减薄量小，但精度高，成本高。；
- **干法刻蚀：**利用等离子体对晶圆背面进行蚀刻，无机械应力和损伤，刻蚀速率均匀，可精确控制厚度，但设备成本高，效率低于研磨。；
- **湿法刻蚀：**使用化学溶液腐蚀晶圆背面，工艺简单，成本低。但刻蚀均匀性差，易出现 “碟形效应”，且难以精确控制厚度

3. 简述芯片贴装的四种主要工艺（原理、工艺温度范围、常用材料）。

答：

工艺	原理	工艺温度范围	常用材料
共晶焊：	利用两种或多种金属形成的共晶合金，在共晶温度下熔化并润湿芯片与基板表面，冷却后形成牢固的金属键合。	300℃-450℃	共晶合金焊片、镀有共晶金属层的基板；
导电胶黏接：	通过含有导电颗粒的聚合物胶粘剂，将芯片与基板物理黏接并实现电导通，胶粘剂经加热固化后形成稳定连接。	85℃-150℃：	各向同性导电胶，各向异性导电胶；
烧结连接：	在较低温度和一定压力下，使用纳米 / 微米级金属颗粒，通过扩散、收缩等作用形成致密的金属层，实现芯片与基板的高温稳定连接。	180℃-350℃	纳米银烧结膏、纳米铜烧结膏、镀Ag或Cu基板；
焊料回流焊：	将芯片贴在预先涂覆焊膏的基板上，通过加热使焊膏中的焊料合金熔化，润湿并填充间隙，冷却后形成机械和电气连接。	有铅焊料 180℃-220℃，无铅焊料 210℃-260℃：	无铅焊膏、有铅焊膏、焊球

4. 简述三种主要的引线键合互连技术（原理、工艺流程、键合点类型）。

答:

①热压键合：

原理：利用热能和压力，使引线与焊区金属塑性变形、紧密接触并发生界面原子扩散，形成键合。温度和压力较高、时间较长。

工艺流程：加热焊区 → 加压形成第一点 → 拉出线弧 → 形成第二点。

键合点类型：常见球—楔，即第一焊点为球形，第二焊点为楔形。

②超声键合：

原理：利用超声能量和压力破坏焊区表面的氧化层和污染物，使引线与焊区金属塑性变形、紧密接触并形成键合。通常可在室温进行，压力较低。

工艺流程：楔劈刀施压和超声形成第一点 → 抬刀送线拉弧 → 第二点键合 → 断线。

键合点类型：常见楔—楔，即第一、第二焊点均为楔形。

③ 热超声键合：

原理：利用热能、压力和超声能量，使引线与焊区破膜、变形、紧密接触并形成键合。可降低热压温度、提高键合强度。

工艺流程：EFO 烧球 → 第一焊区球形键合 → 抬刀送线形成线弧 → 第二焊区鱼尾形键合 → 断线。

键合点类型：常见球—楔，即第一焊点为球形，第二焊点为楔形或鱼尾形。

第二次作业

1. 根据工艺特点不同，引线键合有哪三种方法?

答:

- 热压键合
- 超声键合
- 热超声键合

2. 按照焊点形状，引线键合可分为哪两种焊接类型?

答:

1. 球形键合（球焊）：第一焊点为球形，通常通过毛细管劈刀将金丝端烧成金球后压焊在焊盘上，第二焊点则为楔形。
2. 楔形键合（楔焊）：第一焊点、第二焊点均为楔形，通过楔形劈刀施加压力 / 超声能量形成连接。

3. 简要描述载带自动焊相对引线键合的主要优点?

答:

TAB的技术优势：

1. 高密度，细间距：结构轻薄，电极尺寸和节距较小，可容纳更多 I/O；
2. 电气性能好：互连电阻、电容、电感较小，有利于高频、高速信号传输；
3. 一致性、可靠性好：光刻精度高，铜箔导热导电及机械性能较好；
4. 便于测试与老化：可以在载带上进行老化、筛选和测试（单层Cu箔载带不能用于载带上的老化筛选测试）；
5. 生产效率高：适合载带尺寸标准化与自动化批量制造。

4. 简述转移成型的工艺流程。

答:

典型的转移成型技术的工艺过程为：

1. 上料：装入已贴片并完成互连的框架/基板；
2. 预热：使得后续树脂能更好地填充模具；
3. 合模：达到预设温度后，模具上下两部分将模具夹紧；
4. 加压注入转移：EMC进入转移罐，活塞加压，经浇口注入模腔，包裹芯片和引线；
5. 保压固化：加热进一步固化；
6. 脱模：打开模具，取出器件；
7. 后处理：去溢料、飞边毛刺。

5. 按顺序写出倒装焊的四个主要工艺步骤。

答：

1. **UBM制作：**在芯片焊盘上形成凸底部金属化（UBM）。
2. **芯片凸点制作：**在UBM上制作芯片凸点。
3. **芯片与基板组装互连：**将芯片有源面朝下，使凸点与基板对应焊盘对准并连接；焊料凸点可采用回流焊完成互连。
4. **底部填充与固化：**在已形成的连接点周围填胶并固化，分散应力，保护焊点和芯片。

6. 从芯片表面焊盘往上，UBM 的结构分几层，分别起什么作用?

答：

UBM按功能分成三层，从芯片焊盘向上依次为：

1. 黏附层：与焊盘及周围钝化层黏附结合，保持低接触电阻和合适的热匹配。
2. 扩散阻挡层：抑制凸点金属相互扩散，避免形成不利的金属间化合物。
3. 润湿层：使焊料能良好润湿和连接，并可作为电镀种子层。

7. 列举三种 UBM 沉积方法。

答：

UBM的沉积方法

1. 溅射： 用溅射的方法一层一层地在硅片上沉积金属薄膜，然后通过光刻技术形成UBM图样，并刻蚀掉不是图样的部分;
2. 蒸镀：利用掩模，通过蒸镀的方法在硅片上一层一层地沉积金属薄膜；
3. 化学镀镍: 在Al焊盘上选择性地镀Ni，常常用锌酸盐工艺对Al表面进行处理。

第三次作业

来源：IC Package第三次作业.pdf，第 1 页。原 PDF 仅含以下题目，未附答案。

1. FOWLP 根据工艺顺序可以分为哪几种？各有什么优缺点？选取一种 FOWLP 方式，简述其工艺流程。

答：

（一）分类

按芯片装入与RDL制作的先后，分为 **Chip-first（芯片前置，亦称RDL-last）**和 **Chip-last（芯片后置，亦称RDL-first）**。其中 **Chip-first** 再按芯片有源面的朝向分为 **Face-down** 与 **Face-up** 。因此可列 **“Chip-first Face-down、Chip-first Face-up、Chip-last”三种典型路线。**

（二）各类优缺点

典型路线	主要优点	主要局限与控制难点
Chip-first Face-down	典型结构无需预制芯片凸点；互连短，利于高频。	位移、翘曲增加RDL对准难度；RDL失效可能损失芯片。

典型路线	主要优点	主要局限与控制难点
Chip-first Face-up	磨削露铜后表面较平坦，利于细线RDL。	需预制Cu接点并控制露铜均匀性；仍有位移、翘曲及芯片损失风险。
Chip-last	先检测RDL，合格后装芯片，减少芯片浪费；利于细线及复杂布线。	典型方案增加凸点、倒装和底填工序；需控制底填空洞、释放层耐受性及脱载损失。

（三）三种典型流程对照

路线	典型工序顺序
Chip-first Face-down	KGD筛选与划片 → Face-down 贴装 → 塑封重构 → 解键合与表面处理 → RDL布线 → 植球与切割。
Chip-first Face-up	Cu接点制作与划片 → Face-up 贴装 → 塑封重构 → 磨削露Cu → RDL布线与植球 → 解键合与切割。
Chip-last / RDL-first	RDL布线与检查 → KGD倒装贴装 → 底填与塑封 → 解键合 → 植球与切割。

（四）任选一种展开：Chip-first Face-down

KGD筛选与划片 → Face-down 贴装 → 塑封重构 → 解键合与表面处理 → RDL布线 → 植球与切割。

2. 简述 2.5D 封装的定义以及 2.5D 封装与 3D 封装的相似与不同之处。

答：

2.5D封装是一种将多个芯片并排放置在一个具有高密度互联线路的硅中介层上，再通过该中介层与下方封装基板相连的先进封装技术。

2.5D封装与3D封装的相似之处有：

①均为异构集成，将不同工艺、功能的芯片组合成一个高性能系统。

②都依赖 TSV、RDL 。

③均能大幅缩短互联距离，提升带宽，降低功耗。

不同之处：

①**结构不同：**2.5D芯片水平放置于中介层，3D封装芯片垂直堆叠。

②**互联差异：**2.5D密度高，矩离短；3D距离最短。

③**散热：**2.5D封装热量分散，较易管理。3D热密度极高，挑战巨大。

④**复杂度：**2.5D封装复杂，3D封装更复杂。

3. 简述 TSV 的结构以及制作的主要工艺流程。

答：

硅通孔(TSV)： 链接硅晶圆两面并与硅衬底和其他通孔绝缘的电互连结构；由孔壁向孔内，依次为硅衬底、绝缘层、阻挡/黏附层、种子层、导电填充体；孔的上下端通过布线、金属凸点等与外部连接

1. **硅通孔成形：**先在硅片中制作盲孔，可采用DRIE等方法。
2. **薄膜沉积：**在孔壁、孔底依次形成绝缘层、阻挡层和种子层。
3. **导电填充：**采用电镀Cu等方法填充孔洞，形成导电通道。
4. **晶圆减薄与孔底露出：**从硅片背面进行机械研磨、湿法抛光和刻蚀，减薄并露出孔底导体端。
5. **互连与对准键合：**形成互连端，对准并键合芯片或晶圆。
6. **叠层与封装：**完成叠层及后续封装。

4. 简述 SIP 封装与 SOC 的相对优势。

答：

SoC是在单个芯片上集成系统功能；SiP是在一个封装中组合多颗芯片等元件以实现系统功能。

SiP相对SoC的优势：

1. 异构集成更灵活
2. 开发周期短，风险低
3. 设计灵活，风险分散

5. 列举四种 2.5D 封装结构。

答：

1. **有TSV的硅中介层结构**：裸芯倒装在中介层上。

   ①芯片之间的水平互连：芯片 → 微凸点 → 中介层顶部RDL → 另一芯片。

   ②芯片到封装基板的垂直互连：芯片 → 微凸点 → TSV簇 → C4凸点 → 封装基板。

2. **无TSV的硅中介层结构**

   基板上有较大裸芯，其上放中介层和多个小裸芯；小裸芯信号由RDL引到中介层边缘，再用键合线接基板。

3. RDL中介层结构（CoWoS-R）：用RDL作为中介层。

4. Chiplet与RDL组合中介层结构（CoWoS-L）：用小芯片与RDL共同构成中介层。