




Figura 4 – **Exemplo de um DMZS INTEGRATOR.** Um computador — com ou sem o auxílio de GPGPUs — comanda um hardware implementado em microcontrolador ou FPGA, que por sua vez configura fisicamente o bloco integrador por meio da interface digital (“digital_interface”). O integrador pode ser inicializado via pino de *reset*, descarregando o capacitor. Um conversor digital–analogico (DAC) recebe digitalmente o valor das condições iniciais e o converte para um valor analógico. O microcontrolador ou FPGA envia um pulso para que o bloco *Sample & Hold* amostre e retenha esse valor, o qual é aplicado ao pino “IC” do bloco INTEGRATOR, definindo, assim, as condições iniciais da integração analógica. Um segundo DAC recebe dados digitais da função a ser integrada (“*f_in*”) e os converte em sinal analógico de entrada do integrador. O sinal integrado (“*f_out*”) é capturado por um conversor analógico–digital (ADC), reconvertendo o valor integrado em uma sequência de valores digitais, que retornam ao microcontrolador/FPGA e, posteriormente, ao computador. Diversas das linhas no diagrama

