CHAPITRE 2: **CRCUITS** COMBINATOIRES

- Les machines numériques modernes (ordinateurs, tablettes, smartphones, etc.) sont constituées de deux types de circuits :
 - Combinatoires
 - Séquentiels


Introduction

 Circuit logique combinatoire est un circuit numérique dont les sortiesne dépendent que de l'état logique de ses entrées.

Circuit logique séquentiel est un circuit numérique dont les sorties dépendent de l'état logique de ses entrées, ainsi que de l'état actuel de ce circuit.

Circuit combinatoire

Un circuit combinatoire est constitué d'éléments logiques élémentaires appelés portes logiques, elle reçoivent des signaux appliqués en entrée et produisent des signaux en sortie.



Symbole logique d'un circuit combinatoire

- Dans ce chapitre, nous nous intéressons principalement à la synthèse des circuits logiques combinatoires de base (les additionneurs, les décodeurs, les multiplexeurs, etc.), à partir desquels on peut concevoir d'autres circuits plus complexes.
- La synthèse d'un circuit combinatoire consiste tout simplement à réaliser ce circuit à partir de l'énoncé ou d'un cahier des charges décrivant les fonctions ou le rôle que le circuit doit remplir.

G

Il s'agit donc de déterminer le logigramme associé aux fonctions logiques constituant le circuit en connaissant la définition de chacune de œs fonctions.

- Voici les étapes à suivre pour réaliser la synthèse d'un circuit logique combinatoire :
- 1. Déterminer les entrées et les sorties du circuit à partir de la description du problème (c'est l'étape la plus importante, il faut bien comprendre l'énoncé du problème afin de déterminer correctement le nombre de variables d'entrée et de variables de sortie du circuit à réaliser).

- 2. Etablir la **table de vérité** des différentes sorties en fonction des entrées.
- 3. Établir les équations logiques.
- 4. Simplifierles équations de chacune des fonctions logiques.
- 5. Établir le logigramme (c.à.d. le circuit logique).

C

Exemple: (Circuit 2/3)

Etablissons le logigramme d'un circuit logique comportant 3 entrées et 1 sortie, celle-ci étant à l'état 1 si au moins 2 des trois entrées sont à l'état 1.

10

Exemple: (Circuit 2/3)

Table de vérité :

	-		a
а	Ь	С	f(a, b, c)
0	0	0	0
0	0	I	0
0	1	0	0
0	I	I	I
1	0	0	0
1	0	I	1
1	1	0	I
1	I	I	I

Expression logique :

$$f(a,b,c) = \bar{a}.b.c + a.\bar{b}.c + a.b.\bar{c} + a.b.c$$

Exemple: (Circuit 2/3)

Simplification:


c ab	00	01	11	10
0	0	0	1	0
1	0	1		1
b.c´		a. b		a

Expression logique :
$$f(a,b,c) = a.b + a.c + b.c$$

12

Exemple: (Circuit 2/3)

Logigramme :




Analyse d'un circuit combinatoire

- Pour analyser un circuit combinatoire, on suit les étapes suivantes :
- 1. Déterminer les **expressions logiques** des variables de sortie en fonction des valeurs de ses entrées.
- 2. Dresser la table de vérité du circuit.
- 3. Déduire par un énoncé décrivant le **rôle du** circuit.

Analyse d'un circuit combinatoire

Exemple: Analyser le circuit logique suivant :



Analyse d'un circuit combinatoire


Exemple:

- □ Expression logique : $f(a,b,c) = \bar{a} + a.c + \bar{b}.\bar{c} + b.\bar{c}$
- □ Table de vérité:
- Le rôle du circuit est de produire la constante 1.

а	b	С	f (a,b,c)
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

Classification des circuits combinatoires

- Dans un ordinateur, nous pouvons distinguer trois différentes dasses de circuits logiques combinatoires :
 - Les circuits de calcul arithmétiques et logiques.
 - d'aiguillage et de transmission de données.
 - Les circuits de conversion de codes.



- Les circuits arithmétiques et logiques combinatoires permettant d'effectuer des calculs arithmétiques (addition, soustraction, multiplication) sur des entiers ou des nombre en virgule flottantes et des opérations logiques comme des négations, des ET, des OU ou des OU Exclusifs.
- On les trouve le plus souvent dans les unité de calculs des ordinateur communément appelées ALU (arithmetic logic unit) en anglais.

40

- Nous allons détailler les circuits arithmétiques et logiques suivants :
 - Additionneur.
 - Soustracteurs.
 - Comparateurs.

- Additionneurs:
- Demi additionneur : 2 entrées sur 1 bit, deux sorties sur 1 bit.
- Additionneurcomplet : 3 entrées sur 1 bit, deux sorties sur 1 bit.
 - Additionneur sur n bits.


Demi additionneur:

Rappelons les règles d'addition binaire :

Entrées	Sorties			
A B	Somme (S) R	$letenue\ (R_{sor})$		
0 + 0	0	0		
0 + 1	1	0		
1 + 0	1	0		
1 + 1	0	1		

Demi additionneur :

Ces opérations s'effectuent par un circuit logique appelé un demi-additionneur, qu'on note DA. Un DA est symbolisé par le symbole logique suivant :



Symbole logique d'un DA


23

Demi additionneur :

- Expressions logiques

$$S = A \oplus B$$
$$R_{sor} = A.B$$

Logigramme




Demi-Additionneur

Additionneur complet :

L'additionneur complet (noté AC) est un circuit combinatoire qui permet de réaliser la somme sur un bit de deux nombre A et B tout en tenant en compte la retenue précédente R_{en}. Ce circuit contient donc trois entrées A, B et R_{en} et génère deux sorties : S qui représente la somme de A et B et R_{en} sur un bit et R_{sor} qui représente la retenue.

Additionneur complet :

le symbole logique d'un AC est donné par le schéma suivant :



Symbole logique d'un AC

26

Additionneur complet :

Table de vérité

A	В	R_{en}	S	R_{zor}
0	0	0	0	0
0	0	1	1	0
0	I	0	1	0
0	I	1	0	I
1	0	0	1	0
1	0	1	0	1
1	I	0	0	I
I	I	I	1	1

Additionneur complet :

Expressions logiques:

$$S = \overline{A} \cdot \overline{B} \cdot Re_n + \overline{A} \cdot B \cdot \overline{R_{en}} + A \cdot \overline{B} \cdot \overline{R_{en}} + A \cdot B \cdot R_{en}$$

$$= \overline{A}.\overline{B}.Re_n + R_{en}.(\overline{A}.B. + A.\overline{B}) + A.B.R_{en}$$

$$=R_{en}\cdot(\overline{A}.\overline{B}.+A.B)+R_{en}\cdot(\overline{A}.B.+A.\overline{B})$$

$$= R_{en} \cdot (\overline{A \oplus B}) + R_{en} \cdot (A \oplus B)$$

$$S = R_{en} \oplus (A \oplus B)$$

Additionneur complet :

Expressions logiques:

$$R_{sor} = \bar{A}.B.R_{en} + A.\bar{B}.R_{en} + A.B.R_{en} +$$

$$R_{sor} = R_{en} \cdot (\bar{A} \cdot B + A \cdot \bar{B}) + A \cdot B \cdot (\bar{R}_{en} + R_{en})$$

$$R_{sor} = R_{en} (A \oplus B) + A.B$$

29


Additionneur complet :

Expressions logiques:

$$S = R_{en} \oplus (A \oplus B)$$

$$R_{sor} = R_{en} (A \oplus B) + A.B$$

Logigramme:



Additionneur complet

30

 Réalisation d'un additionneur complet à l'aide de deux demi-additionneurs :

Nous avons déjà vu que les sorties d'un AC s'écrivent comme suit :

$$S = R_{en} \oplus (A \oplus B)$$
$$R_{sor} = R_{en} (A \oplus B) + A.B$$


Et les sorties de demi-additionneurs'écrivent comme suit :

$$S_{DA} = A \oplus B$$
$$R_{DA} = A \cdot B$$

 Réalisation d'un additionneur complet à l'aide de deux demi-additionneurs :

L'additionneur complet est réalisé donc à partir de deux demi- additionneurs : le premier réalise l'addition des deux nombres

A et B et le deuxième réalise l'addition des deux nombre A et



Additionneur sur n bits :

Sachant qu'un additionneur complet ne peut traiter que deux nombres de 1 bit et une retenue d'entrée; pour additionner des nombres de plus d'un bit, il faut utiliser des additionneurs complets supplémentaires.

Un additionneur parallèle à n bits est le branchement en cascade de n additionneurs complets, où la sortie de retenue de chaque additionneur est connectée à l'entrée de retenue de l'additionneur du bit de rang plus élevé suivant.

33

Additionneur sur n bits :

L'analyse de ce problème nous apprend que nous avons 2n entrées et n+1 sorties au moins.

Maintenant essayons de comprendre le lien entre les sorties et les entrées. Ce lien est déduit, bien évidemment des règles d'addition que nous avons déjà vue dans le chapitre sur les systèmes de numération que voici :

$$0 + 0 = 0$$
,


$$1 + 0 = 1$$

$$0 + 1 = 1$$
,

$$1 + 1 = 0$$
 et on retient 1, soit 10

Additionneur sur n bits :

Ces règles sont applicables chaque niveau des bits des deux nombres A et Ainsi le calcul se fait en allant du bit de poids faible vers le bits de poids fort.




35

Additionneur sur n bits :

Exemple: additionneur parallèle à 4 bits

Soit à additionner les nombres binaires : $A = A_4 A_3 A_2 A_1$ et $B = B_4 B_3 B_2 B_1$



Additionneur parallèle à 4 bits

36

Additionneur sur n bits :

Remarque:

Notez qu'on peut utiliser un DA pour la position de poids le plus faible, ou relier l'entrée de retenue d'un AC à la masse (0), puisqu'il n'y a pas d'entrée de retenue pour la position de bit de poids le plus faible.


□ L'Additionneur / Soustracteur (en complément à deux)

Concevoir un circuit qui permet de faire la soustraction en utilisant un additionneur de deux nombres binaires A et B de 4 bit. On rappelle que dans la représentation en complément à 2,

$$A - B = A + \overline{B} + 1$$

Additionneurs

□ L'Additionneur/ Soustracteur (en complément à deux)



- Demi soustracteur : 2 entrées sur 1 bit deux sorties sur 1 bits.
- Soustracteur complet : 3 entrées sur 1 bit deux sorties sur 2 bits.
- Soustracteur sur n bits.

– Demi soustracteur :


C'est un circuit qui fait la soustraction de deux bits A et B de même poids, il ne tient pas compte d'un éventuel report provenant des bits de poids inférieurs. La table de vérité de œ circuit est la

suivante:

Α	В	D	R _{sor}
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

– Demi soustracteur :

Le symbole logique d'un demi soustracteurest comme suit :




Symbole logique d'un DS

– Demi soustracteur :

Expressions logiques:

$$D = A \bigoplus B$$
$$R_{sor} = \bar{A} \cdot B$$

Logigramme:




– Soustracteur complet :

C'est un circuit qui fait la soustraction de deux bits A et B de même poids plus le report de l'étape précédente R_{en}

Α	В	R _{en}	D	R _{sor}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

– Soustracteur complet :

Le symbole logique d'un demi soustracteur est comme suit :



Symbole logique d'un SC

– Soustracteur complet :

Expression logique:
$$D = \bar{A}.\bar{B}.R_{en} + \bar{A}.B.\bar{R}_{en} + A.\bar{B}.\bar{R}_{en} + A.B.R_{en}$$

$$= \bar{A}.\bar{B}.R_{en} + \bar{R}_{en}(\bar{A}.B + A.\bar{B}) + A.B.R_{en}$$

$$=R_{en}.(\bar{A}.\bar{B}+A.B)+\bar{R}_{en}.(\bar{A}.B+A.\bar{B})$$

$$=R_{en}.(\overline{A \oplus B})+\overline{R_{en}}.(A \oplus B)$$

$$D = R_{en} \oplus (A \oplus B)$$

– Soustracteur complet :

Expression logique:

$$R_{sor} = \overline{A}.\overline{B}.R_{en} + \overline{A}.B.\overline{R_{en}} + \overline{A}.B.R_{en} + A.B.R_{en} + A.B.R_{en}$$

$$= R_{en}.(\bar{A}.\bar{B} + A.B) + \bar{A}.B.(\bar{R}_{en} + R_{en})$$

$$R_{sor} = R_{en} \cdot (\overline{A \oplus B}) + \overline{A} \cdot B$$

47


– Soustracteur complet :

Expressions logiques


$$D = R_{en} \oplus (A \oplus B)$$

$$R_{sor} = R_{en} \cdot (\overline{A \oplus B}) + \overline{A} \cdot B$$

Logigramme k



 Réalisation d'un soustracteur complet à l'aide de deux demi-soustracteurs :




– Soustracteur sur n bits :

Sachant qu'un soustracteur complet ne peut traiter que deux nombres de 1 bit et une retenue d'entrée; pour soustraire des nombres de plus d'un bit, il faut utiliser des soustracteurs complets supplémentaires.

Un soustracteur parallèle à n bits est le branchement en cascade de n soustracteur complets ; où la sortie de retenue de chaque soustracteur est connectée à l'entrée de retenue du soustracteur du bit de rang plus élevé suivant.

Soustracteur sur n bits :

Exemple : soustracteurs parallèle à 4 bits. Soit à soustraire les nombres binaires : $A = A_3 A_2 A_1 A_0$ et B




Remarque : le premier soustracteur à droite peur être remplacé par un demi-soustracteur.

- Un comparateur logique est un circuit logique qui effectue la comparaison entre deux nombres binaires généralement notés A et B.
- L possède 3 sorties possibles notées :
 - fe: égalité (A = Bquand A est égal à B)
 - fs: supérieur (A>B quand A est strictement supérieur au nombre B)
 - fi : inférieur (A<B quand A est strictement inférieur au nombre B)</p>

- Comparateur de deux nombres à 1 bit:
- C'est la forme la plus simple des comparateurs.
- Il possède deux entrées (deux nombres sur 1 bit) :
 - A sur 1 bit
 - B sur 1 bit
- Et il possède trois sorties :
 - fe : égalité (A = B)
 - fs : supérieur (A>B)
 - fi : inférieur (A<B)</p>

Comparateur de deux nombres à 1 bit:

Le symbole logique d'un comparateur est le suivant :



Symbole logique d'un comparateur à un bit

- □ Comparateur de deux nombres à 1 bit:
- Si A = B, la sortie A = B passe à l'état 1 tandis que les sorties A > B et A < B passent à l'état 0.</p>
- Si le nombre A est strictement supérieur au nombre B, alors la sortie A> B passe à l'état 1 tandis que les sorties A = B et A < B passent à l'état 0.
- Si le nombre A est strictement inférieur au nombre B, seule la sortie A < B passe à l'état 1.</p>

55

Comparateur de deux nombres à 1 bit:

Table de vérité:

A	В	fs	fe	fi
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0


- Comparateur de deux nombres à 1 bit :
- ✓ Les expressions logiques :

$$fi = \bar{A}.B$$

$$fe = \bar{A}.\bar{B} + A.B = \overline{A \oplus B}$$


$$fs = A.\bar{B}$$

Logigramme :



□ Comparateur de deux nombres à 2 bit:

Il permet la comparaison entre deux chiffres binaires $A(a_1a_0)$ et $B(b_1b_0)$ chacun sur 2 bits.



Symbole logique d'un comparateur à deux bit

□ Comparateur de deux nombres à 2 bit:

Le fonctionnement du comparateur à 2 bits peut être déduit de celui à 1 seul bit. Pour comparer deux nombres à 2 bits, il faut comparer les bits de même rang :

- A > B si $(a_1 > b_1)$ ou $(a_1 = b_1 \text{ et } a_0 > b_0)$
- $A = B si (a_1 = b_1) et (a_0 = b_0)$
- $A < B si (a_1 < b_1) ou (a_1 = b_1 et a_0 < b_0)$
- □ Remarque: En général, pour comparer deux nombres à n bits, il faut utiliser n comparateurs à 1 seul bit.

a ₁	a_0	b ₁	b ₀	fs	fe	fi
0	0	0	0	0	1	0
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	0	1	0
1	0	1	1	0	0	1
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	0	1	0

Comparateur de deux nombres à 2 bit:

Expression logiques de sorties :

$$fs = \overline{a_1} \cdot a_0 \cdot \overline{b_1} \cdot \overline{b_0} + a_1 \cdot \overline{a_0} \cdot \overline{b_1} \cdot b_0 + a_1 \cdot \overline{a_0} \cdot \overline{b_1} \cdot b_0 + a_1 \cdot a_0 \cdot \overline{b_1} \cdot b_0 + a_1 \cdot a_0 \cdot b_1 \cdot \overline{b_0}$$

$$= a_0 \cdot \overline{b_0} \cdot (\overline{a_1} \cdot \overline{b_1} + a_1 \cdot b_1) + a_1 \cdot \overline{a_0} \cdot \overline{b_1} \cdot (\overline{b_0} + b_0) + a_1 \cdot \overline{a_0} \cdot \overline{b_1} \cdot (\overline{b_0} + b_0)$$

$$= a_0 \cdot \overline{b_0} \cdot (\overline{a_1} \oplus \overline{b_1}) + a_1 \cdot \overline{b_1} \cdot (\overline{a_0} + a_0)$$

$$fs = a_0.\overline{b_0}.(\overline{a_1 \oplus b_1}) + a_1.\overline{b_1}$$

Comparateur de deux nombres à 2 bit:

Expression logiques de sorties :

$$fe = \overline{a_1}.\overline{a_0}.\overline{b_1}.\overline{b_0} + \overline{a_1}.a_0.\overline{b_1}.b_0 + a_1.\overline{a_0}.b_1.\overline{b_0} + a_1.a_0.b_1.b_0$$

$$= \overline{a_1}.\overline{b_1}.(\overline{a_0}.\overline{b_0} + a_0.b_0) + a_1.b_1.(\overline{a_0}.\overline{b_0} + a_0.b_0)$$

$$= \overline{a_1}.\overline{b_1}.(\overline{a_0} \oplus b_0) + a_1.b_1.(\overline{a_0} \oplus b_0)$$

$$= (\overline{a_0} \oplus b_0).(\overline{a_1}.\overline{b_1} + a_1.b_1)$$

$$fe = (\overline{a_0 \oplus b_0}) \cdot (\overline{a_1 \oplus b_1})$$

□ Comparateur de deux nombres à 2 bit:

Expression logiques de sorties :

$$fi = \overline{a_1}. \overline{a_0}. \overline{b_1}. b_0 + \overline{a_1}. \overline{a_0}. b_1. \overline{b_0} + \overline{a_1}. \overline{a_0}. b_1. b_0 \Rightarrow \overline{a_1}. a_0. b_1. \overline{b_0}$$


$$\overline{a_1}. a_0. b_1. b_0 + a_1. \overline{a_0}. b_1. b_0$$

$$= (\overline{a_1}. \overline{a_0}. \overline{b_1}. b_0) + \overline{a_1}. \overline{a_0}. b_1. (\overline{b_0} + b_0) + \overline{a_1}. a_0. b_1. (\overline{b_0} + b_0) + \overline{a_1}. a_0. b_1. (\overline{b_0} + b_0) + \overline{a_1}. a_0. b_1. \overline{b_0}$$

$$= \overline{a_0}. b_0 (\overline{a_1}. \overline{b_1}. + a_1. b_1) + \overline{a_1}. \overline{a_0}. b_1 + \overline{a_1}. a_0. b_1$$

$$= \overline{a_0}. b_0. (\overline{a_1} \oplus \overline{b_1}) + \overline{a_1}. b_1. (\overline{a_0} + a_0)$$

$$fi = \overline{a_0}.b_0.(\overline{a_1 \oplus b_1}) + \overline{a_1}.b_1$$



Circuits d'aiguillage et transmission de données


C'est un groupe de circuits permettant d'aiguiller les informations (données) binaires à travers des lignes électriques (souvent appelé BUS) d'une source (une petite mémoire appelée registre ou des capteurs, interrupteurs ou boutons poussoirs) vers une destination (registre ou un afficheur par exemple).

Circuits d'aiguillage et transmission de données

- Nous allons détailler les circuits d'aiguillage et transmission suivants :
 - Codeurs.
 - Décodeurs
 - Multiplexeurs.
 - démultiplexeurs.

Codeurs (Encodeur)


- Le codeur (ou encodeur) possède 2^N entrées, dont une seule est activée et N sorties.
- Le principe de fonctionnementd'un codeur est le suivant : lorsqu'une entrée est activée, les sorties affichent le code binaire équivalent au numéro de l'entrée activée.



67

Exemple d'un codeur 4 voies d'entrées et 2 bits de sortie :

□ Schéma fonctionnel :



Codeurs (Encodeur)

Exemple d'un codeur 4 voies d'entrées et 2 bits de sortie :

□ Table de vérité :

ENTREES				SORTIE		
Codage 1 parmi 2 ⁿ				Nombre bina	aire de n bits	
A ₃ A ₂ A ₁ A ₀			Ao	S ₁	So	
0	0	0	1	0	0	
0	0	1	0	0	1	
0	1	0	0	1	0	
1	0	0	0	1	1	

Codeurs (Encodeur)


Exemple d'un codeur 4 voies d'entrées et 2 bits de sortie :

Equations logiques de sortie :

$$S_1 = 1 \text{ si } (A_2 = 1) \text{ ou } (A_3 = 1) \text{ ; } S_1 = A_2 + A_3$$

$$S_0 = 1 \text{ si } (A_1 = 1) \text{ ou } (A_3 = 1) ; S_0 = A_1 + A_3$$

Logigramme :



- 70
- □ Par contre, si plusieurs entrées sont actives simultanément la sortie peut prendre une valeur mal définie (sans signification). Par exemple, si les deux lignes A₁ et A₂ sont dans l'état 1 (frappe simultanée des deux touches).
- Pour éviter œ problème on utilise un encodeur prioritaire.

Pour un codeur (encodeur) **prioritaire** si plusieurs lignes d'entrées sont activés simultanément il génère un code binaire correspondant à une **seule** parmi celle-ci.

La règle est de mettre en sortie le code correspondant à la ligne d'entrée d'indice le plus élevé.

Codeurs de priorité


- Codeur prioritaire 4 : 2
- La table de vérité :

D_3	D_2	D_1	D_0	Y_1	Y_0	V
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	X	0	1	1
0	1	X	X	1	0	1
1	X	X	X	1	1	1


où x représente un état sans importance. Pour un mot d'entrée, le bit actif avec le poids le plus élevé est prioritaire

Codeur prioritaire 4 : 2


 Les tables de Karnaugh sont construites en supposant que chaque état indifférent peut prendre le niveau logique 0 ou le niveau logique 1.



Codeur prioritaire 4 : 2



Codeur prioritaire 4 : 2



Codeur prioritaire 4 : 2

Les équations logiques résultantes peuvent être écrites comme suit:


$$Y_1 = D_3 + D_2$$

$$Y_0 = D_3 + \overline{D_2} \cdot D_1$$

$$V = D_3 + D_2 + D_1 + D_0$$

77

- Codeur prioritaire 4 : 2
- Le logigramme



Application des codeurs :

Claviers des calculatrices, télécommandes, ordinateurs : ou il transforme une touche appuyée du clavier en code binaire équivalent (code ASCII en cas de clavier d'ordinateurs).

Matérialisation de diverses circuit logiques

70

Le décodeur réalise la fonction inverse d'un codeur. Il active une sortie particulière lorsqu'on lui présente une combinaison donnée de bits en entrée. Un ensemble de n bits en entrée fournissent 2ⁿ combinaisons possibles en sortie





Schéma fonctionnel de décodeur

Décodeurs

- 80
- Exemple Décodeur 2 parmi 4 :
- Schéma fonctionnel




- Exemple Décodeur 2 parmi 4 :
- Table de vérité

A	В	S0	S1	S2	S3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1


$$S0 = \bar{A}.\bar{B}$$
 $S2 = A.\bar{B}$
 $S1 = \bar{A}.B$ $S3 = A.B$

- Exemple Décodeur 2 parmi 4 :
- Logigramme :



□ Un multiplexeur (abréviation MUX) est un circuit logique qui permet de commuter les données présentes à l'une de ses entrées vers sa sortie unique. Ainsi, il a généralement 2ⁿ entrées de données, <u>n lignes de sélection</u> et <u>une sortie</u>.

Un multiplexeur permet de concentrer sur une même voie de transmission différents types de liaisons (<u>informatique</u>, <u>télécopie</u>, <u>téléphonie</u>, <u>télétex</u>) en sélectionnant une entrée parmi N.



Multiplexeur 2^N vers 1

85

□ Table de vérité :

Cn	C2	C1	S
0	0	0	E0
0	0	1	E1
0	1	0	E2
0	1	1	E3
1	1	1	En

Applications de multiplexeurs :


- Mémoire d'ordinateur : en informatique, l'énorme quantité de mémoire est mise en œuvre au moyen de multiplexeurs. Il présente également l'avantage de réduire le nombre de lignes de cuivre utilisées pour la connexion de la mémoire à d'autres parties de l'ordinateur.
- Réalisation de fonctions logiques : toute fonction logique de N variables est réalisable avec un multiplexeur de 2^N vers 1.

Multiplexeur 2 à 1 (MUX 2 :1)

Un multiplexeur 2 à 1 (ou un multiplexeur 2 : 1) est un circuit logique qui est formé de 2 entrées E0 et E1 qui sont transmises selon le choix indiqué par les sorties de sélection C0.

Multiplexeur 2 à 1 (MUX 2 :1)

Un multiplexeur 2 à 1 (ou un multiplexeur 2 : 1) peut être implémenté comme le montre la figure suivante :



Multiplexeur 2 à 1 (MUX 2 :1) :

Comment fonctionne un MUX 2:1:

La fonction MUX 2:1 : est comme la fonction de commutateur avec deux positions de sorte que lorsque nous mettons l'état 0 à l'entrée de sélection C0, la sortie V est associée à la première entrée E0, et lorsque nous définissons l'état 1, la sortie V est liée à la deuxième entrée E1.

90

Multiplexeur 2 à 1 (MUX 2 :1) :

□ Table de vérité

C0	V	
0	E0	$V = \overline{C0}$. E0
1	E1	V = C0.E1

Equation

de

MUX


2:1

$$V = \overline{C0}$$
. E0 + C0. E1

91

Multiplexeur 2 à 1 (MUX 2 :1) :


Schéma logique MUX 2:1:



Multiplexeur 4 à 1 (MUX 4:1):

Ce multiplexeur possède 2 lignes de sélection des données, puisqu'il est possible de sélectionner l'une ou l'autre des 4 lignes d'entrées de données avec seulement 2 bits.

Multiplexeur 4 à 1 (MUX 4 :1) :



Multiplexeur 4 à 1 (MUX 4:1):

□ Table de vérité :

C1	C0	S
0	0	E0
0	1	E1
1	0	E2
1	1	E3

Expression logique:


$$S = \overline{C1}.\overline{C0}.(E0) + \overline{C1}.C0.(E1) + C1.\overline{C0}.(E2) + C1.\overline{C0}.(E3)$$

Multiplexeur 4 à 1 (MUX 4:1):

- □ La sortie des données est égale à E0 SSI C1=0 et C0=0: $S=E0.\overline{C1}.\overline{C0}$
- □ La sortie des données est égale à E1 SSI C1=0 et $C0=1: S = E1.\overline{C1}.C0$
- □ La sortie des données est égale à E2 SSI C1=1 et $C0=0: S = E2, C1, \overline{C0}$
- □ La sortie des données est égale à E3 SSI C1=1 etC0=1 : S = E3.C1.C0

Multiplexeur 4 à 1 (MUX 4:1):

Logigramme




Multiplexeur 8 à 1 (MUX 8 :1) :

Le multiplexeur 8:1 ne diffère pas du multiplexeur 4:1 et 2:1 sauf par le nombre d'entrées et par conséquent le nombre de sélection des données.

Le multiplexeur 8:1 se compose de huit entrées et d'une seule sortie en plus des trois entrées pour l'entrée de sélection et entrée d'activation.

98

Multiplexeur 8 à 1 (MUX 8:1):



go

Multiplexeur 8 à 1 (MUX 8 :1) :

Table de vérité :

100

Multiplexeur 8 à 1 (MUX 8 :1) :

Expression logique:

$$S = \overline{C2.C1.C0}(E0) + \overline{C2.C1.C0}(E1) + \overline{C2.C1.C0}(E2) + \overline{C2.C1.C0}(E3) + C2.\overline{C1.C0}(E4) + C2.\overline{C1.C0}(E5) + C2.C1.\overline{C0}(E6) + C2.C1.C0(E7)$$

101

Multiplexeur 8 à 1 (MUX 8:1):

Exemple 1 : Générateurs de fonctions logiques :

Considérons la table de vérité suivante :

A2	A1	A0	F(A2 , A1, A0)	
0	0	0	0	,
0	0	1	1	001
0	1	0	0	
0	1	1	1	011
1	0	0	0	
1	0	1	1	101
1	1	0	1	110
1	1	1	0	

102

Multiplexeur 8 à 1 (MUX 8 :1) :


Exemple 1 : Générateurs de fonctions logiques :

La table de vérité montre que f vaut 1 pour les combinaisons : 001,011,101 et 110, f vaut 0 pour toutes les autres combinaisons. Afin de mettre en œuvre cette fonction avec un sélecteur de données, l'entrée sélectionnée pour chacune des combinaisons précédentes doit être connecté à un niveau haut. Toutes les autres seront connectés à un niveau bas.

103

Multiplexeur 8 à 1 (MUX 8 :1) :

Exemple 1 : Générateurs de fonctions logiques :



104

Exemple 2 : Soit la fonction logique f définie par sa table de Karnaugh suivante :


cab	00	01	11	10
0	0	0	1	1
1	0	1	1	0

- 1. Réalisez la fonction f par un MUX 8 :1
- 2. Réalisez la fonction f par un MUX 4:1

105

Exemple 2:


1. Réalisez la fonction f par un MUX 8 :1



106

Exemple 2:

2. Réalisez la fonction f par un MUX 4:1



107


Exemple 3 : Soit la fonction logique f définie par sa table de Karnaugh suivante :

ab cd	00	01	11	10
00	0	1	0	1
01	1	1	0	1
11	1	0	0	1
10	0	1	1	1

Réalisez la fonction f par un MUX 8:1

108

Exemple 3:




109

Le démultiplexeur joue le rôle inverse d'un multiplexeurs, il permet de faire passer une information dans l'une des sorties selon les valeurs des entrées de commandes.

Il possède:

- une seule entrée
- 2ⁿ sorties
- N entrées de sélection (commandes)




Démultiplexeur 1 vers 2^N

111

Table de vérité:

Décimale	C_n	C ₂	$\mathbf{C_1}$	S -0	S 1	S -2 ⁿ⁻¹
0	0	0	0	E	0	0
1	0	0	1	0	E	0
2	0	1	0	0	0	0
3	0	1	1	0	0	0
						0
2n-1	1	1	1	0	0	E

Démultiplexeur 1 à 4 (DEMUX 1 :4) :



Démultiplexeur 1 à 4 (DEMUX 1 : 4) :

Table de vérité:

C1	CO	S 3	S2	S1	S0
0	0	0	0	0	i
0	1	0	0	i	0
1	0	0	i	0	0
1	1	i	0	0	0

$$S0 = \overline{C1}.\overline{C0}.(I)$$


$$S1 = \overline{C1.C0.(I)}$$

$$S2 = C1.\overline{C0}.(I)$$

$$S3 = C1.C0.(I)$$

114

Démultiplexeur 1 vers 4 : Logigramme



115


Exemple : Soit la fonction G représenter par la table de vérité suivante :


Α	В	С	G
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

Repésenter la fonction avec un démultiplexeur 1:8.

116

Exemple:





- Les nombres sont habituellement codés sous une forme ou une autre afin de les représenter ou de les utiliser au besoin. Par exemple, un nombre 'sept' est codé en décimal à l'aide du symbole 7_{10} .
- □ Ce nombre est affiché sur votre calculatrice en se servant du codage 7 segments, mais au sein de l'unité de calcul de votre calculatrice, ce même nombre est codé en général en complément à 2.

- □ Bien que les ordinateurs numériques traitent tous des nombres binaires, il y a des situations où la représentation binaire naturelle des nombres n'est pas pratiques ce qui nécessite des codes plus appropriés.
- □ Cette situation fait cohabiter, dans une même machine, diverses codes pour représenter une même information. Des circuits de conversion d'un code vers un autres sont donc utiliser tels que le transcodeur que nous allons détailler.

Transcodeurs

120

Un transcodeur transforme une information disponible en entrée sous forme donnée (généralement un code) en la même information, mais sous une autre forme (généralement un autre code).




Schéma d'un transcodeur

Transcodeurs

Les deux plus importantes applications des transcodeurs sont :


- La conversion de code
- L'affichage par segment.

Transcodeurs binaire Gray

122

Pour passer d'un code à un autre, on utilisera un convertisseur de code. A titre d'illustration nous allons étudier le transcodeur binaire Gray.

Cherchons le circuit d'un transcodeur qui permet de convertir le code binaire 2 bits par exemple en code Gray.



Transcodeur binaire

Transcodeurs binaire Gray

123

Table de vérité :

ENT	REES	SORTIES				
$\mathbf{B_1}$	\mathbf{B}_0	G_1	G_0			
0	0	0	0			
0	1	0	1			
1	0	1	1			
1	1	1	0			


Transcodeurs binaire Gray

Equations de sorties

$$G_1 = B_1.\overline{B_0} + B_1.B_0 = B_1$$


$$G_0 = B_0.\overline{B_1} + B_1.\overline{B_0} = B_1 \oplus B_0$$


Logigramme



Un domaine d'application considérable des transcodeurs est celui de la conversion de donné binaire en une forme se prêtant à un affichage numérique.

Les dix chiffres 0 à 9 sont affichés au moyen d'un dispositif appelé afficheur à 7 segment lumineux qui sont des diodes électroluminescentes (LED).les variables A,B,C,D sont écrites en BCD les variables de sortie a,b,c,d,e,f,g correspondent à chacun des segments de l'afficheur.






128

Table de vérité:

Dec	D	C	В	A	a	ь	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1



130

D	C	В	A	b	АВ	00	01	11	10
0	0	0	0	1	CD				
0	0	0	1	1	00	1	1	1	1
0	0	1	0	1	01	1	Х	Х	1
0	0	1	1	1	11	X	X	X	X
0	1	0	0	1	10	1	0	1	0
0	1	0	1	0					
0	1	1	0	0	$b=\bar{C}+$	ĀĒ	3 +	AB	
0	1	1	1	1		-			
1	0	0	0	1	$b=\bar{C}+$	A	$\bigoplus B$		
1	0	0	1	1					

13

D	c	В	A	C
0	0	0	0	1
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1

132

D	C	В	A	d		AB	00	01	11	10	
0	0	0	0	1		CD					
0	0	0	1	0		00	1	1	1	0	
0	0	1	0	1		01	1	X	X	1	
0	0	1	1	1		-11	X	Х	Х	X	
0	1	0	0	0		10	0	1	0	1	
0	1	0	1	1							
0	1	1	0	1	d = d	AC + I	$3\bar{C}$ +	D +	$A\bar{B}$	C + A	^{1}B
0	1	1	1	0							
1	0	0	0	1							
1	0	0	1	1							

10

133

IL	D	C	В	A	е		AB	00	01
П	0	0	0	0	1		CD		
	0	0	0	1	0		00	1	1
Ч	0	0	1	0	1		01	1	X
ı	0	0	1	1	0		-11	X	X
l	0	1	0	0	0		10	0	1
	0	1	0	1	0		2000 5000		
	0	1	1	0	1	e = I	$\bar{A}\bar{C}$ +	AB	
ı	0	1	1	1	0				
	1	0	0	0	1				
	1	0	0	1	0				

134

D	C	В	A	f	AB	00	01	11	10
0	0	0	0	1	CD				
0	0	0	1	0	00	1	0	0	0
0	0	1	0	0	01	1	X	X	1
0	0	1	1	0	11	X	X	X	X
0	1	0	0	1	10	1	1	0	1_
0	1	0	1	1	f = D + A	$\overline{A}\overline{R}$	$\perp \bar{A}$	C +	- Ē(
0	1	1	0	1	I - D + I	AD	70.		D
0	1	1	1	0					
1	0	0	0	1					
1	0	0	1	1					

135

D	C	В	A	g	AB	00	01	11	10
0	0	0	0	0	CD				
0	0	0	1	0	00	0	1	1	0
0	0	1	0	1	01	1	X	X	1
0	0	1	1	1	- 11	X	Х	X	X
0	1	0	0	1	10	1	1)	0	_1_
0	1	0	1	1	_	_ =	-		5
0	1	1	0	1	g = D + I	BC	+A	C +	BU
0	1	1	1	0		Ŧ		•	
1	0	0	0	1	g = D + A	AC -	+B	₩ (L
1	0	0	1	1					

136

Dans ce chapitre nous avons traiter les points suivants :

- C'est quoi un circuit combinatoire.
- Synthèse d'un circuit combinatoire.
- Analyse d'un circuit combinatoire.
- Types des circuits combinatoires :
 - 1. Circuits arithmétiques et logiques :
 - ✓ Additionneurs (Demi Additionneur, Additionneur complet, Additionneurs à n bits).
 - ✓ Soustracteurs (demi-soustracteur, soustracteur complet, soustracteurs à n bits).
 - ✓ Comparateurs (comparateurs à 1 bit et à 2 bits).

Conclusion

137

- 2. Circuits d'aiguillage et de transmission de données :
 - ✓ Codeurs.
 - ✓ Codeurs de priorités.
 - ✓ Décodeurs.
 - ✓ Multiplexeurs.
 - ✓ Démultiplexeurs.
 - 3. Circuits de conversion de codes :
 - ✓ Transcodeurs.