

CHAPITRE 2 : CIRCUITS COMBINATOIRES

Introduction

2

- Les machines numériques modernes (ordinateurs, tablettes, smartphones, etc.) sont constituées de deux types de circuits :
 - Combinatoires
 - Séquentiels

Introduction


3

- **Circuit logique combinatoire** est un circuit numérique dont les sorties ne dépendent que de l'état logique de ses entrées.
- **Circuit logique séquentiel** est un circuit numérique dont les sorties dépendent de l'état logique de ses entrées, ainsi que de l'état actuel de ce circuit.

Circuit combinatoire

4

- Un circuit combinatoire est constitué d'éléments logiques élémentaires appelés portes logiques, elle reçoivent des signaux appliqués en entrée et produisent des signaux en sortie.



Symbole logique d'un circuit combinatoire

Synthèse d'un circuit combinatoire

5

- Dans ce chapitre, nous nous intéressons principalement à la **synthèse des circuits logiques** combinatoires de base (les additionneurs, les décodeurs, les multiplexeurs, etc.), à partir desquels on peut concevoir d'autres circuits plus complexes.
- La synthèse d'un circuit combinatoire consiste tout simplement à réaliser ce circuit à partir de l'énoncé ou d'un cahier des charges décrivant les fonctions ou le rôle que le circuit doit remplir.

Synthèse d'un circuit combinatoire

6

- Il s'agit donc de déterminer le logigramme associé aux fonctions logiques constituant le circuit en connaissant la définition de chacune de ces fonctions.

Synthèse d'un circuit combinatoire

7

- Voici les étapes à suivre pour réaliser la synthèse d'un circuit logique combinatoire :
- 1. **Déterminer les entrées et les sorties du circuit** à partir de la description du problème (c'est l'étape la plus importante, il faut bien comprendre l'énoncé du problème afin de déterminer correctement le nombre de variables d'entrée et de variables de sortie du circuit à réaliser).

Synthèse d'un circuit combinatoire

8

2. Etablir la **table de vérité** des différentes sorties en fonction des entrées.
3. Etablir les **équations logiques**.
4. **Simplifier les équations** de chacune des fonctions logiques.
5. **Etablir le logigramme** (c.à.d. le circuit logique).

Synthèse d'un circuit combinatoire

9

Exemple : (Circuit 2/3)

Etablissons le logigramme d'un circuit logique comportant 3 entrées et 1 sortie, celle-ci étant à l'état 1 si au moins 2 des trois entrées sont à l'état 1.

Synthèse d'un circuit combinatoire

10

Exemple : (Circuit 2/3)

□ Table de vérité :

a	b	c	$f(a, b, c)$
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

□ Expression logique .

$$f(a, b, c) = \bar{a}.b.c + a.\bar{b}.c + a.b.\bar{c} + a.b.c$$

Synthèse d'un circuit combinatoire

11

Exemple : (Circuit 2/3)

□ Simplification:

c \ ab	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$b.c$ $a.b$ $a.c$

□ Expression logique :


$$f(a, b, c) = a.b + a.c + b.c$$

Synthèse d'un circuit combinatoire

12

Exemple : (Circuit 2/3)

□ Logigramme :



Analyse d'un circuit combinatoire


13

- Pour analyser un circuit combinatoire, on suit les étapes suivantes :
 1. Déterminer les **expressions logiques** des variables de sortie en fonction des valeurs de ses entrées.
 2. Dresser la **table de vérité** du circuit.
 3. Dédire par un énoncé décrivant le **rôle du circuit**.

Analyse d'un circuit combinatoire

14

Exemple : Analyser le circuit logique suivant :



Analyse d'un circuit combinatoire

15

Exemple :

- Expression logique : $f(a, b, c) = \bar{a} + a.c + \bar{b}.\bar{c} + b.\bar{c}$
- Table de vérité :
- Le rôle du circuit est de produire la constante 1.

a	b	c	f (a,b,c)
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

Classification des circuits combinatoires

16

Dans un ordinateur, nous pouvons distinguer trois différentes classes de circuits logiques combinatoires :

- Les circuits de calcul **arithmétiques et logiques**.
- Les circuits **d'aiguillage et de transmission de données**.
- Les circuits **de conversion de codes**.

Circuits Combinatoires

Arithmétique
et logique

Aiguillage et
transmission
de données

Conversion de
codes

Additionneurs

Soustracteurs

Comparateurs

etc

Multiplexeurs

Démultiplexeurs

Codeurs

Décodeurs

Transcodeurs

etc

**Classification
des circuits
combinatoires**

Circuits arithmétiques et logiques

18

- Les circuits arithmétiques et logiques combinatoires permettant d'effectuer des calculs arithmétiques (addition, soustraction, multiplication) sur des entiers ou des nombre en virgule flottantes et des opérations logiques comme des négations, des ET, des OU ou des OU Exclusifs.
- On les trouve le plus souvent dans les unité de calculs des ordinateur communément appelées ALU (arithmetic logic unit) en anglais.

Circuits arithmétiques et logiques

19

- Nous allons détailler les circuits arithmétiques et logiques suivants :
 - Additionneur.
 - Soustracteurs.
 - Comparateurs.

Additionneurs

20

- Additionneurs :
 - **Demi additionneur** : 2 entrées sur 1 bit, deux sorties sur 1 bit.
 - **Additionneur complet** : 3 entrées sur 1 bit, deux sorties sur 1 bit.
 - **Additionneur sur n bits.**

Additionneurs

21

□ Demi additionneur:

Rappelons les règles d'addition binaire :


<i>Entrées</i>		<i>Sorties</i>	
<i>A</i>	<i>B</i>	<i>Somme (S)</i>	<i>Retenue (R_{sor})</i>
<i>0 + 0</i>		<i>0</i>	<i>0</i>
<i>0 + 1</i>		<i>1</i>	<i>0</i>
<i>1 + 0</i>		<i>1</i>	<i>0</i>
<i>1 + 1</i>		<i>0</i>	<i>1</i>

Additionneurs

22

□ Demi additionneur :

Ces opérations s'effectuent par un circuit logique appelé un **demi-additionneur**, qu'on note DA. Un DA est symbolisé par le symbole logique suivant :



Symbole logique d'un DA

Additionneurs

23


□ Demi additionneur :

- Expressions logiques

$$S = A \oplus B$$

$$R_{sor} = A \cdot B$$

- Logigramme



Demi-Additionneur

Additionneurs

24

□ Additionneur complet :


L'additionneur complet (noté AC) est un circuit combinatoire qui permet de réaliser la somme sur un bit de deux nombre A et B tout en tenant en compte la retenue précédente R_{en} . Ce circuit contient donc trois entrées A, B et R_{en} et génère deux sorties : S qui représente la somme de A et B et R_{en} sur un bit et R_{sor} qui représente la retenue.

Additionneurs

25

□ Additionneur complet :

le symbole logique d'un AC est donné par le schéma suivant :



Symbole logique d'un AC

Additionneurs

26

□ Additionneur complet :

Table de vérité

A	B	R_{en}	S	R_{sor}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Additionneurs

27

□ Additionneur complet :

Expressions logiques :

$$S = \bar{A} \cdot \bar{B} \cdot R_{en} + \underbrace{\bar{A} \cdot B \cdot \overline{R_{en}}} + \underbrace{A \cdot \bar{B} \cdot \overline{R_{en}}} + A \cdot B \cdot R_{en}$$

$$= \underbrace{\bar{A} \cdot \bar{B} \cdot R_{en}} + R_{en} \cdot (\bar{A} \cdot B + A \cdot \bar{B}) + \underbrace{A \cdot B \cdot R_{en}}$$

$$= R_{en} \cdot (\bar{A} \cdot \bar{B} + A \cdot B) + R_{en} \cdot (\bar{A} \cdot B + A \cdot \bar{B})$$

$$= R_{en} \cdot (\overline{A \oplus B}) + R_{en} \cdot (A \oplus B)$$

$$S = R_{en} \oplus (A \oplus B)$$

Additionneurs

28

□ Additionneur complet :

Expressions logiques :

$$R_{sor} = \bar{A}.B.R_{en} + A.\bar{B}.R_{en} + A.B.\overline{R_{en}} + A.B.R_{en}$$
$$R_{sor} = \underbrace{\bar{A}.B.R_{en}} + \underbrace{A.\bar{B}.R_{en}} + \underbrace{A.B.\overline{R_{en}}}_{\text{blue}} + \underbrace{A.B.R_{en}}_{\text{blue}}$$

$$R_{sor} = R_{en}.(\bar{A}.B + A.\bar{B}) + A.B.(\overline{R_{en}} + R_{en})$$

$$R_{sor} = R_{en}(A \oplus B) + A.B$$

Additionneurs


29

□ Additionneur complet :

Expressions logiques :

$$S = R_{en} \oplus (A \oplus B)$$
$$R_{sor} = R_{en} (A \oplus B) + A \cdot B$$

Logigramme :



Additionneur complet

Additionneurs

30

□ Réalisation d'un additionneur complet à l'aide de deux demi-additionneurs :

Nous avons déjà vu que les sorties d'un AC s'écrivent comme suit :

$$S = R_{en} \oplus (A \oplus B)$$

$$R_{sor} = R_{en} (A \oplus B) + A \cdot B$$

Et les sorties des demi-additionneurs s'écrivent comme suit :

$$S_{DA} = A \oplus B$$

$$R_{DA} = A \cdot B$$


Additionneurs

31

□ Réalisation d'un additionneur complet à l'aide de deux demi-additionneurs :

L'additionneur complet est réalisé donc à partir de deux demi-additionneurs : le premier réalise l'addition des deux nombres

A et B et le deuxième réalise l'addition des deux nombre A et E



Additionneurs

32

□ Additionneur sur n bits :

Sachant qu'un additionneur complet ne peut traiter que deux nombres de 1 bit et une retenue d'entrée ; pour additionner des nombres de plus d'un bit, il faut utiliser des additionneurs complets supplémentaires.

Un additionneur parallèle à n bits est le branchement en cascade de n additionneurs complets, où la sortie de retenue de chaque additionneur est connectée à l'entrée de retenue de l'additionneur du bit de rang plus élevé suivant.

Additionneurs

33

□ Additionneur sur n bits :

L'analyse de ce problème nous apprend que nous avons 2^n entrées et $n+1$ sorties au moins.

Maintenant essayons de comprendre le lien entre les sorties et les entrées. Ce lien est déduit, bien évidemment des règles d'addition que nous avons déjà vue dans le chapitre sur les systèmes de numération que voici :

$$0 + 0 = 0 ,$$

$$1 + 0 = 1 ,$$

$$0 + 1 = 1 ,$$


$$1 + 1 = 0 \text{ et on retient } 1, \text{ soit } 10$$

Additionneurs

34

□ Additionneur sur n bits :

Ces règles sont applicables pour chaque niveau des bits des deux nombres A et B . Ainsi le calcul se fait en allant du bit de poids faible vers le bits de poids fort.




Additionneurs

35

□ Additionneur sur n bits :

Exemple : additionneur parallèle à 4 bits

Soit à additionner les nombres binaires : $A = A_4 A_3 A_2 A_1$ et $B = B_4 B_3 B_2 B_1$



Additionneur parallèle à 4 bits

Additionneurs

36

□ Additionneur sur n bits :

Remarque :

Notez qu'on peut utiliser un DA pour la position de poids le plus faible, ou relier l'entrée de retenue d'un AC à la masse (0), puisqu'il n'y a pas d'entrée de retenue pour la position de bit de poids le plus faible.

Additionneurs

37

□ L'Additionneur / Soustracteur (en complément à deux)


Concevoir un circuit qui permet de faire la soustraction en utilisant un additionneur de deux nombres binaires A et B de 4 bit. On rappelle que dans la représentation en complément à 2,

$$A - B = A + \bar{B} + 1$$

Additionneurs

38

□ **L'Additionneur/ Soustracteur (en complément à deux)**



Soustracteurs

39

- **Demi soustracteur** : 2 entrées sur 1 bit deux sorties sur 1 bits.
- **Soustracteur complet** : 3 entrées sur 1 bit deux sorties sur 2 bits.
- **Soustracteur sur n bits.**

Soustracteurs

40

– Demi soustracteur :

C'est un circuit qui fait la soustraction de deux bits A et B de même poids, il ne tient pas compte d'un éventuel report provenant des bits de poids inférieurs. La table de vérité de ce circuit est la suivante :

A	B	D	R _{sor}
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

Soustracteurs

41

– Demi soustracteur :

Le symbole logique d'un demi soustracteur est comme suit :



Symbole logique d'un DS

Soustracteurs

42


– Demi soustracteur :

Expressions logiques :

$$D = A \oplus B$$

$$R_{sor} = \bar{A} \cdot B$$

Logigramme :



Soustracteurs

43

– Soustracteur complet :

C'est un circuit qui fait la soustraction de deux bits A et B de même poids plus le report de l'étape précédente R_{en}


A	B	R_{en}	D	R_{sor}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Soustracteurs

44

– Soustracteur complet :

Le symbole logique d'un demi soustracteur est comme suit :



Symbole logique d'un SC

Soustracteurs

45

– Soustracteur complet :

Expression logique :

$$D = \bar{A} \cdot \bar{B} \cdot R_{en} + \underbrace{\bar{A} \cdot B \cdot \overline{R_{en}}} + \underbrace{A \cdot \bar{B} \cdot \overline{R_{en}}} + A \cdot B \cdot R_{en}$$

$$= \underbrace{\bar{A} \cdot \bar{B} \cdot R_{en}} + \overline{R_{en}} (\bar{A} \cdot B + A \cdot \bar{B}) + \underbrace{A \cdot B \cdot R_{en}}$$

$$= R_{en} \cdot (\bar{A} \cdot \bar{B} + A \cdot B) + \overline{R_{en}} \cdot (\bar{A} \cdot B + A \cdot \bar{B})$$

$$= R_{en} \cdot (\overline{A \oplus B}) + \overline{R_{en}} \cdot (A \oplus B)$$

$$D = R_{en} \oplus (A \oplus B)$$

Soustracteurs

46

– Soustracteur complet :

Expression logique :

$$R_{sor} = \underbrace{\bar{A} \cdot \bar{B} \cdot R_{en}}_{\text{red}} + \underbrace{\bar{A} \cdot B \cdot \overline{R_{en}} + \bar{A} \cdot B \cdot R_{en}}_{\text{blue}} + \underbrace{A \cdot B \cdot R_{en}}_{\text{red}}$$

$$= R_{en} \cdot (\bar{A} \cdot \bar{B} + A \cdot B) + \bar{A} \cdot B \cdot (\overline{R_{en}} + R_{en})$$

$$R_{sor} = R_{en} \cdot (\overline{A \oplus B}) + \bar{A} \cdot B$$

Soustracteurs

47


– Soustracteur complet :

Expressions logiques

$$D = R_{en} \oplus (A \oplus B)$$

$$R_{sor} = R_{en} \cdot (\overline{A \oplus B}) + \bar{A} \cdot B$$


Logigramme



Soustracteurs

48

- Réalisation d'un soustracteur complet à l'aide de deux demi-soustracteurs :



Logigramme d'un Soustracteur Complet

Soustracteurs

49

– Soustracteur sur n bits :

Sachant qu'un soustracteur complet ne peut traiter que deux nombres de 1 bit et une retenue d'entrée ; pour soustraire des nombres de plus d'un bit, il faut utiliser des soustracteurs complets supplémentaires.


Un soustracteur parallèle à n bits est le branchement en cascade de n soustracteur complets ; où la sortie de retenue de chaque soustracteur est connectée à l'entrée de retenue du soustracteur du bit de rang plus élevé suivant.

Soustracteurs

50

– **Soustracteur sur n bits :**

Exemple : soustracteurs parallèle à 4 bits. Soit à soustraire les nombres binaires : $A = A_3 A_2 A_1 A_0$ et $B = B_3 B_2 B_1 B_0$



Remarque : le premier soustracteur à droite peut être remplacé par un demi-soustracteur.

Comparateurs

51

- Un comparateur logique est un circuit logique qui effectue la comparaison entre deux nombres binaires généralement notés A et B.
- IL possède 3 sorties possibles notées :
 - fe : égalité ($A = B$ quand A est égal à B)
 - fs : supérieur ($A > B$ quand A est strictement supérieur au nombre B)
 - fi : inférieur ($A < B$ quand A est strictement inférieur au nombre B)

Comparateurs

52

□ Comparateur de deux nombres à 1 bit:

C'est la forme la plus simple des comparateurs.

- Il possède deux entrées (deux nombres sur 1 bit) :
 - A sur 1 bit
 - B sur 1 bit
- Et il possède trois sorties :
 - fe : égalité (**A = B**)
 - fs : supérieur (**A > B**)
 - fi : inférieur (**A < B**)

Comparateurs

53

□ Comparateur de deux nombres à 1 bit:

Le symbole logique d'un comparateur est le suivant :



**Symbole logique d'un comparateur
à un bit**

Comparateurs

54

- **Comparateur de deux nombres à 1 bit:**
 - Si $A = B$, la sortie $A = B$ passe à l'état **1** tandis que les sorties $A > B$ et $A < B$ passent à l'état **0**.
 - Si le nombre A est strictement supérieur au nombre B , alors la sortie $A > B$ passe à l'état **1** tandis que les sorties $A = B$ et $A < B$ passent à l'état **0**.
 - Si le nombre A est strictement inférieur au nombre B , seule la sortie $A < B$ passe à l'état **1**.

Comparateurs

55

□ Comparateur de deux nombres à 1 bit:

Table de vérité :

A	B	fs	fe	fi
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

Comparateurs

56

□ Comparateur de deux nombres à 1 bit :


✓ Les expressions logiques :

$$fi = \bar{A}.B$$

$$fe = \bar{A}.\bar{B} + A.B = \overline{A \oplus B}$$

$$fs = A.\bar{B}$$

✓ Logigramme :



Comparateurs

57

□ Comparateur de deux nombres à 2 bit:

Il permet la comparaison entre deux chiffres binaires $A(a_1a_0)$ et $B(b_1b_0)$ chacun sur 2 bits.



**Symbole logique d'un comparateur
à deux bit**

Comparateurs

58

□ Comparateur de deux nombres à 2 bit:

Le fonctionnement du comparateur à 2 bits peut être déduit de celui à 1 seul bit. Pour comparer deux nombres à 2 bits, il faut comparer les bits de même rang :

$A > B$ si $(a_1 > b_1)$ ou $(a_1 = b_1 \text{ et } a_0 > b_0)$

$A = B$ si $(a_1 = b_1)$ et $(a_0 = b_0)$

$A < B$ si $(a_1 < b_1)$ ou $(a_1 = b_1 \text{ et } a_0 < b_0)$

□ Remarque: En général, pour comparer deux nombres à n bits, il faut utiliser n comparateurs à 1 seul bit.

a_1	a_0	b_1	b_0	fs	fe	fi
0	0	0	0	0	1	0
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	0	1	0
1	0	1	1	0	0	1
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	0	1	0

Comparateurs

60

□ Comparateur de deux nombres à 2 bit:

Expression logiques de sorties :

$$\begin{aligned}fs &= \overline{a_1} \cdot a_0 \cdot \overline{b_1} \cdot \overline{b_0} + a_1 \cdot \overline{a_0} \cdot \overline{b_1} \cdot b_0 + a_1 \cdot \overline{a_0} \cdot b_1 \cdot \overline{b_0} + \\& a_1 \cdot a_0 \cdot \overline{b_1} \cdot b_0 + a_1 \cdot a_0 \cdot b_1 \cdot \overline{b_0} + a_1 \cdot a_0 \cdot b_1 \cdot b_0 \\&= a_0 \cdot \overline{b_0} \cdot (\overline{a_1} \cdot \overline{b_1} + a_1 \cdot b_1) + a_1 \cdot \overline{a_0} \cdot \overline{b_1} \cdot (\overline{b_0} + b_0) + \\& a_1 \cdot a_0 \cdot \overline{b_1} \cdot (\overline{b_0} + b_0) \\&= a_0 \cdot \overline{b_0} \cdot (\overline{a_1 \oplus b_1}) + a_1 \cdot \overline{b_1} \cdot (\overline{a_0} + a_0)\end{aligned}$$

$$fs = a_0 \cdot \overline{b_0} \cdot (\overline{a_1 \oplus b_1}) + a_1 \cdot \overline{b_1}$$

Comparateurs

61

□ Comparateur de deux nombres à 2 bit:

Expression logiques de sorties :

$$\begin{aligned} fe &= \overline{a_1} \cdot \overline{a_0} \cdot \overline{b_1} \cdot \overline{b_0} + \overline{a_1} \cdot a_0 \cdot \overline{b_1} \cdot b_0 + a_1 \cdot \overline{a_0} \cdot b_1 \cdot \overline{b_0} + a_1 \cdot a_0 \cdot b_1 \cdot b_0 \\ &= \overline{a_1} \cdot \overline{b_1} \cdot (\overline{a_0} \cdot \overline{b_0} + a_0 \cdot b_0) + a_1 \cdot b_1 \cdot (\overline{a_0} \cdot \overline{b_0} + a_0 \cdot b_0) \\ &= \overline{a_1} \cdot \overline{b_1} \cdot (\overline{a_0 \oplus b_0}) + a_1 \cdot b_1 \cdot (\overline{a_0 \oplus b_0}) \\ &= (\overline{a_0 \oplus b_0}) \cdot (\overline{a_1} \cdot \overline{b_1} + a_1 \cdot b_1) \end{aligned}$$

$$fe = (\overline{a_0 \oplus b_0}) \cdot (\overline{a_1 \oplus b_1})$$

Comparateurs

62

□ Comparateur de deux nombres à 2 bit:

Expression logiques de sorties :

$$\begin{aligned} fi &= \overline{a_1} \cdot \overline{a_0} \cdot \overline{b_1} \cdot b_0 + \overline{a_1} \cdot \overline{a_0} \cdot b_1 \cdot \overline{b_0} + \overline{a_1} \cdot \overline{a_0} \cdot b_1 \cdot b_0 + \overline{a_1} \cdot a_0 \cdot b_1 \cdot \overline{b_0} \\ &+ \overline{a_1} \cdot a_0 \cdot b_1 \cdot b_0 + a_1 \cdot \overline{a_0} \cdot b_1 \cdot b_0 \\ &= \overline{a_1} \cdot \overline{a_0} \cdot \overline{b_1} \cdot b_0 + \overline{a_1} \cdot \overline{a_0} \cdot b_1 \cdot (\overline{b_0} + b_0) + \overline{a_1} \cdot a_0 \cdot b_1 \cdot (\overline{b_0} + b_0) + \\ &+ \overline{a_1} \cdot a_0 \cdot b_1 \cdot b_0 \\ &= \overline{a_0} \cdot b_0 (\overline{a_1} \cdot \overline{b_1} + a_1 \cdot b_1) + \overline{a_1} \cdot \overline{a_0} \cdot b_1 + \overline{a_1} \cdot a_0 \cdot b_1 \\ &= \overline{a_0} \cdot b_0 \cdot (\overline{a_1 \oplus b_1}) + \overline{a_1} \cdot b_1 \cdot (\overline{a_0} + a_0) \end{aligned}$$

$$fi = \overline{a_0} \cdot b_0 \cdot (\overline{a_1 \oplus b_1}) + \overline{a_1} \cdot b_1$$

Circuits Combinatoires

Arithmétique
et logique

Aiguillage et
transmission
de données

Conversion de
codes

Additionneurs

Soustracteurs

Comparateurs

etc

Multiplexeurs

Démultiplexeurs

Codeurs

Décodeurs

Transcodeurs

etc

**Classification
des circuits
combinatoires**

Circuits d'aiguillage et transmission de données

64

□ C'est un groupe de circuits permettant d'aiguiller les informations (données) binaires à travers des lignes électriques (souvent appelé BUS) d'une source (une petite mémoire appelée registre ou des capteurs, interrupteurs ou boutons poussoirs) vers une destination (registre ou un afficheur par exemple).

Circuits d'aiguillage et transmission de données

65

- Nous allons détailler les circuits d'aiguillage et transmission suivants :
 - Codeurs.
 - Décodeurs
 - Multiplexeurs.
 - démultiplexeurs.

Codeurs (Encodeur)

66

- Le codeur (ou encodeur) possède **2^N entrées**, dont une seule est activée et **N sorties**.
- Le principe de fonctionnement d'un codeur est le suivant : lorsqu'une entrée est activée, les sorties affichent le code binaire équivalent au numéro de l'entrée activée.





Schéma fonctionnel d'un codeur

Codeurs (Encodeur)

67

Exemple d'un codeur 4 voies d'entrées et 2 bits de sortie :

□ **Schéma fonctionnel :**



Codeurs (Encodeur)

68

Exemple d'un codeur 4 voies d'entrées et 2 bits de sortie :

□ **Table de vérité :**

ENTREES				SORTIE	
Codage 1 parmi 2^n				Nombre binaire de n bits	
A_3	A_2	A_1	A_0	S_1	S_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

Codeurs (Encodeur)

69


Exemple d'un codeur 4 voies d'entrées et 2 bits de sortie :

□ Equations logiques de sortie :

$S_1 = 1$ si $(A_2 = 1)$ ou $(A_3 = 1)$; $S_1 = A_2 + A_3$

$S_0 = 1$ si $(A_1 = 1)$ ou $(A_3 = 1)$; $S_0 = A_1 + A_3$

□ Logigramme :



Codeurs (Encodeur)

70

- Par contre, si plusieurs entrées sont actives simultanément la sortie peut prendre une valeur mal définie (sans signification). Par exemple, si les deux lignes A_1 et A_2 sont dans l'état 1 (frappe simultanée des deux touches) .
- Pour éviter ce problème on utilise un **encodeur prioritaire**.

Codeurs de priorité

71

- Pour un codeur (encodeur) **prioritaire** si plusieurs lignes d'entrées sont activés simultanément il génère un code binaire correspondant à une **seule** parmi celle-ci.
- La règle est de mettre en sortie le code correspondant à la ligne d'entrée d'indice le plus **élevé**.

Codeurs de priorité

72

- **Codeur prioritaire 4 : 2**
- La table de vérité :

D_3	D_2	D_1	D_0	Y_1	Y_0	V
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	x	0	1	1
0	1	x	x	1	0	1
1	x	x	x	1	1	1

où x représente un état sans importance. Pour un mot d'entrée, le bit actif avec le poids le plus élevé est prioritaire

Codeurs de priorité

73

- **Codeur prioritaire 4 : 2**
- Les tables de Karnaugh sont construites en supposant que chaque état indifférent peut prendre le niveau logique 0 ou le niveau logique 1.

$D_3 D_2$		D_3			
$D_1 D_0$		00	01	11	10
D_1	00	0	1	1	1
	01	0	1	1	1
	11	0	1	1	1
	10	0	1	1	1
		D_2			

$Y_1 = D_3 + D_2$

Codeurs de priorité

74

□ Codeur prioritaire 4 : 2


$D_3 D_2 \backslash D_1 D_0$		D_3			
		00	01	11	10
$D_1 D_0$	00	0	0	1	1
	01	0	0	1	1
	11	1	0	1	1
	10	1	0	1	1
		D_2		D_0	

$$Y_0 = D_3 + \overline{D_2} D_1$$

Codeurs de priorité

75

□ Codeur prioritaire 4 : 2



Codeurs de priorité

76

□ Codeur prioritaire 4 : 2

Les équations logiques résultantes peuvent être écrites comme suit:

$$Y_1 = D_3 + D_2$$

$$Y_0 = D_3 + \overline{D_2} \cdot D_1$$

$$V = D_3 + D_2 + D_1 + D_0$$

Codeurs de priorité

77

- **Codeur prioritaire 4 : 2**
- **Le logigramme**

