

# CHAPITRE 2 : CIRCUITS COMBINATOIRES

# Introduction

2

- Les machines numériques modernes (ordinateurs, tablettes, smartphones, etc.) sont constituées de deux types de circuits :
  - Combinatoires
  - Séquentiels

# Introduction


3

- **Circuit logique combinatoire** est un circuit numérique dont les sorties ne dépendent que de l'état logique de ses entrées.
- **Circuit logique séquentiel** est un circuit numérique dont les sorties dépendent de l'état logique de ses entrées, ainsi que de l'état actuel de ce circuit.

# Circuit combinatoire

4

- Un circuit combinatoire est constitué d'éléments logiques élémentaires appelés portes logiques, elle reçoivent des signaux appliqués en entrée et produisent des signaux en sortie.



**Symbole logique d'un circuit combinatoire**

# Synthèse d'un circuit combinatoire

5

- Dans ce chapitre, nous nous intéressons principalement à la **synthèse des circuits logiques** combinatoires de base (les additionneurs, les décodeurs, les multiplexeurs, etc.), à partir desquels on peut concevoir d'autres circuits plus complexes.
- La synthèse d'un circuit combinatoire consiste tout simplement à réaliser ce circuit à partir de l'énoncé ou d'un cahier des charges décrivant les fonctions ou le rôle que le circuit doit remplir.

# Synthèse d'un circuit combinatoire

6

- Il s'agit donc de déterminer le logigramme associé aux fonctions logiques constituant le circuit en connaissant la définition de chacune de ces fonctions.

# Synthèse d'un circuit combinatoire

7

- Voici les étapes à suivre pour réaliser la synthèse d'un circuit logique combinatoire :
- 1. **Déterminer les entrées et les sorties du circuit** à partir de la description du problème (c'est l'étape la plus importante, il faut bien comprendre l'énoncé du problème afin de déterminer correctement le nombre de variables d'entrée et de variables de sortie du circuit à réaliser).

# Synthèse d'un circuit combinatoire

8

2. Etablir la **table de vérité** des différentes sorties en fonction des entrées.
3. Etablir les **équations logiques**.
4. **Simplifier les équations** de chacune des fonctions logiques.
5. **Etablir le logigramme** (c.à.d. le circuit logique).



# Synthèse d'un circuit combinatoire

9

## **Exemple :** (Circuit 2/3)

Etablissons le logigramme d'un circuit logique comportant 3 entrées et 1 sortie, celle-ci étant à l'état 1 si au moins 2 des trois entrées sont à l'état 1.

# Synthèse d'un circuit combinatoire

10

**Exemple :** (Circuit 2/3)

□ Table de vérité :

<i>a</i>	<i>b</i>	<i>c</i>	<i>f(a, b, c)</i>
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

□ Expression logique .

$$f(a, b, c) = \bar{a}.b.c + a.\bar{b}.c + a.b.\bar{c} + a.b.c$$

# Synthèse d'un circuit combinatoire

11

**Exemple :** (Circuit 2/3)

□ Simplification:

<b>c \ ab</b>	<b>00</b>	<b>01</b>	<b>11</b>	<b>10</b>
<b>0</b>	0	0	1	0
<b>1</b>	0	1	1	1

$b.c$   $a.b$   $a.c$

□ Expression logique :


$$f(a, b, c) = a.b + a.c + b.c$$

# Synthèse d'un circuit combinatoire

12

**Exemple :** (Circuit 2/3)

□ Logigramme :



# Analyse d'un circuit combinatoire


13

- Pour analyser un circuit combinatoire, on suit les étapes suivantes :
  1. Déterminer les **expressions logiques** des variables de sortie en fonction des valeurs de ses entrées.
  2. Dresser la **table de vérité** du circuit.
  3. Dédire par un énoncé décrivant le **rôle du circuit**.

# Analyse d'un circuit combinatoire

14

**Exemple** : Analyser le circuit logique suivant :



# Analyse d'un circuit combinatoire

15

## Exemple :

- Expression logique :  $f(a, b, c) = \bar{a} + a.c + \bar{b}.\bar{c} + b.\bar{c}$
- Table de vérité :
- Le rôle du circuit est de produire la constante 1.

a	b	c	f (a,b,c)
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

# Classification des circuits combinatoires

16

Dans un ordinateur, nous pouvons distinguer trois différentes classes de circuits logiques combinatoires :

- Les circuits de calcul **arithmétiques et logiques.**
- Les circuits **d'aiguillage et de transmission de données.**
- Les circuits **de conversion de codes.**



# Circuits Combinatoires

Arithmétique  
et logique

Aiguillage et  
transmission  
de données

Conversion de  
codes

Additionneurs

Soustracteurs

Comparateurs

etc

Multiplexeurs

Démultiplexeurs

Codeurs

Décodeurs

Transcodeurs

etc

**Classification  
des circuits  
combinatoires**

# Circuits arithmétiques et logiques

18

- Les circuits arithmétiques et logiques combinatoires permettant d'effectuer des calculs arithmétiques (addition, soustraction, multiplication) sur des entiers ou des nombre en virgule flottantes et des opérations logiques comme des négations, des ET, des OU ou des OU Exclusifs.
- On les trouve le plus souvent dans les unité de calculs des ordinateur communément appelées ALU (arithmetic logic unit) en anglais.

# Circuits arithmétiques et logiques

19

- Nous allons détailler les circuits arithmétiques et logiques suivants :
  - Additionneur.
  - Soustracteurs.
  - Comparateurs.

# Additionneurs

20

- Additionneurs :
  - **Demi additionneur** : 2 entrées sur 1 bit, deux sorties sur 1 bit.
  - **Additionneur complet** : 3 entrées sur 1 bit, deux sorties sur 1 bit.
  - **Additionneur sur n bits.**

# Additionneurs

21

## □ Demi additionneur:

Rappelons les règles d'addition binaire :


<i>Entrées</i>		<i>Sorties</i>	
<i>A</i>	<i>B</i>	<i>Somme (S)</i>	<i>Retenue (R<sub>so</sub>r)</i>
<i>0 + 0</i>		<i>0</i>	<i>0</i>
<i>0 + 1</i>		<i>1</i>	<i>0</i>
<i>1 + 0</i>		<i>1</i>	<i>0</i>
<i>1 + 1</i>		<i>0</i>	<i>1</i>

# Additionneurs

22

## □ Demi additionneur :

Ces opérations s'effectuent par un circuit logique appelé un **demi-additionneur**, qu'on note DA. Un DA est symbolisé par le symbole logique suivant :



Symbole logique d'un DA

# Additionneurs

23


## □ Demi additionneur :

- Expressions logiques

$$S = A \oplus B$$

$$R_{sor} = A \cdot B$$

- Logigramme



Demi-Additionneur

# Additionneurs

24

## □ Additionneur complet :

L'additionneur complet (noté AC) est un circuit combinatoire qui permet de réaliser la somme sur un bit de deux nombre A et B tout en tenant en compte la retenue précédente  $R_{en}$ . Ce circuit contient donc trois entrées A, B et  $R_{en}$  et génère deux sorties : S qui représente la somme de A et B et  $R_{en}$  sur un bit et  $R_{sor}$  qui représente la retenue.




# Additionneurs

25

## □ Additionneur complet :

le symbole logique d'un AC est donné par le schéma suivant :



Symbole logique d'un AC

# Additionneurs

26

## □ Additionneur complet :

Table de vérité

$A$	$B$	$R_{en}$	$S$	$R_{sor}$
$0$	$0$	$0$	$0$	$0$
$0$	$0$	$1$	$1$	$0$
$0$	$1$	$0$	$1$	$0$
$0$	$1$	$1$	$0$	$1$
$1$	$0$	$0$	$1$	$0$
$1$	$0$	$1$	$0$	$1$
$1$	$1$	$0$	$0$	$1$
$1$	$1$	$1$	$1$	$1$

# Additionneurs

27

## □ Additionneur complet :

Expressions logiques :

$$S = \bar{A} \cdot \bar{B} \cdot R_{en} + \underbrace{\bar{A} \cdot B \cdot \overline{R_{en}}} + \underbrace{A \cdot \bar{B} \cdot \overline{R_{en}}} + A \cdot B \cdot R_{en}$$

$$= \underbrace{\bar{A} \cdot \bar{B} \cdot R_{en}} + R_{en} \cdot (\bar{A} \cdot B + A \cdot \bar{B}) + \underbrace{A \cdot B \cdot R_{en}}$$

$$= R_{en} \cdot (\bar{A} \cdot \bar{B} + A \cdot B) + R_{en} \cdot (\bar{A} \cdot B + A \cdot \bar{B})$$

$$= R_{en} \cdot (\overline{A \oplus B}) + R_{en} \cdot (A \oplus B)$$

$$S = R_{en} \oplus (A \oplus B)$$

# Additionneurs

28

## □ Additionneur complet :

Expressions logiques :

$$R_{sor} = \bar{A}.B.R_{en} + A.\bar{B}.R_{en} + A.B.\overline{R_{en}} + A.B.R_{en}$$
$$R_{sor} = \underbrace{\bar{A}.B.R_{en}} + \underbrace{A.\bar{B}.R_{en}} + \underbrace{A.B.\overline{R_{en}}}_{\text{blue}} + \underbrace{A.B.R_{en}}_{\text{blue}}$$

$$R_{sor} = R_{en}.(\bar{A}.B + A.\bar{B}) + A.B.(\overline{R_{en}} + R_{en})$$

$$R_{sor} = R_{en}(A \oplus B) + A.B$$

# Additionneurs


29

## □ Additionneur complet :

Expressions logiques :

$$S = R_{en} \oplus (A \oplus B)$$
$$R_{sor} = R_{en} (A \oplus B) + A \cdot B$$

Logigramme :



Additionneur complet

# Additionneurs

30

## □ Réalisation d'un additionneur complet à l'aide de deux demi-additionneurs :

Nous avons déjà vu que les sorties d'un AC s'écrivent comme suit :

$$S = R_{en} \oplus (A \oplus B)$$

$$R_{sor} = R_{en} (A \oplus B) + A \cdot B$$

Et les sorties des demi-additionneurs s'écrivent comme suit :

$$S_{DA} = A \oplus B$$

$$R_{DA} = A \cdot B$$


# Additionneurs

31

## □ Réalisation d'un additionneur complet à l'aide de deux demi-additionneurs :

L'additionneur complet est réalisé donc à partir de deux demi-additionneurs : le premier réalise l'addition des deux nombres

A et B et le deuxième réalise l'addition des deux nombre A et E



# Additionneurs

32

## □ Additionneur sur $n$ bits :

Sachant qu'un additionneur complet ne peut traiter que deux nombres de 1 bit et une retenue d'entrée ; pour additionner des nombres de plus d'un bit, il faut utiliser des additionneurs complets supplémentaires.

Un additionneur parallèle à  $n$  bits est le branchement en cascade de  $n$  additionneurs complets, où la sortie de retenue de chaque additionneur est connectée à l'entrée de retenue de l'additionneur du bit de rang plus élevé suivant.



# Additionneurs

33

## □ Additionneur sur n bits :

L'analyse de ce problème nous apprend que nous avons  $2^n$  entrées et  $n+1$  sorties au moins.

Maintenant essayons de comprendre le lien entre les sorties et les entrées. Ce lien est déduit, bien évidemment des règles d'addition que nous avons déjà vue dans le chapitre sur les systèmes de numération que voici :

$$0 + 0 = 0 ,$$

$$1 + 0 = 1 ,$$

$$0 + 1 = 1 ,$$


$$1 + 1 = 0 \text{ et on retient } 1, \text{ soit } 10$$

# Additionneurs

34

## □ Additionneur sur $n$ bits :

Ces règles sont applicables pour chaque niveau des bits des deux nombres  $A$  et  $B$ . Ainsi le calcul se fait en allant du bit de poids faible vers le bits de poids fort.




# Additionneurs

35

## □ Additionneur sur n bits :

**Exemple :** additionneur parallèle à 4 bits

Soit à additionner les nombres binaires :  $A = A_4 A_3 A_2 A_1$  et  $B = B_4 B_3 B_2 B_1$



Additionneur parallèle à 4 bits

# Additionneurs

36

## □ Additionneur sur $n$ bits :

### Remarque :

Notez qu'on peut utiliser un DA pour la position de poids le plus faible, ou relier l'entrée de retenue d'un AC à la masse (0), puisqu'il n'y a pas d'entrée de retenue pour la position de bit de poids le plus faible.

# Additionneurs

37

## □ L'Additionneur / Soustracteur (en complément à deux)


Concevoir un circuit qui permet de faire la soustraction en utilisant un additionneur de deux nombres binaires A et B de 4 bit. On rappelle que dans la représentation en complément à 2,

$$A - B = A + \bar{B} + 1$$

# Additionneurs

38

□ L'Additionneur/ Soustracteur (en complément à deux)



# Soustracteurs

39

- **Demi soustracteur** : 2 entrées sur 1 bit deux sorties sur 1 bits.
- **Soustracteur complet** : 3 entrées sur 1 bit deux sorties sur 2 bits.
- **Soustracteur sur n bits.**

# Soustracteurs

40

## – Demi soustracteur :

C'est un circuit qui fait la soustraction de deux bits A et B de même poids, il ne tient pas compte d'un éventuel report provenant des bits de poids inférieurs. La table de vérité de ce circuit est la suivante :

A	B	D	R <sub>sor</sub>
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0



# Soustracteurs

41

## – Demi soustracteur :

Le symbole logique d'un demi soustracteur est comme suit :



**Symbole logique d'un DS**

# Soustracteurs

42


## – Demi soustracteur :

Expressions logiques :

$$D = A \oplus B$$

$$R_{sor} = \bar{A} \cdot B$$

Logigramme :



# Soustracteurs

43

## – Soustracteur complet :

C'est un circuit qui fait la soustraction de deux bits A et B de même poids plus le report de l'étape précédente  $R_{en}$


A	B	$R_{en}$	D	$R_{sor}$
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

# Soustracteurs

44

## – Soustracteur complet :

Le symbole logique d'un demi soustracteur est comme suit :



**Symbole logique d'un SC**

# Soustracteurs

45

## – Soustracteur complet :

Expression logique :

$$D = \bar{A} \cdot \bar{B} \cdot R_{en} + \underbrace{\bar{A} \cdot B \cdot \overline{R_{en}}} + \underbrace{A \cdot \bar{B} \cdot \overline{R_{en}}} + A \cdot B \cdot R_{en}$$

$$= \underbrace{\bar{A} \cdot \bar{B} \cdot R_{en}} + \overline{R_{en}} (\bar{A} \cdot B + A \cdot \bar{B}) + \underbrace{A \cdot B \cdot R_{en}}$$

$$= R_{en} \cdot (\bar{A} \cdot \bar{B} + A \cdot B) + \overline{R_{en}} \cdot (\bar{A} \cdot B + A \cdot \bar{B})$$

$$= R_{en} \cdot (\overline{A \oplus B}) + \overline{R_{en}} \cdot (A \oplus B)$$

$$D = R_{en} \oplus (A \oplus B)$$

# Soustracteurs

46

– **Soustracteur complet :**

Expression logique :

$$R_{sor} = \underbrace{\bar{A} \cdot \bar{B} \cdot R_{en}}_{\text{red}} + \underbrace{\bar{A} \cdot B \cdot \overline{R_{en}} + \bar{A} \cdot B \cdot R_{en}}_{\text{blue}} + \underbrace{A \cdot B \cdot R_{en}}_{\text{red}}$$

$$= R_{en} \cdot (\bar{A} \cdot \bar{B} + A \cdot B) + \bar{A} \cdot B \cdot (\overline{R_{en}} + R_{en})$$

$$R_{sor} = R_{en} \cdot (\overline{A \oplus B}) + \bar{A} \cdot B$$

# Soustracteurs

47


## – Soustracteur complet :

Expressions logiques

$$D = R_{en} \oplus (A \oplus B)$$

$$R_{sor} = R_{en} \cdot (\overline{A \oplus B}) + \bar{A} \cdot B$$


Logigramme



# Soustracteurs

48

- Réalisation d'un soustracteur complet à l'aide de deux demi-soustracteurs :



Logigramme d'un Soustracteur Complet



# Soustracteurs

49

## – Soustracteur sur $n$ bits :

Sachant qu'un soustracteur complet ne peut traiter que deux nombres de 1 bit et une retenue d'entrée ; pour soustraire des nombres de plus d'un bit, il faut utiliser des soustracteurs complets supplémentaires.


Un soustracteur parallèle à  $n$  bits est le branchement en cascade de  $n$  soustracteur complets ; où la sortie de retenue de chaque soustracteur est connectée à l'entrée de retenue du soustracteur du bit de rang plus élevé suivant.

# Soustracteurs

50

– **Soustracteur sur n bits :**

**Exemple :** soustracteurs parallèle à 4 bits. Soit à soustraire les nombres binaires :  $A = A_3 A_2 A_1 A_0$  et  $B = B_3 B_2 B_1 B_0$



**Remarque :** le premier soustracteur à droite peut être remplacé par un demi-soustracteur.

# Comparateurs

51

- Un comparateur logique est un circuit logique qui effectue la comparaison entre deux nombres binaires généralement notés A et B.
- IL possède 3 sorties possibles notées :
  - fe : égalité ( $A = B$  quand A est égal à B)
  - fs : supérieur ( $A > B$  quand A est strictement supérieur au nombre B)
  - fi : inférieur ( $A < B$  quand A est strictement inférieur au nombre B)

# Comparateurs

52

## □ Comparateur de deux nombres à 1 bit:

C'est la forme la plus simple des comparateurs.

- Il possède deux entrées (deux nombres sur 1 bit) :
  - A sur 1 bit
  - B sur 1 bit
- Et il possède trois sorties :
  - fe : égalité (**A = B**)
  - fs : supérieur (**A > B**)
  - fi : inférieur (**A < B**)

# Comparateurs

53

## □ Comparateur de deux nombres à 1 bit:

Le symbole logique d'un comparateur est le suivant :



**Symbole logique d'un comparateur  
à un bit**

# Comparateurs

54

- **Comparateur de deux nombres à 1 bit:**
  - Si  $A = B$ , la sortie  $A = B$  passe à l'état **1** tandis que les sorties  $A > B$  et  $A < B$  passent à l'état **0**.
  - Si le nombre  $A$  est strictement supérieur au nombre  $B$ , alors la sortie  $A > B$  passe à l'état **1** tandis que les sorties  $A = B$  et  $A < B$  passent à l'état **0**.
  - Si le nombre  $A$  est strictement inférieur au nombre  $B$ , seule la sortie  $A < B$  passe à l'état **1**.

# Comparateurs

55

## □ Comparateur de deux nombres à 1 bit:

Table de vérité :

A	B	fs	fe	fi
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

# Comparateurs

56

## □ Comparateur de deux nombres à 1 bit :


✓ Les expressions logiques :

$$fi = \bar{A}.B$$

$$fe = \bar{A}.\bar{B} + A.B = \overline{A \oplus B}$$

$$fs = A.\bar{B}$$

✓ Logigramme :





# Comparateurs

57

## □ Comparateur de deux nombres à 2 bit:

Il permet la comparaison entre deux chiffres binaires  $A(a_1a_0)$  et  $B(b_1b_0)$  chacun sur 2 bits.



**Symbole logique d'un comparateur  
à deux bit**

# Comparateurs

58

## □ Comparateur de deux nombres à 2 bit:

Le fonctionnement du comparateur à 2 bits peut être déduit de celui à 1 seul bit. Pour comparer deux nombres à 2 bits, il faut comparer les bits de même rang :

$A > B$  si  $(a_1 > b_1)$  ou  $(a_1 = b_1 \text{ et } a_0 > b_0)$

$A = B$  si  $(a_1 = b_1)$  et  $(a_0 = b_0)$

$A < B$  si  $(a_1 < b_1)$  ou  $(a_1 = b_1 \text{ et } a_0 < b_0)$

□ Remarque: En général, pour comparer deux nombres à  $n$  bits, il faut utiliser  $n$  comparateurs à 1 seul bit.

$a_1$	$a_0$	$b_1$	$b_0$	fs	fe	fi
0	0	0	0	0	1	0
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	0	1	0
1	0	1	1	0	0	1
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	0	1	0

# Comparateurs

60

□ Comparateur de deux nombres à 2 bit:

Expression logiques de sorties :

$$\begin{aligned} fs &= \overline{a_1} \cdot a_0 \cdot \overline{b_1} \cdot \overline{b_0} + a_1 \cdot \overline{a_0} \cdot \overline{b_1} \cdot b_0 + a_1 \cdot \overline{a_0} \cdot b_1 \cdot \overline{b_0} + \\ & a_1 \cdot a_0 \cdot \overline{b_1} \cdot b_0 + a_1 \cdot a_0 \cdot b_1 \cdot \overline{b_0} + a_1 \cdot a_0 \cdot b_1 \cdot b_0 \\ &= a_0 \cdot \overline{b_0} \cdot (\overline{a_1} \cdot \overline{b_1} + a_1 \cdot b_1) + a_1 \cdot \overline{a_0} \cdot \overline{b_1} \cdot (\overline{b_0} + b_0) + \\ & a_1 \cdot a_0 \cdot \overline{b_1} \cdot (\overline{b_0} + b_0) \\ &= a_0 \cdot \overline{b_0} \cdot (\overline{a_1 \oplus b_1}) + a_1 \cdot \overline{b_1} \cdot (\overline{a_0} + a_0) \end{aligned}$$

$$fs = a_0 \cdot \overline{b_0} \cdot (\overline{a_1 \oplus b_1}) + a_1 \cdot \overline{b_1}$$

# Comparateurs

61

□ Comparateur de deux nombres à 2 bit:

Expression logiques de sorties :

$$\begin{aligned} fe &= \overline{a_1} \cdot \overline{a_0} \cdot \overline{b_1} \cdot \overline{b_0} + \overline{a_1} \cdot a_0 \cdot \overline{b_1} \cdot b_0 + a_1 \cdot \overline{a_0} \cdot b_1 \cdot \overline{b_0} + a_1 \cdot a_0 \cdot b_1 \cdot b_0 \\ &= \overline{a_1} \cdot \overline{b_1} \cdot (\overline{a_0} \cdot \overline{b_0} + a_0 \cdot b_0) + a_1 \cdot b_1 \cdot (\overline{a_0} \cdot \overline{b_0} + a_0 \cdot b_0) \\ &= \overline{a_1} \cdot \overline{b_1} \cdot (\overline{a_0 \oplus b_0}) + a_1 \cdot b_1 \cdot (\overline{a_0 \oplus b_0}) \\ &= (\overline{a_0 \oplus b_0}) \cdot (\overline{a_1} \cdot \overline{b_1} + a_1 \cdot b_1) \end{aligned}$$

$$fe = (\overline{a_0 \oplus b_0}) \cdot (\overline{a_1 \oplus b_1})$$

# Comparateurs

62

□ Comparateur de deux nombres à 2 bit:

Expression logiques de sorties :

$$\begin{aligned} fi &= \overline{a_1} \cdot \overline{a_0} \cdot \overline{b_1} \cdot b_0 + \overline{a_1} \cdot \overline{a_0} \cdot b_1 \cdot \overline{b_0} + \overline{a_1} \cdot \overline{a_0} \cdot b_1 \cdot b_0 + \overline{a_1} \cdot a_0 \cdot b_1 \cdot \overline{b_0} \\ &+ \overline{a_1} \cdot a_0 \cdot b_1 \cdot b_0 + a_1 \cdot \overline{a_0} \cdot b_1 \cdot b_0 \\ &= \overline{a_1} \cdot \overline{a_0} \cdot \overline{b_1} \cdot b_0 + \overline{a_1} \cdot \overline{a_0} \cdot b_1 \cdot (\overline{b_0} + b_0) + \overline{a_1} \cdot a_0 \cdot b_1 \cdot (\overline{b_0} + b_0) + \\ &+ \overline{a_1} \cdot a_0 \cdot b_1 \cdot b_0 \\ &= \overline{a_0} \cdot b_0 (\overline{a_1} \cdot \overline{b_1} + a_1 \cdot b_1) + \overline{a_1} \cdot \overline{a_0} \cdot b_1 + \overline{a_1} \cdot a_0 \cdot b_1 \\ &= \overline{a_0} \cdot b_0 \cdot (\overline{a_1 \oplus b_1}) + \overline{a_1} \cdot b_1 \cdot (\overline{a_0} + a_0) \end{aligned}$$

$$fi = \overline{a_0} \cdot b_0 \cdot (\overline{a_1 \oplus b_1}) + \overline{a_1} \cdot b_1$$

# Circuits Combinatoires

Arithmétique  
et logique

Aiguillage et  
transmission  
de données

Conversion de  
codes

Additionneurs

Soustracteurs

Comparateurs

etc

Multiplexeurs

Démultiplexeurs

Codeurs

Décodeurs

Transcodeurs

etc

**Classification  
des circuits  
combinatoires**

# Circuits d'aiguillage et transmission de données

64

□ C'est un groupe de circuits permettant d'aiguiller les informations (données) binaires à travers des lignes électriques (souvent appelé BUS) d'une source (une petite mémoire appelée registre ou des capteurs, interrupteurs ou boutons poussoirs) vers une destination (registre ou un afficheur par exemple).



# Circuits d'aiguillage et transmission de données

65

- Nous allons détailler les circuits d'aiguillage et transmission suivants :
  - Codeurs.
  - Décodeurs
  - Multiplexeurs.
  - démultiplexeurs.

# Codeurs (Encodeur)

66

- Le codeur (ou encodeur) possède  **$2^N$  entrées**, dont une seule est activée et  **$N$  sorties**.
- Le principe de fonctionnement d'un codeur est le suivant : lorsqu'une entrée est activée, les sorties affichent le code binaire équivalent au numéro de l'entrée activée.





Schéma fonctionnel d'un codeur

# Codeurs (Encodeur)

67

**Exemple d'un codeur 4 voies d'entrées et 2 bits de sortie :**

□ **Schéma fonctionnel :**



# Codeurs (Encodeur)

68

Exemple d'un codeur 4 voies d'entrées et 2 bits de sortie :

□ Table de vérité :

ENTREES				SORTIE	
Codage 1 parmi $2^n$				Nombre binaire de n bits	
$A_3$	$A_2$	$A_1$	$A_0$	$S_1$	$S_0$
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

# Codeurs (Encodeur)

69


Exemple d'un codeur 4 voies d'entrées et 2 bits de sortie :

□ Equations logiques de sortie :

$S_1 = 1$  si  $(A_2 = 1)$  ou  $(A_3 = 1)$  ;  $S_1 = A_2 + A_3$

$S_0 = 1$  si  $(A_1 = 1)$  ou  $(A_3 = 1)$  ;  $S_0 = A_1 + A_3$

□ Logigramme :



# Codeurs (Encodeur)

70

- Par contre, si plusieurs entrées sont actives simultanément la sortie peut prendre une valeur mal définie (sans signification). Par exemple, si les deux lignes  $A_1$  et  $A_2$  sont dans l'état 1 (frappe simultanée des deux touches) .
- Pour éviter ce problème on utilise un **encodeur prioritaire**.

# Codeurs de priorité

71

- Pour un codeur (encodeur) **prioritaire** si plusieurs lignes d'entrées sont activés simultanément il génère un code binaire correspondant à une **seule** parmi celle-ci.
- La règle est de mettre en sortie le code correspondant à la ligne d'entrée d'indice le plus **élevé**.

# Codeurs de priorité

72

- **Codeur prioritaire 4 : 2**
- La table de vérité :

$D_3$	$D_2$	$D_1$	$D_0$	$Y_1$	$Y_0$	V
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	x	0	1	1
0	1	x	x	1	0	1
1	x	x	x	1	1	1

où x représente un état sans importance. Pour un mot d'entrée, le bit actif avec le poids le plus élevé est prioritaire



# Codeurs de priorité

73

- **Codeur prioritaire 4 : 2**
- Les tables de Karnaugh sont construites en supposant que chaque état indifférent peut prendre le niveau logique 0 ou le niveau logique 1.

Karnaugh map for a 4-to-2 priority encoder. The map is a 4x4 grid with inputs  $D_3, D_2, D_1, D_0$ . The output  $Y_1$  is shown as a sum of minterms:  $Y_1 = D_3 + D_2$ .

$D_1 D_0$		$D_3 D_2$			
		00	01	11	10
$D_1$	00	0	1	1	1
	01	0	1	1	1
	11	0	1	1	1
	10	0	1	1	1

The map shows the output  $Y_1$  for the priority encoder. The output is 1 for all input combinations where  $D_3 = 1$  or  $D_2 = 1$ . The output is 0 for all input combinations where  $D_3 = 0$  and  $D_2 = 0$ .

The output  $Y_1$  is shown as a sum of minterms:  $Y_1 = D_3 + D_2$ .

# Codeurs de priorité

74

## □ Codeur prioritaire 4 : 2


$D_3 D_2 \backslash D_1 D_0$		$D_3$			
		00	01	11	10
$D_1$	00	0	0	1	1
	01	0	0	1	1
	11	1	0	1	1
	10	1	0	1	1
		$D_2$			

$$Y_0 = D_3 + \overline{D_2} D_1$$

# Codeurs de priorité

75

## □ Codeur prioritaire 4 : 2



# Codeurs de priorité

76

## □ Codeur prioritaire 4 : 2

Les équations logiques résultantes peuvent être écrites comme suit:

$$Y_1 = D_3 + D_2$$


$$Y_0 = D_3 + \overline{D_2} \cdot D_1$$

$$V = D_3 + D_2 + D_1 + D_0$$

# Codeurs de priorité

77

- **Codeur prioritaire 4 : 2**
- **Le logigramme**



## Application des codeurs :

- Claviers des calculatrices, télécommandes, ordinateurs : ou il transforme une touche appuyée du clavier en code binaire équivalent (code ASCII en cas de clavier d'ordinateurs).
- Matérialisation de divers circuits logiques

# Décodeurs

79

□ Le décodeur réalise la fonction inverse d'un codeur. Il active une sortie particulière lorsqu'on lui présente une combinaison donnée de bits en entrée. Un ensemble de  $n$  bits en **entrée** fournissent  $2^n$  combinaisons possibles en **sortie**





Schéma fonctionnel de décodeur

# Décodeurs

80

- ❑ Exemple Décodeur 2 parmi 4 :
- ❑ Schéma fonctionnel





# Décodeurs

81

- Exemple Décodeur 2 parmi 4 :
- Table de vérité

A	B	S0	S1	S2	S3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

$$S0 = \bar{A} \cdot \bar{B}$$

$$S1 = \bar{A} \cdot B$$


$$S2 = A \cdot \bar{B}$$

$$S3 = A \cdot B$$

# Décodeurs

82

- Exemple Décodeur 2 parmi 4 :
- Logigramme :




# Multiplexeurs

83

- Un **multiplexeur** (abréviation **MUX**) est un circuit logique qui permet de commuter les données présentes à l'une de ses entrées vers sa sortie unique. Ainsi, il a généralement  $2^n$  entrées de données,  $n$  lignes de sélection et une sortie.
- Un **multiplexeur** permet de concentrer sur une même voie de transmission différents types de liaisons (informatique, télécopie, téléphonie, télétext) en sélectionnant une entrée parmi  $N$ .

# Multiplexeurs

84



**Multiplexeur  $2^N$  vers 1**

# Multiplexeurs

85

□ Table de vérité :

<b>C<sub>n</sub></b>	<b>C<sub>2</sub></b>	<b>C<sub>1</sub></b>	<b>S</b>
<b>0</b>	<b>0</b>	<b>0</b>	E0
<b>0</b>	<b>0</b>	<b>1</b>	E1
<b>0</b>	<b>1</b>	<b>0</b>	E2
<b>0</b>	<b>1</b>	<b>1</b>	E3
<b>1</b>	<b>1</b>	<b>1</b>	E <sub>n</sub>

# Multiplexeurs

86

## Applications de multiplexeurs :

- ❑ **Mémoire d'ordinateur** : en informatique, l'énorme quantité de mémoire est mise en œuvre au moyen de **multiplexeurs**. Il présente également l'avantage de réduire le nombre de lignes de cuivre utilisées pour la connexion de la mémoire à d'autres parties de l'ordinateur.
- ❑ **Réalisation de fonctions logiques** : toute fonction logique de  $N$  variables est réalisable avec un multiplexeur de  $2^N$  vers 1.

# Multiplexeurs

87

## **Multiplexeur 2 à 1 (MUX 2 :1)**


Un multiplexeur 2 à 1 (ou un multiplexeur 2 : 1) est un circuit logique qui est formé de 2 entrées E0 et E1 qui sont transmises selon le choix indiqué par les sorties de sélection C0.

# Multiplexeurs

88

## Multiplexeur 2 à 1 (MUX 2 : 1)

Un multiplexeur 2 à 1 (ou un multiplexeur 2 : 1) peut être implémenté comme le montre la figure suivante :





# Multiplexeurs

89

## Multiplexeur 2 à 1 (MUX 2 :1) :

### Comment fonctionne un MUX 2:1:

- La fonction MUX 2:1 : est comme la fonction de commutateur avec deux positions de sorte que lorsque nous mettons l'état 0 à l'entrée de sélection  $C0$ , la sortie  $V$  est associée à la première entrée  $E0$ , et lorsque nous définissons l'état 1, la sortie  $V$  est liée à la deuxième entrée  $E1$ .

# Multiplexeurs

90

## Multiplexeur 2 à 1 (MUX 2 :1) :

### □ Table de vérité

C0	V
0	E0
1	E1


$$V = \overline{C0}.E0$$


$$V = C0.E1$$

### □ Equation de MUX 2:1


$$V = \overline{C0}.E0 + C0.E1$$

# Multiplexeurs

91

**Multiplexeur 2 à 1 (MUX 2 :1) :**

**Schéma logique MUX 2:1:**



# Multiplexeurs

92


## **Multiplexeur 4 à 1 (MUX 4 :1) :**

Ce multiplexeur possède 2 lignes de sélection des données, puisqu'il est possible de sélectionner l'une ou l'autre des 4 lignes d'entrées de données avec seulement 2 bits.

# Multiplexeurs

93

## Multiplexeur 4 à 1 (MUX 4 :1) :



# Multiplexeurs

95

## Multiplexeur 4 à 1 (MUX 4 :1) :

□ Table de vérité :

C1	C0		S
0	0		E0
0	1		E1
1	0		E2
1	1		E3

□ Expression logique :

$$S = \overline{C1}.\overline{C0}.(E0) + \overline{C1}.C0.(E1) + C1.\overline{C0}.(E2) + C1.C0.(E3)$$

Activer windows

Accédez aux paramètres de l'ordinateur  
activer Windows.

# Multiplexeurs

94

## Multiplexeur 4 à 1 (MUX 4 :1) :


- La sortie des données est égale à E0 SSI C1=0 et C0=0 :  $S = E0.\overline{C1}.\overline{C0}$
- La sortie des données est égale à E1 SSI C1=0 et C0=1 :  $S = E1.\overline{C1}.C0$
- La sortie des données est égale à E2 SSI C1=1 et C0=0 :  $S = E2.C1.\overline{C0}$
- La sortie des données est égale à E3 SSI C1=1 et C0=1 :  $S = E3.C1.C0$

# Multiplexeurs

96

## Multiplexeur 4 à 1 (MUX 4 :1) :

### Logigramme





# Multiplexeurs

97

## **Multiplexeur 8 à 1 (MUX 8 :1) :**


Le multiplexeur 8:1 ne diffère pas du multiplexeur 4:1 et 2:1 sauf par le nombre d'entrées et par conséquent le nombre de sélection des données.

Le multiplexeur 8:1 se compose de huit entrées et d'une seule sortie en plus des trois entrées pour l'entrée de sélection et entrée d'activation.

# Multiplexeurs

98

## Multiplexeur 8 à 1 (MUX 8 :1) :



# Multiplexeurs

99

**Multiplexeur 8 à 1 (MUX 8 :1) :**

**Table de vérité :**

<b>C2</b>	<b>C1</b>	<b>C0</b>		<b>S</b>
<b>0</b>	<b>0</b>	<b>0</b>		<b>E0</b>
<b>0</b>	<b>0</b>	<b>1</b>		<b>E1</b>
<b>0</b>	<b>1</b>	<b>0</b>		<b>E2</b>
<b>0</b>	<b>1</b>	<b>1</b>		<b>E3</b>
<b>1</b>	<b>0</b>	<b>0</b>		<b>E4</b>
<b>1</b>	<b>0</b>	<b>1</b>		<b>E5</b>
<b>1</b>	<b>1</b>	<b>0</b>		<b>E6</b>
<b>1</b>	<b>1</b>	<b>1</b>		<b>E7</b>

# Multiplexeurs

100

**Multiplexeur 8 à 1 (MUX 8 :1) :**

**Expression logique :**

$$S = \overline{C_2}.\overline{C_1}.\overline{C_0}.(E_0) + \overline{C_2}.\overline{C_1}.C_0(E_1) + \overline{C_2}.C_1.\overline{C_0}(E_2) + \overline{C_2}.C_1.C_0(E_3) + \\ C_2.\overline{C_1}.\overline{C_0}(E_4) + C_2.\overline{C_1}.C_0(E_5) + C_2.C_1.\overline{C_0}(E_6) + C_2.C_1.C_0(E_7)$$

# Multiplexeurs

101

## Multiplexeur 8 à 1 (MUX 8 :1) :

### Exemple 1 : Générateurs de fonctions logiques :

Considérons la table de vérité suivante :

A2	A1	A0	F(A2 , A1, A0)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

→ 001

→ 011

→ 101  
→ 110

# Multiplexeurs

102

## **Multiplexeur 8 à 1 (MUX 8 :1) :**

### **Exemple 1 : Générateurs de fonctions logiques :**


La table de vérité montre que  $f$  vaut 1 pour les combinaisons : 001, 011, 101 et 110,  $f$  vaut 0 pour toutes les autres combinaisons. Afin de mettre en œuvre cette fonction avec un sélecteur de données, l'entrée sélectionnée pour chacune des combinaisons précédentes doit être connecté à un niveau haut. Toutes les autres seront connectés à un niveau bas.

# Multiplexeurs

103

**Multiplexeur 8 à 1 (MUX 8 :1) :**

**Exemple 1 : Générateurs de fonctions logiques :**



# Multiplexeurs

104

**Exemple 2** : Soit la fonction logique  $f$  définie par sa table de Karnaugh suivante :

<b>c \ ab</b>	<b>00</b>	<b>01</b>	<b>11</b>	<b>10</b>
<b>0</b>	0	0	1	1
<b>1</b>	0	1	1	0

1. Réalisez la fonction  $f$  par un MUX 8 :1
2. Réalisez la fonction  $f$  par un MUX 4 :1




# Multiplexeurs

105

## Exemple 2 :

1. Réalisez la fonction  $f$  par un MUX 8 : 1




# Multiplexeurs

106

## Exemple 2 :

2. Réalisez la fonction  $f$  par un MUX 4 :1



# Multiplexeurs

107

**Exemple 3** : Soit la fonction logique  $f$  définie par sa table de Karnaugh suivante :


<div>ab cd</div>	00	01	11	10
00	0	1	0	1
01	1	1	0	1
11	1	0	0	1
10	0	1	1	1

Réalisez la fonction  $f$  par un MUX 8 :1

# Multiplexeurs

108

## Exemple 3 :



# Démultiplexeurs

109


Le démultiplexeur joue le rôle inverse d'un multiplexeurs, il permet de faire passer une information dans l'une des sorties selon les valeurs des entrées de commandes.

Il possède :

- une seule entrée
- $2^n$  sorties
- N entrées de sélection ( commandes)

# Démultiplexeurs

110



**Démultiplexeur 1 vers  $2^N$**

# Démultiplexeurs

111


Table de vérité :

Décimale	$C_n$	$C_2$	$C_1$	$S_{-0}$	$S_{-1}$		$S_{-2^{n-1}}$
0	0	0	0	E	0		0
1	0	0	1	0	E		0
2	0	1	0	0	0		0
3	0	1	1	0	0		0
							0
$2n-1$	1	1	1	0	0		E

# Démultiplexeurs

112

## Démultiplexeur 1 à 4 (DEMUX 1 :4) :





# Démultiplexeurs

113

## Démultiplexeur 1 à 4 (DEMUX 1 : 4) :

Table de vérité :

C1	C0		S3	S2	S1	S0
0	0		0	0	0	i
0	1		0	0	i	0
1	0		0	i	0	0
1	1		i	0	0	0

$$S0 = \overline{C1}.\overline{C0}.(I)$$

$$S1 = \overline{C1}.C0.(I)$$


$$S2 = C1.\overline{C0}.(I)$$

$$S3 = C1.C0.(I)$$

# Démultiplexeurs

114

## Démultiplexeur 1 vers 4 : Logigramme



# Démultiplexeurs

115

**Exemple :** Soit la fonction G représentée par la table de vérité suivante :


A	B	C	G
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

Représenter la fonction avec un démultiplexeur 1:8.

# Démultiplexeurs

116

Exemple :



# Circuits Combinatoires

Arithmétique  
et logique

Aiguillage et  
transmission  
de données

Conversion de  
codes

Additionneurs

Soustracteurs

Comparateurs

etc

Multiplexeurs

Démultiplexeurs

Codeurs

Décodeurs

etc

Transcodeurs

etc

**Classification  
des circuits  
combinatoires**

# Circuits de conversion de codes

64

- Les nombres sont habituellement codés sous une forme ou une autre afin de les représenter ou de les utiliser au besoin. Par exemple, un nombre 'sept' est codé en décimal à l'aide du symbole  $7_{10}$ .
- Ce nombre est affiché sur votre calculatrice en se servant du codage 7 segments, mais au sein de l'unité de calcul de votre calculatrice, ce même nombre est codé en général en complément à 2.

# Circuits de conversion de codes


64

- Bien que les ordinateurs numériques traitent tous des nombres binaires, il y a des situations où la représentation binaire naturelle des nombres n'est pas pratiques ce qui nécessite des codes plus appropriés.
- Cette situation fait cohabiter, dans une même machine, diverses codes pour représenter une même information. Des circuits de conversion d'un code vers un autres sont donc utiliser tels que le transcodeur que nous allons détailler.

# Transcodeurs

120

Un transcodeur transforme une information disponible en entrée sous forme donnée (généralement un code) en la même information, mais sous une autre forme (généralement un autre code).



**Schéma d'un transcodeur**



# Transcodeurs

121

Les deux plus importantes applications des transcodeurs sont :


- La conversion de code
- L'affichage par segment.

# Transcodeurs binaire Gray

122

Pour passer d'un code à un autre, on utilisera un convertisseur de code. A titre d'illustration nous allons étudier le transcodeur binaire Gray.

Cherchons le circuit d'un transcodeur qui permet de convertir le code binaire 2 bits par exemple en code Gray.



**Transcodeur binaire**

# Transcodeurs binaire Gray

123

Table de vérité :

ENTREES		SORTIES	
$B_1$	$B_0$	$G_1$	$G_0$
0	0	0	0
0	1	0	1
1	0	1	1
1	1	1	0

# Transcodeurs binaire Gray


124

## Equations de sorties

$$G_1 = B_1 \overline{B_0} + B_1 B_0 = B_1$$

$$G_0 = B_0 \overline{B_1} + B_1 \overline{B_0} = B_1 \oplus B_0$$

## Logigramme



# Transcodeurs BCD-7 segments


125

Un domaine d'application considérable des transcodeurs est celui de la conversion de données binaire en une forme se prêtant à un affichage numérique.

Les dix chiffres 0 à 9 sont affichés au moyen d'un dispositif appelé afficheur à 7 segment lumineux qui sont des diodes électroluminescentes (LED). Les variables A,B,C,D sont écrites en BCD les variables de sortie a,b,c,d,e,f,g correspondent à chacun des segments de l'afficheur.


# Transcodeurs BCD-7 segments

126



# Transcodeurs BCD-7 segments

127



# Transcodeurs BCD-7 segments

128

Table de vérité :

Dec	D	C	B	A	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1



# Transcodeurs BCD-7 segments

129

## Simplification

D	C	B	A	a
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1

AB \ CD	00	01	11	10
00	1	1	1	0
01	1	X	X	1
11	X	X	X	X
10	0	1	1	1

$$a = D + B + \bar{A}\bar{C} + AC$$

$$a = D + B + \overline{A \oplus C}$$

# Transcodeurs BCD-7 segments

130

## Simplification

D	C	B	A	b
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1

AB \ CD	00	01	11	10
00	1	1	1	1
01	1	X	X	1
11	X	X	X	X
10	1	0	1	0

$$b = \bar{C} + \bar{A}\bar{B} + AB$$

$$b = \bar{C} + \overline{A \oplus B}$$

# Transcodeurs BCD-7 segments

131

## Simplification

D	C	B	A	c
0	0	0	0	1
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1

AB \ CD	00	01	11	10
00	1	0	1	1
01	1	X	X	1
11	X	X	X	X
10	1	1	1	1

$$\bar{c} = \bar{A}B\bar{C}$$

$$c = \overline{\bar{A}B\bar{C}}$$

$$c = A + \bar{B} + C$$

# Transcodeurs BCD-7 segments

132

## Simplification

D	C	B	A	d
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1

AB \ CD	00	01	11	10
00	1	1	1	0
01	1	X	X	1
11	X	X	X	X
10	0	1	0	1

$$d = \bar{A}\bar{C} + B\bar{C} + D + A\bar{B}C + \bar{A}B$$



# Transcodeurs BCD-7 segments

133

## Simplification

D	C	B	A	e
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0

AB \ CD	00	01	11	10
00	1	1	0	0
01	1	X	X	0
11	X	X	X	X
10	0	1	0	0

$$e = \bar{A}\bar{C} + \bar{A}B$$

# Transcodeurs BCD-7 segments

134

## Simplification

D	C	B	A	f
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1

AB \ CD	00	01	11	10
00	1	0	0	0
01	1	X	X	1
11	X	X	X	X
10	1	1	0	1

$$f = D + \bar{A}\bar{B} + \bar{A}C + \bar{B}C$$

# Transcodeurs BCD 7 segments

135

## Simplification

D	C	B	A	g
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1

AB \ CD	00	01	11	10
00	0	1	1	0
01	1	X	X	1
11	X	X	X	X
10	1	1	0	1

$$g = D + B\bar{C} + \bar{A}C + \bar{B}C$$

$$g = D + \bar{A}C + B \oplus C$$

# Conclusion

136

Dans ce chapitre nous avons traité les points suivants :

- C'est quoi un circuit combinatoire.
- Synthèse d'un circuit combinatoire.
- Analyse d'un circuit combinatoire.
- Types des circuits combinatoires :
  1. Circuits arithmétiques et logiques :
    - ✓ Additionneurs ( Demi – Additionneur, Additionneur complet, Additionneurs à n bits).
    - ✓ Soustracteurs (demi-soustracteur, soustracteur complet, soustracteurs à n bits).
    - ✓ Compareurs (compareurs à 1 bit et à 2 bits).



# Conclusion

137

## 2. Circuits d'aiguillage et de transmission de données :

- ✓ Codeurs.
- ✓ Codeurs de priorités.
- ✓ Décodeurs.
- ✓ Multiplexeurs.
- ✓ Démultiplexeurs.

## 3. Circuits de conversion de codes :

- ✓ Transcodeurs.