Sistemes Operatius 2 (SO2)

David Soldevila 2018-2019 Q2

${\rm \acute{I}ndex}$

1	Intr	roducció	3
2		canismes d'integritat del Sistema Operatiu	4
	2.1	Nivells de privilegi	4
		Vector d'interrupcions	
	2.3	Excepcions hardware	4
	2.4	Syscall Table	4
	2.5	sysenter	4
	2.6	sysexit	4

1 Introducció

Treballarem amb x86 amb regs de 32 bits. Registres importants:

- \bullet EAX
- EBX
- \bullet ESI
- EDI
- ECX
- EBP
- EDX
- ESP

2 Mecanismes d'integritat del Sistema Operatiu

2.1 Nivells de privilegi

Fa que els usuaris no tinguin accés al hardware. Les instruccions privilagiades només poden ser executades per l'OS. Es necessaria suport de hardware.

2.2 Vector d'interrupcions

IDT: Interrupt Descriptor Table: 256 entrades

- 0 - 31: Exceptions - 32 - 47: Masked interrupts - 48 - 255: Software interrupts (Traps)

El tractament de la excepcio s'hauria de fer en una sola rutina.

2.3 Excepcions hardware

S'ha de notificar al controlador de interrupcions quan s'ha acabat de tractar, per tal de poder tractar mes interrupcions.

2.4 Syscall Table

Taula on hi ha totes les funcions (addrs) amb totes les syscalls. Si només es fa servir la IDT només es pot tenir 256 syscalls.

2.5 sysenter

Permet entrar de mode sistema sense fer tot el proces. Per fer-ho s'ha de definir:

- SYSENTER_CS_MSR
- SYSENTER_EIP_MSR
- SYSENTER_ESP_MSR

2.6 sysexit

Permet sortir de mode sistema sense fer tot el proces. Despres de restaurar tot.

- EDX \leftarrow EIP
- ECX \leftarrow ESP

3 Creació de fitxers executables

3.1 Compilar i montar

Un fitxer executable conte una header (informació necessaria per executar el programa, tipus de fitxer, punters als inicis de les seccions, etc.), dades inicialitzades, memoria necessaria per a la pila i dades no inicialitzades.

3.1.1 Carregador

Aquest programa llegiex un executable i carrega en memoria el codi i les daes i reserva espai en memoria per la pila i les dades no inicialitzades.

3.1.2 Espais de direccions

- Esai de direccions logiques del processador
- Espai de direccions logiques del proces
- Espai de direccions fisiques del proces

Espi logic direccions logiques del proces és l'espai que genera un processador quan estaa executant un proces son logiques. Per traduir les direccions fisiques a logiques es fa servir la MMU (Memory Management Unit).

3.1.3 MMU

La MMU de Intel Pentium per cada sement te una direccio base i una mida. I cada proces te UNA taula.

A la pràctica hi ha dos segments, un per usuari i l'altre per sistema.