DISEÑO HARDWARE CON VHDL

- ✓ Lenguaje de Descripción Hardware
- ✓ Descripción Hardware en VHDL
- ✓ Estructura de un Modelo VHDL
- √ Elementos Básicos de VHDL
- √ Ejemplo: Máquina de Estados Finita

Javier Resano, GAZ: Grupo de Arquitectura de Computadores



Departamento de Informática e Ingeniería de Sistemas

Universidad Zaragoza

Lenguaje de Descripción Hardware

- ¿Qué es HDL?
 - Lenguajes creados para el diseño de circuitos:
 - » Nivel de puerta (gate level).
 - » Nivel de comportamiento (behavioural level).
 - La estructura del lenguaje sugiere el diseño hardware.
- ¿Por qué usar HDL?
 - El diseño es mucho más rápido.
 - Permite simular antes de la implementación física.
 - Las herramientas de diseño se encargan de los pasos automatizables.

No es lo mismo describir **hardware** que programar **software**

Lenguaje de Descripción Hardware

- VHDL
 - VHSIC (Gobierno de EE.UU. 1980).
 - IEEE VHDL'87.
 - <u>www.vhdl.org</u>
- Verilog
 - Desarrollado por CADENCE.
 - IEEE 1364.
 - <u>www.eda.org</u>
- A partir de C:
 - Handel C
 - System C
 - C/C++ (síntesis de alto nivel)

Lenguaje de Descripción Hardware

• VHDL

- Descripción de la estructura del circuito
 - Descomposición en sub-circuitos
 - Interconexión de sub-circuitos
 - Comportamiento
 - Estructural
- Permite la especificación de la funcionalidad de un circuito utilizando formas familiares en los lenguajes de programación
- Permite la simulación del circuito antes de su fabricación
 - Testear y comparar alternativas sin necesidad de prototipos hardware


Lenguajes de Descripción Hardware

- ¿ Por qué VHDL?
 - Uno de los lenguaje más utilizado para el diseño de CI
 - Gran cantidad de compiladores de eficacia probada para su implementación en FPGA o sobre silicio.
 (Synopsis, Xilinx, Mentor Graphics, Cadence, hp ...)
 - Verilog necesita descripciones a un nivel más bajo. Es más utilizado para diseñar circuitos de tratamiento de señales. Es el más utilizado en América.

Descripción Hardware en VHDL

• Descripción de un Sistema Digital:

Un sistema digital está descrito por sus entradas y sus salidas, donde las salidas dependen de las entradas



Los diseños están formados por Entidad y Arquitectura

• Entity

- Define externamente al circuito o subcircuito
- Nombre y número de puertos, tipos de datos de entrada y salida
- Tienes toda la información necesaria para conectar tu circuito a otros circuitos

• Architecture

- Define internamente el circuito
- Señales internas, funciones, procedimientos, constantes
- Puede haber varias arquitecturas para una entidad

```
entity F is

port (A, B: in bit; Y out bit); Entradas y salidas
end F

architecture circuito of F is
signal D, E: bit_vector(1 downto 0);
signal H: bit;
begin
(...)
end architecture circuito;
```

Señales y variables

• Señales:

- Representan elementos de memoria o conexiones
- Los puertos de una entidad
- Se definen en la arquitectura antes del BEGIN, lo cual nos permite realizar conexiones entre diferentes módulos

señal <= valor; El valor se asigna tras un retardo infinitesimal

- Variables (No las vamos a usar):
 - Sólo se definen y usan dentro de procesos (no se pueden compartir)
 - Se pueden utilizar como índices (instrucciones de bucle o modelar componentes)
 - Las variables NO representan conexiones o estados de memoria

variable := valor; El valor se asigna en el momento actual

```
-- comment

ENTITY name IS

GENERIC (parameter list);

PORT (io list);

END name;
```

```
parameter list:
  parameter_i : type_name; ...

retardo: time; error: boolean

io list:
  port_i : io_type type_name; ...

io_type
IN | OUT | INOUT | BUFFER
```

entradaA: in bit_vector(7 downto 0);
salidaC: out std_logic;

Tipos de datos

STD_LOGIC (un bit enriquecido):

- 'U': uninitialized. This signal hasn't been set yet.
- 'X': unknown. Impossible to determine this value/result.
- '0': logic 0
- '1': logic 1
- 'Z': High Impedance
- 'W': Weak signal, can't tell if it should be 0 or 1.
- 'L': Weak signal that should probably go to 0
- 'H': Weak signal that should probably go to 1
- '-': Don't care.

• STD_LOGIC_VECTOR (range):

Vector de std_logics

BOOLEAN {TRUE,FALSE}

CHARACTER {ascii}

STRING {ascii}

INTEGER [range]

NATURAL [range]

POSITIVE [range]

REAL [range]

TIME

Dos formas para el rango (range):

- n_min **TO** n_max
- n_max **DOWNTO** n_min

Asignación de valores

- Por defecto se trabaja en binario
 - Para un bit se usa comilla simple: '0' o '1'
 - Para varios bits se usan comillas dobles: "0011"
- Se pueden usar otros formatos:
 - b"0011" --binary (No hace falta poner *b* porque es el caso por defecto)
 - o"4567" 8#4567# --octal
 - x"9AB" 16#9AB# --hexadecimal
 - D"6789" 10#6789# --decimal

- Se pueden definir constantes y nuevos tipos de datos
- **Constantes**: **constant** constant_name : type := value;
- Ejemplos:
 - constant BUS_WIDTH : integer := 8;
 - constant FOUR_ONES : std_logic_vector(3 downto 0):= "1111";
 - constant PERIOD : time := 10 ns;
- **Tipos: type** type_name **is** *definition*;
- Ejemplo con dos dimensiones:

```
type WORD_8 is STD_LOGIC_VECTOR (7 downto 0);
type TAB12 is array (11 downto 0) of WORD_8;
signal WORD_A : WORD8; signal TAB_A : TAB12;
WORD_A <= "00000001"; WORD_B <= "00000010";
TAB_A(11) <= WORD_A; TAB_B(0) <= WORD_B;
```

Los tipos y constantes se pueden agrupar en packages para reutilizarlos

Descripcion funcional de una arquitectura

```
ARCHITECTURE arch_name OF entity_name IS signal_i;
BEGIN
-- sentencias concurrentes
   AND, OR, NOT, NAND, XOR, +, - ...
   WAIT
-- procedural (sequencial) assertions
PROCESS (sensitivity list)
variable_j;
BEGIN
-- asignaciones, sentencias condicionales, bucles
END PROCESS;
END arch_name;
```

La funcionalidad se puede representar de dos formas

• Processes:

- Conjunto de sentencias secuenciales. El orden de las sentencias puede afectar al resultado.
- Sentencias concurrentes:
 - Sentencias independientes e invocaciones a procesos. Se ejecutan en paralelo. Da igual en qué orden se escriban.
- Los procesos son concurrentes entre sí, y dentro de cada procesos la ejecución es secuencial

```
Architecture ver1 of test is
begin
    c <= a and b;
                                       Sentencias concurrentes
    z <= c when e ='1' else 'Z';
seq: process (a, b)
    begin
        if a = b then
           f <= a or b;
                                       Sentencias secuenciales:
        end if;
                                       Sólo dentro de los procesos
        If a = "1000" then
           d \leq f;
        end if;
    end process;
```

end ver1;

• Operadores básicos:

```
abs
*, /, mod, rem
+ (sig.), - (sig)
+, -, &
and, or, nand, nor ...
```

```
y<=(x1 and x2) or d(0);
y(1) <= x1 and not x2;

y: bit_vector (1 downto 0);
y <= x1&x2;</pre>
```

• Sentencias Concurrentes (I):

```
signal_name <= valor_1 when condición1 else
valor_2 when condición2 else
...
valor_i when condicióni else
otro_valor;
```



```
salida <= "00" when entrada = "0001" else

"01" when entrada = "0010" else

"10" when entrada = "0100" else

"11";
```

• Sentencias Concurrentes (II):



• Sentencias secuenciales condicionales (I):

• Sentencias secuenciales condicionales (II):

```
case expression is
   when choice_I => ... --seq. statements;
   when choice_n => ... --seq. statements;
   when others => ... --seq. statements;
end case;
```

```
case RGB is
when "111" => r <= 0;
when "100" => r <= 1;
when "110" => r <= 1;
when others => r <= 0;
end case;
```

Modelo temporal con sentencias concurrentes

```
-- Opción 1: 
BEGIN a <= \text{NOT } x; \\ b <= a \text{ NAND '1'}; \\ c <= a \text{ AND } b; \\ \text{END ejemplo }; \\ \\ -- Opción 2: \\ BEGIN \\ a <= \text{NOT } x; \\ c <= a \text{ AND } b; \\ b <= a \text{ NAND '1'}; \\ \text{END ejemplo }; \\ \\
```

Valores iniciales: X = '1' A = '0'; B = '1'; C = '0';

Si la entrada X pasa de'1' a '0' ¿Qué ocurre con A, B y C?

Caso 1: las asignaciones son inmediatas y se simula el código en el orden en el que está escrito

Modelo temporal con sentencias concurrentes

-- Opción 1:

BEGIN

 $a \le NOT x$;

b <= a NAND '1';

 $c \le a AND b$;

END ejemplo;

Valores iniciales: X = '1' A = '0'; B = '1'; C = '0';

X pasa de'1' a '0' en **T** = 1ns;

Caso 2: las asignaciones tardan un retardo infinitesimal

 Δ y cada vez que hay un cambio en una entrada se

simulan las líneas que la usen como entrada

$$T = 1 \text{ ns};$$

A: '0' => '1' en T +
$$\Delta$$

B No cambia

C No cambia

El simulador avanza



$$T=1+\Delta$$
;

$$A = 1'$$

B: '1'=> '0' en T +
$$2*\Delta$$

C: '0' => '1' en T +
$$2*\Delta$$

El simulador avanza



 $T = 1 + 2*\Delta;$

$$A = '1'; B = '0'$$

C: '1' => '0' en T +
$$3*\Delta$$

El simulador avanza



$$T = 1 + 3*\Delta;$$

$$A = '1'; B = '0'$$

$$C = 0'$$

Modelo temporal con sentencias concurrentes

-- Opción 2:

BEGIN

 $a \le NOT x$;

 $c \le a AND b$;

b <= a NAND '1';

END ejemplo;

Valores iniciales: X = '1' A = '0'; B = '1'; C = '0';

X pasa de'1' a '0' en T = 1ns;

Caso 2: las asignaciones tardan un retardo infinitesimal

 Δ y cada vez que hay un cambio en una entrada se

simulan las líneas que la usen como entrada

$$T = 1 \text{ ns};$$

A: '0' => '1' en T + Δ

B No cambia

C No cambia

El simulador avanza



$$T=1+\Delta$$
;

$$A = 1'$$

C: '0' => '1' en T + $2*\Delta$

B: '1'=> '0' en T +
$$2*\Delta$$

El simulador avanza



 $T = 1 + 2*\Delta;$

$$A = '1'; B = '0'$$

C: '1' => '0' en T +
$$3*\Delta$$

El simulador avanza



$$T = 1 + 3*\Delta;$$

$$A = '1'; B = '0'$$

$$C = 0'$$

Simulación de procesos

- Mi_proceso: process (lista de sensibilidad)
- Un proceso se simula si cambia alguna señal de su lista de sensibilidad
- Si un proceso representa lógica combinacional su lista debería incluir todas las entradas de cada línea
- Si un proceso representa lógica secuencial (un registro o un contador), su lista sólo debe incluir la señal de reloj y el reset o clear en caso de que sea asíncrono

Modelo temporal de un proceso

Ejemplo: process (x) BEGIN

 $a \le NOT x$;

b <= a NAND '1';

 $c \le a AND b$;

END process;

Valores iniciales: X = '1' A = '0'; B = '1'; C = '0';

X pasa de'1' a '0' en T = 1ns;

Cuando se ejecuta un proceso sus líneas se ejecutan de una en una de forma secuencial

$$T = 1$$
 ns;
A: '0' => '1' en $T + \Delta$
B No cambia
C No cambia



El simulador

 $T = 1 + \Delta;$ A = 1,

Como no cambia X no se vuelve a ejecutar el proceso

Como ha cambiado X que está en la lista de sensibilidad se ejecuta el proceso

Modelo temporal de un proceso

Ejemplo: process (x,a,b)

BEGIN

 $a \le NOT x$;

b <= a NAND '1';

 $c \le a AND b$;

END ejemplo;

Valores iniciales: X = '1' A = '0'; B = '1'; C = '0';

X pasa de'1' a '0' en T = 1ns;

Cuando se ejecuta un proceso sus líneas se ejecutan de

una en una de forma secuencial

$$T = 1 \text{ ns};$$

A: '0' => '1' en T +
$$\Delta$$

B No cambia

C No cambia

El simulador avanza



$$T=1+\Delta$$
;

$$A = 1'$$

B: '1'=> '0' en T +
$$2*\Delta$$

C: '0' => '1' en T +
$$2*\Delta$$

El simulador avanza



 $T = 1 + 2*\Delta;$

$$A = '1'; B = '0'$$

C: '0' => '1' en T +
$$3*\Delta$$

El simulador avanza



$$T = 1 + 3*\Delta;$$

$$A = '1'; B = '0'$$

$$C = 1'$$

Modelo temporal de un proceso

```
Ejemplo: process (x)

BEGIN

a <= '1';

IF (X = '0') then

a <= '0';

END IF;

END process;
```

Valores iniciales: X = '1' A = '1'; **X pasa de'1' a '0' en T = 1ns;** Cuando se ejecuta un proceso sus líneas se ejecutan de

una en una de forma secuencial

T = 1 ns;
A: '1' => '1' en 1ns +
$$\Delta$$

A: '0' => '1' en 1ns + Δ

$$T = 1 + \Delta$$
;
 $A = '0'$
Hasta que no cambie X no se
vuelve a ejecutar el proceso

La segunda asignación sobreescribe a la primera

Implementación de procesos combinacionales

Ej_combinacional: Process (a, b, c)

Begin

z <= '0';

IF (B='1') AND (C='1') THEN


z <= '1';

ELSIF (A = '1') AND (B='0') THEN

END IF;

z <= '1';

End process;



¡La salida debe estar definida para cualquier entrada!

Ej_combinacional: Process (a, b, c)

Begin

$$z <= '1';$$


ELSIF (A = '1') AND (B='0') THEN

$$z <= '1';$$

END IF;

End process;

Aparece un latch no deseado para almacenar Z cuando no se cumple la condición




Una señal no debe asignarse en varios procesos

```
Ejemplo1: process (\mathbf{x}, \mathbf{z}) Ejemplo2: process (\mathbf{y}, \mathbf{z}) BEGIN

\mathbf{a} <= \mathbf{`0'}; \mathbf{a} <= \mathbf{`0'}; IF (X = \mathbf{`1'}) AND (Z = \mathbf{`1'}) then

\mathbf{a} <= \mathbf{`1'}; END IF; END process; END process;
```

¡Esto es un cortocircuito: multiple drivers!



Una señal no debe asignarse en varios procesos

```
Ejemplo2: process (y, z)
 Ejemplo1: process (x, z)
                                          BEGIN
 BEGIN
                                           a <= '1';
  a <= '1';
                                          IF (Y = '1') AND (Z = '1') then
  IF (X = '1') AND (Z = '1') then
                                            a <= '0';
    a <= '0';
                                           END IF:
  END IF:
                                          END process;
 END process;
                       Ejemplo1: process (x,y)
Solución:
                     BEGIN
                        a <= '1';
                        IF ((X = '1') \text{ AND } (Z = '1')) or ((Y = '1') \text{ AND } (Z = '1'))
                       then
                          a <= '0';
                        END IF:
                       END process;
```

```
library ieee;
use ieee.std logic 1164.all;
entity encoder is
    port (invec: in std logic vector(7 downto 0); enc out: out std logic vector(2 downto 0));
end encoder:
architecture rtl of encoder is
begin
 encode: process (invec)
begin
  case invec is
   when "00000001" =>
                           enc out <= "000";
                           enc out <= "001";
   when "00000010" =>
   when "00000100" =>
                           enc out <= "010";
   when "00001000" =>
                           enc out <= "011";
   when "00010000" =>
                           enc out <= "100";
   when "00100000" =>
                           enc out <= "101";
   when "01000000" => enc out <= "110":
                           enc out <= "111";
   when "10000000" =>
   when others => enc out \leq "000":
   end case;
  end process;
end rtl;
```

```
library ieee;
use ieee.std_logic_1164.all;
entity encoder is
 port (invec:in std_logic_vector(7 downto 0); enc_out:out std_logic_vector(2 downto 0));
end encoder;
architecture rtl of encoder is
begin
 process (invec)
  begin
   if invec(7) = '1' then
                            enc out <= "111";
   elsif invec(6) = '1' then
                               enc out <= "110";
   elsif invec(5) = '1' then
                               enc out <= "101";
   elsif invec(4) = '1' then
                               enc out <= "100";
   elsif invec(3) = '1' then
                               enc out <= "011";
   elsif invec(2) = '1' then
                               enc out <= "010";
   elsif invec(1) = '1' then
                               enc out <= "001";
   elsif invec(0) = '1' then
                               enc out <= "000";
            enc out <= "000";
   else
   end if;
   end process;
end rtl:
```

```
library ieee;
use ieee.std_logic_1164.all;
entity encoder is
port (invec: in std_logic_vector(7 downto 0); enc_out: out std_logic_vector(2 downto 0));
end encoder;
architecture rtl of encoder is
begin
 enc_out <= "111" when invec(7) = '1' else
        "110" when invec(6) = '1' else
        "101" when invec(5) = '1' else
        "100" when invec(4) = '1' else
        "011" when invec(3) = '1' else
        "010" when invec(2) = '1' else
        "001" when invec(1) = '1' else
        "000" when invec(0) = '1' else
        "000":
end rtl:
```

Síntesis de Sentencias Secuenciales

• Ejemplo: registro de 32 bit

```
Reg: process (clk)
 begin
   if (clk'event and clk = '1') then
     if (reset = '1') then
       Dout <= x"00000000";
     else
       if (load='1') then
          Dout <= Din;
       end if;
     end if;
   end if;
 end process;
```

Ejemplo: contador de 8 bits

```
use IEEE.std_logic_arith.all; --librerías para hacer operaciones aritméticas
use IEEE.std_logic_unsigned.all;
process (clk) -- contador con señal de load y count_enable
begin
 if clk='1' and clk'event then
   if reset='1' then
     count <= (others => '0'); -- pone todo a 0
   elsif load = '1' then -- si load vale 1 el contador carga el dato de entrada
     count <= D in;
   elsif count_enable='1' then
     count <= count + "00000001"; --el contador cuenta.
   end if;
  end if; end process;
```

• Bucles (sólo dentro de los procesos):

for loop_var in range loop
... --sequential statements
end loop;



for i in 3 downto 0 loop

-- i es una variable q no necesita

-- ser declarada
d(i) <= a(i+1);</pre>

end loop;

while condición loop

--sequential stater

... --sequential statements

end loop;



while contador > 0 loop

contador := contador-1;

resultado := resultado+data;

end loop;

No las vamos a usar

• Expresiones secuenciales:

wait;
wait on signal_list;
wait for time_expression;
wait until condition;

Para esperar 10ns en una simulación wait for 10ns;

signal'event signal'last_event signal'last_value Para que un registro haga algo sólo en el flanco de subida:

if clock'event and clock = '1';

- Descripción estructural: (estructural)
 - Describe las interconexiones entre distintos módulos
 - Estos módulos pueden a su vez tener un modelo estructural o de comportamiento
 - Normalmente esta es una descripción a más alto nivel

• Descripción Estructural:

```
ARCHITECTURE arch_name OF entity_name IS

COMPONENT component_name

GENERIC (...);

PORT (...);

END COMPONENT;

signal declarations;

BEGIN

component_i: component_name

GENERIC MAP (parameter_value)

PORT MAP (io_name)

END arch_name;
```

Ejemplo de descripción estructural

```
architecture structure of F is
                                                    mod G
    component G
       port (Aq, Bq: in bit; Yq: out bit);
    end component;
                                                         Yg
                                                                      mod I
    component H
                                                                 YA
                                                  Bg
       port (Ah, Bh: in bit; Yh: out bit);
                                                                                Yout
                                                                       Ai ▼
    end component;
                                                   mod H
    component |
                                                  ► Ah
                                                                       Bi
       port (Ai, Bi: in bit; Yi: out bit);
    end component:
                                                     H Yh
    signal YA, YB, Yout: bit;
                                                   Bh
 begin
    mod_G: G port map (Ag=>A; Bg=>B; Yg=>YA),
    mod_H: H port map (Ah=>A; Bh=>B; Yh=>YB);
    mod I: I port map (Ai=>YA; Bi=>YB; Yi=>Yout);
    Y<=Yout:
 end structure;
```

• **GENERATE**: Las secuencias de generación de componentes permiten crear una o más copias de un conjunto de interconexiones, lo cual facilita el diseño de circuitos mediante descripciones estructurales.

for indice in rango generate-- instrucciones concurrentesend generate;



signal a, b: bit_vector(0 to 7)
...
gen: for i in 0 to 7 generate
u: comp port map (a(i),b(i));
end generate gen;


port(x: in bit; y: out bit);

component comp

end comp

No lo vamos a usar

• Todo circuito secuencial se divide en un circuito combinacional que implementa la salida del circuito y la transición al siguiente estado y en unos elementos de almacenamiento.




architecture comportamiento of FSM is
internal signal declarations;
begin

síncrono: **process** (*clock, reset*) **begin** *vhdl indicando los flip-flops* **end process** síncrono;

comb: **process** (*sensitivity list*) **begin** *vhdl indicando la lógica combinacional* **end process** comb;

end comportamiento;



```
use IEEE.std logic 1164.all;
entity FSM is
     port(reset, E, clk: in bit; O: out bit);
end FSM:
architecture ARCH of FSM is
type ESTADOS is (S1, S2, S3,S4);
signal ESTADO, SIG_ESTADO: ESTADOS;
begin
 SINCRONO: process(clk,reset)
 begin
     if reset ='1' then
              ESTADO<=S1;
     elsif clk'event and clk='1' then
              ESTADO<= SIG ESTADO;
      end if:
 end process SINCRONO;
```

```
COMB: process(ESTADO,E)
begin
     case ESTADO is
     when S1 = >
             O \le 0':
             if (E='0') then SIG ESTADO<=S2;
             else SIG ESTADO<=S1;</pre>
             end if:
     when S2 \Rightarrow
             O \le 0':
             if (E='0') then SIG ESTADO<=S3;
             else SIG ESTADO<=S1;</pre>
             end if:
     when S3 = >
             O \le 0':
             if (E='0') then SIG ESTADO<=S3;
             else SIG ESTADO<=S4;
             end if:
     when S4 =>
             O <= '1':
             if (E='0') then SIG ESTADO<=S2;
             else SIG ESTADO<=S1;
             end if:
end case;
end process control;
```

library IEEE;