
4. gaia:
Bloke sekuentzialak

#### Zirkuitu sekuentziala

- Zirkuitu konbinazionalen bidez ezinezkoa da balio bitarrak denboran mantentzea edo balio bitarren zerrendak sortzea
- Halako funtzioak zirkuitu sekuentzialek betetzen dituzte, eta memoria eta mikroprozesadoreen oinarriak dira
- Zirkuitu sekuentzialetan, irteera oraingo eta iraganeko sarrerako balioen menpe dago


### Zirkuitu sekuentziala: egoera

- Zirkuitu hauek oraingo sarreraren funtzioak sortzen dituzte, berriro sarrerara bidaliak direnak Berrelikadura
- Berrelikatu diren seinaleak egoera seinaleak deitzen dira, eta horien oraingo balioen konbinazioa, zirkuituaren egoera




#### Zirkuitu sekuentziala: egoera


- Zirkuituaren egoera aldatzen denean, irteera alda daiteke, nahiz eta sarrerako balioak aldatu ez
- Egoera aldagaia mantendu egin behar da, nahiz eta sarrera aldatu, bestela zirkuituaren egoera galduko genuke → Memoria elementuak



- Latch S-R memoria elementu bat da, bit baten balioa mantendu dezakeela etengabe
- S sarrerako 1-ek irteera 1-era aldarazten du, eta R sarrerako 1-ek irteera 0-ra aldarazten du




- Nahiz eta sarrerak 0-ra itzuli, irteerako balioa (egoera) mantentzen da sarreraren bat berriro 1-era aldatu arte
- Bi sarrerak 1-ean badaude, mantentzeko ezinezkoa den egoera berri bat (Q eta Q' =0) agertzen da → Egoera ez egonkorra




Q	S	R	$Q^*$	$Q^*$
0	0	0	0	1
0	0	1	0	1
0	1	0	1	0
0	1	1	0	0
1	0	0	1	0
1	0	1	0	1
1	1	0	1	0
1	1	1	0	0

Q: oraingo egoeraQ\*: hurrengo egoera


- S-R latch osatu daiteke bi NAND ateen bidez
- Zirkuitu honetan sarrerak maila baxukoak dira → S eta R 0-en bidez aktibatzen dira
- Egoera ezegonkorra sarrera biak 0-an daudenean agertzen da



Q	S	R	$Q^*$	$Q^*$
0	0	0	1	1
0	0	1	1	0
0	1	0	0	1
0	1	1	0	1
1	0	0	1	1
1	0	1	1	0
1	1	0	0	1
1	1	1	1	0




#### SR latch NOR atez egindako kronograma



SR latch NAND atez egindako kronograma

- Egoera aldaketak bata bestearen atzetik ager daitezke, kontrolik gabe
- Hori kontrola dezakegu, egoera aldaketa denboran murriztuz
- Zirkuitu honetan, egoera aldaketa gerta daiteke kontrol seinalea 1-ean dagoen bitartean bakarrik



#### KONTROL SARRERARIK GABE


#### KONTROL SARRERAREKIN

```
library ieee;
use ieee.std logic 1164.all;
ENTITY simSR IS
PORT (S,R: IN std logic;
Q, Q1: OUT std logic);
END simSR;
ARCHITECTURE a OF simSR IS
SIGNAL B, B1: std logic;
BEGIN
b1<=S NOR b;
b \le R NOR b1;
Q \leq B;
Q1 \le B1;
```

END a;

```
library ieee;
use ieee.std logic 1164.all;
ENTITY simSRcont IS
PORT (S, R, C: IN std logic;
Q, Q1: OUT std logic);
END simSRcont;
ARCHITECTURE a OF simSRcont IS
SIGNAL B, B1: std logic;
BEGIN
b \leq (S NAND C) NAND b1;
b1 \leq (R NAND C) NAND b;
O \leq B:
Q1 \leq B1;
END a;
```

- Zirkuitu honetan ez dago egoera ezegonkorrik
- Sarrerako balioa irteeran errepikatzen da, kontrol seinalea 0-an ez badago→Azken egoeraren memoria




```
library ieee;
use ieee.std logic 1164.all;
ENTITY simDcont IS
PORT (D, C: IN std logic;
Q, Q1: OUT std logic);
END simDcont;
ARCHITECTURE a OF simDcont
IS
SIGNAL B, B1: std logic;
BEGIN
PROCESS (D, C)
BEGIN
IF C='0' THEN
          B \le B:
          B1<=B1;
```


```
ELSE

B<=D;
B1<= NOT D;
END IF;
END PROCESS;

Q <=B;
Q1 <=B1;
END a;
```



Latch SR kontrola dueneko kronograma



Latch D kontrola dueneko kronograma

#### Mailako eta ertzeko aktibazioa

- Kontrol seinalerako (mailako aktibazioa) denboratarte bat definitu egin behar da, bertan egoera aldaketak gerta daitezkeela
- Aktibazio denbora-tarte horren bitartean, egoera aldaketak bata bestearen atzean gerta daitezke, beraz arretaz definitu egin behar da




#### Mailako eta ertzeko aktibazioa

- Denbora-tarte hori gutxitu daiteke seinale bat balioa aldatzeko behar duena izateko bakarrik→Ertzeko aktibazioa
- Maiztasun konstanteko bada aktibazio seinalea, egoera aldaketak maiztasun horrekin sinkronizaturik gertatuko dira→Erlojua



# Biegonkor sinkronoa (flip-flop) D

- Latch D kontrol sarrera dueneko baliokidea da, baina ertzeko aktibazioa daukana
- Erlojuko ertz aktiboa gertatzen denean, sarrerako balioa irteeran agertzen da



↑: C 0-tik 1-era aldatzen denean

### Biegonkor sinkronoa (flip-flop) D

library ieee; use ieee.std logic 1164.all;

**ENTITY simFFD IS** 

PORT (D, CLK: IN std logic;

Q, Q1: OUT std\_logic);

END simFFD;

ARCHITECTURE a OF simFFD IS BEGIN


PROCESS (D, CLK) BEGIN IF CLK'EVENT AND CLK='1' THEN Q<=D; Q1<=NOT D; END IF;

END PROCESS;

END a;

### Biegonkor sinkronoa (flip-flop) JK

- D flip-flopeko aldaketa bi sarrerekin, horren funtzioa da D sarrera
- SR-ren portaera dauka, baina sarrera biak 1-ean daudenean, irteerak aldatzen du azken balioa




$$D=J*Q'+K'*Q$$

# Biegonkor sinkronoa (flip-flop) JK

```
Pre, Clr SARRERA ASINKRONOEKIN
                                       ELSIF clr='1' THEN
                                                     B<='0':
library ieee;
                                                     B1<='1';
use ieee.std logic 1164.all;
                                       ELSIF CLK'EVENT AND CLK='1' THEN
                                                     B \le D:
ENTITY simFFJK IS
                                                     B1<=NOT D;
PORT ( pre, clr, J, K, CLK:
                                       END IF;
std logic;
Q, Q1:
                      OUT std logic);
                                       END PROCESS;
END simFFJK;
                                                  (J AND B1) OR ((NOT K)
                                       D \le =
ARCHITECTURE a OF simFFJK IS
                                       AND B);
SIGNAL D, B, B1: std logic;
                                       Q \le =
                                                  B;
BEGIN
                                       Q1 \leq B1;
PROCESS (pre, clr, D, CLK)
                                       END a;
BEGIN
IF pre='1' THEN
          B<='1';
          B1<='0';
```

### T flip-flop

- JK-ren aldaketa sarrera bakarrekin
- T sarrera 1-ean dagoen bitartean, irteerako balioa aldatzen da erloju ertz bat gertatzen denean
- Kontagailuak osatzeko erabiltzen da, aldagai bitar baten aldaketa zifra bitar bateko kontaketa da eta



# Biegonkor sinkronoa (flip-flop) T

library ieee;

use ieee.std logic 1164.all;

IF CLK'EVENT AND CLK='1' THEN

END IF;

IF T='1' THEN

B<=NOT B:

**ENTITY simFFT IS** 

PORT (T, CLK: IN std logic;

Q, Q1: OUT std logic);

END simFFT;

END IF;

END PROCESS;

ARCHITECTURE a OF simFFT IS

SIGNAL B: std\_logic;

**BEGIN** 

B:

 $Q1 \le NOTB;$ 


END a;


PROCESS (T, CLK)

**BEGIN** 


#### Sarrera asinkronoak

- Flip-flopen diseinuan latch-ena sar daiteke Sarrera aldatzen denean, irteera aldatzen da
- R sarrera asinkronoak 0 egoerara aldarazten du flipflopa, eta S sarrera asinkronoak 1-era
- Sarrera asinkronoek, flip-flopen sarrera sinkronoen aurrean lehentasuna daukate





#### Ertz aktibaturiko JK flip-flopen kronograma




D flip-flop reset asinkrono sarrera duen kronograma

# Erregistro eta kontagailuak

- Memoria elementuen aplikazio errazenak erregistro eta kontagailuak dira
- Erregistroek datu bitar baten balioa mantentzen dute (biltegiratzeko erregistroa) eta horrekin eragiketa bat burutzen dute (desplazamenduko erregistroa)
- Kontagailuek, erlojuko ertz bat gertatzen denean, aurretik definitutako sekuentzia bateko balio berri bat sortzen dute

#### Biltegiratze-erregistoa



- I sarreran dagoen datu bitarra mantenduko da, erlojuko ertz bat gertatzen denetik hurrengoa agertu arte
- Denbora-tarte horren bitartean, nahiz eta I aldatu, A irteeran sartutako balioa mantenduko da
- Reset seinalea aktibatzen bada, A 0-ra itzuliko da


### Biltegiratze-erregistroa

```
PROCESS (CLK)
LIBRARY ieee;
USE ieee.std logic 1164.all;
                                      BEGIN
USE ieee.std logic unsigned;
                                      IF clk'EVENT AND clk='1' THEN
ENTITY registro IS
                                                          q<=d;
PORT(
                                      END IF;
        clk: IN STD LOGIC;
        d: IN STD LOGIC;
                                      END PROCESS;
           OUT STD LOGIC);
END registro;
                                      END a;
ARCHITECTURE a OF registro IS
```

**BEGIN** 


#### Desplazamendu-erregistroa

- Desplazamenduko erregistroek sartutako balioa aldatzen du, datuaren bit bakoitza hurrengo lekuan idatziz
- Datuaren bitak banan banan idatzi daitezke erregistroan (serie formatua) edo bit guztiak erloju periodo berean (paralelo formatua)



#### Desplazamendu-erregistroa

- Zenbait zirkuitutan, desplazamendua izan daiteke ezkerrera, edo aukeratu daiteke ea desplazamendua ezkerrera edo eskubidera den
- Zirkuitu honetan sarrera serie edo paralelo aukera daiteke



Sarrera serie eta sarrera paralelo daukan 4 biteko eskubiderako desplazamendu-erregistroa

### Desplazamendu-erregistroa

```
IF K="11" THEN B<=E;
library ieee;
                                           ELSIF CLK'EVENT AND CLK='1' THEN
use ieee.std logic 1164.all;
                                                 CASE K IS
                                                 WHEN "01"=> B(3) \le B(2);
ENTITY regdesp IS
                                                            B(2) \le B(1);
PORT (Es, CLK: IN std logic;
                                                            B(1) \le B(0);
E: IN std logic vector (3 DOWNTO 0);
                                                            B(0) \le E_{s};
K: IN std logic vector (1 DOWNTO 0);
                                                 WHEN "10"=> B(3)<=Es;
       OUT std logic vector (3 DOWNTO 0));
S:
                                                            B(2) \le B(3);
END regdesp;
                                                            B(1) \le B(2);
                                                            B(0) \le B(1);
ARCHITECTURE a OF regdesp IS
                                                 WHEN OTHERS=> B<=B;
SIGNAL B: std logic vector (3 DOWNTO 0);
                                                 END CASE;
BEGIN
                                           END IF;
```


BEGIN

PROCESS (K, E, CLK)


S<= B; END a;

END PROCESS;

K	Funtzionamendua	
00	Biltegiratzea	
01	Ezkerrera desp.	
10	Eskuinera desp.	
11	Karga paraleloa	



#### 4 biteko eskubiderako desplazamendu-erregistroaren kronograma




Sarrera paraleloko 4 biteko eskubiderako desplazamendu-erregistroaren kronograma

#### Kontagailuak


- Kontagailuek, erlojuko ertz bat gertatzen denean, aurretik definitutako sekuentzia bateko balio berri bat sortzen dute
- Sekuentzia bitarra goranzkoa edo beheranzkoa izan daiteke, baina baita BCD sekuentzia (0-tik 9-raino) ager daiteke
- Sortutako datuaren bit guztiak momentu berean aldatzen badira, kontagailu sinkronoa deitzen da
- Horrelakoak ez badira, kontagailu asinkronoak dira

#### Kontagailu sinkronoa



- Kontagailu honetako A irteeran, CLK ertz bat gertatzen denean, goranzko sekuentzia bitarreko balio berri bat agertzen da
- Zifra bat aldatzen da aurreko zifra guztiak bat direnean
- Sekuentzia gelditzen da, Konta egin seinalea 0-ra aldatzen bada


#### Kontagailu asinkronoa




- Flip-flop bakoitzeko erloju seinalea ezberdina da, beraz irteera momentu ezberdinetan aldatzen da
- CLK seinaleko ertzekin agertzen da goranzko sekuentzia bitarra, baina badaude bitartean balio okerrak
- Reset seinalea aktibatzen denean, CLK ertzari itxaron gabe, A 0-ra itzultzen da

#### Kontagailua

```
library ieee;
                                         PROCESS (E, K, CLK)
use ieee.std logic 1164.all;
                                           BEGIN
use ieee.std logic unsigned.all;
                                              IF K = "11" THEN
ENTITY conta IS PORT (
                                                         B \leq E;
  CLK: IN std logic;
                                              ELSIF (CLK'EVENT AND CLK = '1')
               IN std logic vector (3
                                              THEN
      E:
DOWNTO 0);
                                                    CASE K IS
               IN std logic vector (1
      K:
                                                       WHEN "01" => B \le B+1;
                                                       WHEN "10" => B<= B-1;
DOWNTO 0);
              OUT std logic vector (3
                                                       WHEN OTHERS \Rightarrow B<= B;
     S:
DOWNTO 0));
                                                   END CASE;
END conta;
                                               END IF;
                                                                  Funtzionamendua
                                                             K
ARCHITECTURE a OF conta IS
                                           END PROCESS;
                                                             00
                                                                 Biltegiratzea
signal B: std logic vector (3 DOWNTO
                                                             01
                                                                 Goranzkoa
0);
                                           S<=B:
                                                             10
                                                                 Beherantzkoa
BEGIN
                                         END a;
                                                             11
                                                                 Karga paraleloa
```



#### 4 biteko kontagailu asinkronoen kronograma




4 biteko kontagailu sinkronoen kronograma

# Sistema sekuentzial sinkronoen analisi eta sintesia

- Sistema sekuentzial baten memoria elementuen flipflop guztiak, erloju seinale berdina daukatenean, sistema sekuentzial sinkrono dela esaten dugu
- Sistemaren ikerketa, bere funtzionamendua deskribatzeko, analisia da
- Sistemaren funtzionamenduko deskripzio batetik hasita, zirkuituaren diseinua, sintesia da


#### Sistema sekuentzial sinkronoa

- Sistema sekuentzialetan, irteerako balioa sarrera eta oraingo egoeraren balioen menpe dago
- Irteerarekin batera definitzen da hurrengo egoeraren balioa, eta flip-flopetan gordetzen da
- Egoera aldatzeko unea, erloju seinalea aldatzen den une berdina da



• Sistemaren analisia egiteko, egoera berriaren balioa edozein sarrera eta oraingo egoera baliorako ezagutu egin behar da → Hurrengo egoerako ekuazioak

• Honen bidez eta flip-flop ekuazioen bidez, egoera aldaketa (trantsizioak) aukera guztiak ezagutzen ditugu, sarrerako edozein baliorako



Hurrengo egoera:

Flip-flop:

Irteera:

 $D=X\oplus Y\oplus A$ 

 $O^*=D$ 


A = Q

Oraingo egoera		Sarre	erak	Hurreng egoera	
	A	х	y	A	
	0	0	0	0	
	0	0	1	1	
	0	1	0	1	
	0	1	1	0	
	1	0	0	1	
	1	0	1	0	
	1	1	0	0	
	1	1	1	1	
	_				

Egoera-taula

• Egoera diagramaren bidez, era grafikoan sistema sekuentzial trantsizio guztiak irudikatzen dira, bere irteerako balioekin batera → Irteerako ekuazioak

• Egoera diagraman irudikatu daiteke sistemaren portaera guztia, edozein sarrerako balioen segidaren aurrean (hasierako egoera ezagutzen bada)




X	0	0	1	1	0	0	0
Y	0	1	1	0	0	1	0
A	0	0	1	1	0	0	1
Oraingo egoera	0	0	1	1	0	0	1

Egoera aldaketak erloju seinalearen ertzeko unetan gertatzen dira, sarrerako aldaketa momentua ez du inolako eraginik


# Sistema sekuentzialen diseinua: Mealy eredua

- Sistema sekuentziala diseinatzeko, irteerari buruzko bi eredu kontsideratu dezakegu
- Irteerako funtzioak, oraingo egoera eta sarrerako balioen menpe daude→Mealy eredua



# Sistema sekuentzialen diseinua: Moore eredua


- Diseinua errazago bihur dezakegu, irteerako funtzioak bakarrik oraingo egoeraren menpekoak definitzen baditugu→Moore eredua
- Eredu honetan, lehenengo egoera aldaketa gertatzen da, eta gero irteerako aldaketa agertuko da




- Sistema sekuentzial bat diseinatzeko (Moore eredua erabiliko dugu), egoera diagrama definitu egin behar dugu, sistema portaeraren deskripzioa jarraituz
- Diagraman trantsizio aukera guztiak agertuko dira, eta deskribatutako portaera osoa gauzatzeko, behar ditugun egoera guztiak
- Oso egokia da, deskripzioaren aukera guztiak ulertzeko, aurreikusitako portaeraren kronogramaren bat marraztea

#### Portaeraren deskripzioa

• 2 biteko zirkuitu kontagailu bat diseinatu. Sarrerako seinalea X=0 denean kontaketa goranzkoa izango da, eta beheranzkoa X=1 denean





Egoera diagrama

• Informazio hau egoera taularen itxuran idatziko dugu, lerro bakoitzean oraingo egoera bat eta zutabe bakoitzean sarrerako aukera bat; irteerako balioak idatziko ditugu, lerro bakoitzean (egoera bakoitzean) bat

• Egoerak, aldagai bitarretan kodifikatzen dira (egoeren esleipena), gure egoera aldagaiak izango dira horiek

Oraingo egoera	X=0	X=1	$Z_{_{I}}$	$oldsymbol{Z}_{_{oldsymbol{ heta}}}$
A	В	D	0	0
В	C	A	0	1
C	D	В	1	0
D	A	C	1	1

Oraingo egoera	$Q_{_{I}}$	$Q_{_{\scriptscriptstyle{0}}}$
A	0	0
В	0	1
C	1	0
D	1	1

Egoera taula

Egoeraren esleipena

$$Q_{I}^{*}Q_{\theta}^{*}$$

- Hurrengo egoeraren balio (Q\*) eta flip-flopen ekuazioen bidez, dagozkien flip-flopen sarrerako balioak (D, J-K) definitzen dira
- D flip-flopak erabiltzeko errazagoak dira, baina J-K flip-flopen bidez, zirkuitu errazagoak sortzen dira
- Balio hauekin, hurrengo egoera eta irteerako ekuazioak definituko ditugu, eta horrela sortutako zirkuitua gure deskripzioa jarraituko du

<i>C</i>	$\boldsymbol{J}$	K	$Q^*$	$Q^*$	0	<b>0</b> *	J	<b>K</b>
X	X	X	O	Q'	<u> </u>			
<b>↑</b>		0	~	$\sim$	0	0	0	X
				$\mathcal{Q}$	$\rightarrow$ 0	1	1	X
Ţ	0	1	U	l	1	0	Y	1
<b>↑</b>	1	0	1	0	1	•	7 <b>1</b>	0
<b>↑</b>	1	1	O'	O	<u> </u>	1	X	0

JK flip-flopa: egia taula eta bertsio laburra

$Q_{\scriptscriptstyle I}Q_{\scriptscriptstyle 0}$	X=0		X=	=1	$Z_{_{1}}$	$oldsymbol{Z}_{_{oldsymbol{ heta}}}$
00	0X	1X	1X	1X	0	0
01	1X	X1	0X	X1	0	1
10	X0	1X	X1	1X	1	0
11	X1	X1	X0	X1	1	1

 $J_{I}K_{I}J_{0}K_{0}$ 

$Q_{_{I}}Q_{_{\theta}}$	$Z_{I}$	$Z_{_{\scriptscriptstyle{ heta}}}$
00	0	0
01	0	1
10	1	0
11	1	1

$$Z_1 = Q_1$$


$$Z_0 = Q_0$$


$$J_1 = Q_0 \cdot X' + Q_0' \cdot X = Q_0 \oplus X$$

$$K_1 = Q_0 \cdot X' + Q_0' \cdot X = Q_0 \oplus X$$

$$J_0 = 1$$

$$K_0 = 1$$





$$Z_1 = Q_1$$

$$Z_0 = Q_0$$

$$J_1 = Q_0 \oplus X$$

$$K = Q_0 \oplus X$$

$$J_0 = 1$$

$$K_0 = 1$$

$$CLR = RESET'$$

```
PROCESS (clk, reset)
LIBRARY ieee;
USE ieee.std logic 1164.all;
                                      BEGIN
ENTITY moore IS
                                      IF reset = '1' THEN cuenta <= s0;
PORT(
    clk: IN std logic;
                                      ELSIF (clk'EVENT AND clk='1') THEN
    x: IN std_logic;
    reset: IN std logic;
                                               CASE cuenta IS
    Z : OUT std logic vector(1
                                                  WHEN s0 = >
    DOWNTO 0));
                                                      IF x = 0 THEN cuenta <=
END moore;
                                                      s1;
                                                            ELSE cuenta <=
ARCHITECTURE a OF moore IS
                                                            s3:
                                                      END IF:
                                                  WHEN s1 = >
TYPE estado IS (s0, s1, s2, s3);
SIGNAL cuenta: estado;
                                                      IF X = 0 THEN cuenta
                                                      <= s2;
BEGIN
                                                            ELSE cuenta <=
                                                            s0:
                                                      END IF:
```

```
WHEN s2 = >
                                       PROCESS (cuenta)
          IF x = 0 THEN cuenta \leq 3;
                                       BEGIN
                ELSE cuenta <= s1;
                                       CASE cuenta IS
          END IF;
                                               WHEN s0 => z <= "00";
      WHEN s3 =>
                                               WHEN s1 => z <= "01";
          IF x = 0 THEN cuenta \leq s0;
                                               WHEN s2 => z <= "10";
                ELSE cuenta <= s2;
                                               WHEN s3 => z <= "11";
          END IF;
      END CASE;
                                       END CASE;
                                       END PROCESS;
END IF;
END PROCESS;
                                       END a;
```