### SISTEMA DIGITALAK DISEINATZEKO OINARRIAK

## 4. PRAKTIKA

# ZIRKUITU SEKUENTZIALAK: ERLOJU-KONTAGAILUA

EPM7128SLC84-7 zirkuitu integratuaren bidez, 4 biteko kontagailu bat diseinatu, bere irteera UP2 txartelako display-an agertuko dena. Kontagailuen erloju seinalea bi aukerako bat izango da: txartelako pultsadore bat edo 4 Hz-ko seinale bat, hauxe UP2 txartelako 25MHz-ko erloju seinaleren bidez sortuta.

Diseinua gauzatzeko, VHDL-n adierazitako hurrengo lau zirkuituak erabiliko ditugu, Quartus II programa erabiliz:

#### Maiztasun zatitzailea:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
USE ieee.std logic UNSIGNED.all;
ENTITY DIV_sim is
GENERIC ( N:
                          INTEGER:=25;
             NUMERO: INTEGER:=10#6250000#);
PORT(
       Clk: in std logic;
             out std_logic);
       Sal:
END DIV sim;
ARCHITECTURE a OF DIV_sim IS
CONSTANT
             FINAL: INTEGER:= NUMERO;
             CUENTA: STD LOGIC VECTOR (N-1 DOWNTO 0);
SIGNAL
BEGIN
PROCESS (Clk)
BEGIN
IF Clk'EVENT AND Clk='1' THEN
      CUENTA <= CUENTA + 1;
      IF CUENTA = FINAL THEN CUENTA<= (OTHERS => '0');
      END IF;
END IF;
END PROCESS;
Sal <='1' WHEN CUENTA=FINAL ELSE '0';
END a;
```

### Kontagailua:

LIBRARY ieee; USE ieee.std logic 1164.all; USE ieee.std logic unsigned.all; ENTITY conta sim IS PORT ( CLK: IN std logic; IN std logic; OUT std logic vector (3 DOWNTO 0)); S: END conta\_sim; ARCHITECTURE a OF conta sim IS SIGNAL B: std logic vector (3 DOWNTO 0); PROCESS (K, CLK) **BEGIN** IF K = '1' THEN  $B \leq B$ ; ELSIF (CLK'EVENT AND CLK = '1') THEN  $B \le B + 1$ ; END IF; END PROCESS;  $S \le B$ ; END a:

# Pultsadoren errebotea kentzeko biegonkor sinkronoa:


```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY simFFD IS
                       STD LOGIC;
PORT ( D, CLK: IN
                      STD LOGIC);
       Q, Q1: OUT
END simFFD;
ARCHITECTURE a OF simFFD IS
BEGIN
PROCESS (D, CLK)
BEGIN
IF CLK'EVENT AND CLK='1' THEN
                       O<=D:
                       Q1 \le NOT D;
END IF;
END PROCESS:
END a;
```

# Bi erloju seinalearen **multiplexadorea**:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY mux2to1 IS
               IN STD LOGIC;
PORT( s:
               IN STD LOGIC;
       e0:
               IN STD LOGIC;
       e1:
                       STD LOGIC);
       o:
               OUT
END mux2to1;
ARCHITECTURE a OF mux2to1 IS
BEGIN
        WITH s SELECT
       o \le E0 WHEN '0',
           E1 WHEN OTHERS;
END a;
```

Display-en led-ak aktibatzeko, 3. praktikan diseinatutako kodetzailea erabiliko dugu, kontuan hartuta kontagailuren irteerako balioak kode bitar naturalean daudela. Kodetzailearen diseinua aldatu egin behar dugu, beraz.

Diseinu osoa burutzeko, Quartus IIren aplikazio grafikoa erabiliko dugu, hurrengo bloke-diagramari jarraituz:



4 biteko erloju-kontagailu baten bloke-diagrama