


I. Minimachine fonctionnelle	1
I.1.1 Opérateur	1
I.1.2 Registres généraux	1
I.1.3 Compteur Ordinal	2
I.1.4 Mémoire de commande	2
I.1.5 Séquencement	2
1.2 Mémoire de masse	Ż
I.3 Mini-instruction	3
I.3.1 Découpage de la mini-instruction	4
I.3.2 Types de mini-instructions	4
I.3.3 Zones de la mini-instruction	5
I.3.4 Branchements	6
I.4 Schémas de principe	10
I.4.1 Partie opérative (planche 1)	10
1.4.2 Partie contrôle (planche 2)	10
II. Micromachine	11
II.1 Parties opératives	11
II.1.1 Description de l'opérateur	11
11.1.2 Registres	12
II.1.3 Indicateurs de microprogramme	13
II.1.4 Indicateurs de programme	13
11.2 Partie commande	14
II.2.1 Mémoire des exécutifs	14
II.2.2 Découpage d'un exécutif	14
II.2.3 Commande du multiplexeur μ	15
II.2.4 Commande du multiplexeur γ	15
II.2.5 Commandes du multiplexeur α	15
II.2.6 Commandes du multiplexeur β	15
II.2.7 Commandes de l'opérateur et de la retenue entrante	17
II.2.8 Commandes des transferts de o	18
II.2.9 Commandes de modification de T	18
II.2.10 Commandes de modification de J	19
II.2.11 Commandes de modification des indicateurs de programme	19
II.2.12 Commandes de modification des indicateurs de microprogramme	20
II.2.13 Commandes des périphériques :	20
II.2.14 Commandes du système d'interruption et suspension	20

II.3 Synoptique de la micromachine (planche 3)	22
II.4 Format des exécutifs (planche 4)	23
III. Macromachine et minimachine	24
III.1 Macromachine	24
III.2 Mode d'adressage des instructions	24
III.3 Liste des instructions	25
III.4 Réalisation physique de la macromachine	26
III.5 Algorithme d'interprétation des instructions	26
III.6 Liste des exécutifs utilisés dans la macromachine	28
IV. Interruption et suspensions	31
IV.1 Suspensions	31
IV.1.1 Mémoire associée aux suspensions	31
IV.1.2 Communications Micromachine-Périphérique	32
IV.2 Interruptions	32
IV.3 Format du mot de M.A.S (planche 5)	34
IV.4 Schéma du système d'interruption et suspension (planche 6)	34

I. MINIMACHINE FONCTIONNELLE

La minimachine est un petit ordinateur assez spécial. Ses éléments de mémorisation peuvent être séparés en deux classes : la mémoire de commande, qui contient les instructions, appelées mini-instructions d'une part, et les registres générau la mémoire de masse et quelques registres associés qui contiennent les données.

La mémoire de masse peut être considérée comme un périphérique de la minimachine qui communique avec celle-là par l'intermédiaire d'un registre tampon appelé M et d'un registre adresse appelé S. Il y a, de plus, dans la minimachine, un registre accumulateur appelé U. Une opération diadique s'effectue entre M ou U comme premier opérande, un registre général comme deuxième opérande, et le résultat est rangé dans ce registre général, ou dans M. S ou U.



I.1.1 Opérateur

Physiquement, l'opérateur peut exécuter un très grand nombre de fonctions différentes, très simples (plusieurs milliers). Ces fonctions seront appelées microfonctions. Seul un petit nombre de ces microfonctions, quatre vingt huit, ont été selectionnées pour former un jeu standard de microfonctions. On peut modifier ce jeu standard pour gjouter des microfonctions spécifiques à un problème.

I.1.2 Registres généraux

D'un bloc de soixante quatre registres, on tire huit registres généraux. Dans une mini-instruction, le numéro du registre opérande ou résultat est donné par une zone de trois bits, appelée zone r de la miniinstruction. Pour une opération de registre général à registre général cette zone indique un registre qui est à la fois opérande et résultat.

I.1.3 Compteur ordinal

Il existe dans la machine un registre spécial qui contient en permaner l'adresse de la mini-instruction en cours d'exécution. Nous appelleron T, ce registre compteur ordinal, qui a onze bits.

I.1.4 Mémoire de commande

Elle est organisée en trente deux pages de trente deux mots, soit mille vingt quatre mots de seize bits. Elle contient des mini-instruc tions dont les séquences forment des mini-programmes.

I.1.5 Séquencement

Chaque mini-instruction comprend des informations qui permettent de calculer l'adresse de la mini-instruction suivante. La distinction habituelle entre opération et branchement n'est pas faite dans la minimachine. Le regroupement de ces deux fonctions dans une mini-instruction permet d'augmenter la rapidité d'exécution, et de diminue la taille des mini-programmes.

I.2 Mémoire de masse

La mémoire de masse ne contient que des données. Elle peut être considérée comme un périphérique de la minimachine car la mémoire et la minimachine travaillent simultanément, donc plus rapidement.

L'unité élémentaire d'information de la mémoire est le mot. Chaque mot comprend 18 bits dont 16 d'information, 1 pour le contrôle de parité, 1 po la protection mémoire.

Sa capacité peut varier par blocs de 4 k-mots jusqu'à 32 k-mots.

La mémoire fonctionne par demi-cycle séparé (c'est-à-dire que le cycle de réécriture n'est pas lancé immédiatement après le cycle de lecture).

Pour lire un mot, il faut effectuer un demi cycle de lecture avec effaceme suivi d'un demi-cycle de réécriture. Pour écrire, il faut, après un demi-c d'effacement effectuer un demi-cycle d'écriture.

Il y a trois commandes de la mémoire :

- Demande Mémoire (DM)

A la fin de l'exécution d'une mini-instruction, il y a chargement du registre S, remise à zéro du registre M et envoi d'une demande d'accès en lecture à la mémoire. Si la mémoire est libre, elle commence automatiquement un cycle de lecture qui efface la case mémoire à l'adresse S et remplit le registre M avec le contenu de cette case mémoire.


- Lecture Mémoire (LM)

Si le registre M a été garni, cette action lance un cycle de réécriture de la mémoire et force le transfert du registre M.

- Ecriture Mémoire (EM)

A la fin de l'exécution d'une mini-instruction, cette action accomplit le transfert de la sortie de l'opérateur dans le registre M. En mêma temps, elle lance le cycle d'écriture de la mémpire.

Si une demande de mémoire suit une autre demande, le fonctionnement mémoire fait qu'elle n'est pas prise en compte. De même pour une lecture et écriture. Les transitions non prises en compte sont indiquées en pointillé sur la figure.



I.3 Mini-instruction

Les mini-instructions sont classées en 6 types, notées 0 à 5, qui correspondent à des découpages en champs et à des significations des champs différentes. Ces types se distinguent par la valeur du code de la microfonction notée φ .

I.3.1 Découpage de la mini-instruction

MC	0 1	.2	6	7	9	 11	13	1415
	М	φ		r	,	5	3	

- Zone M : commande de la mémoire

- Zone ϕ : code de la micro-fonction

- Zone r : soit : Zone registre soit : ϕ c : extension éventuelle de ϕ

- Zone S : extension éventuelle de ϕ

- MC10 à MC15 : Signification variable suivant $\phi.$

Quel que soit le type de la mini-instruction, les bits MCO, MC1 auron la même signification : c'est la commande de la mémoire. Leur notation et leur action est la suivante :

MCO	MC1		
1	1		aucune action
0	1	DM	demande d'accès (σ → S, demi-cycle de lecture
1	0	LM	lecture (M → µ, 1/2 cycle d'écriture)
1 0 1 0	0	EM	écriture (σ → M, 1/2 cycle d'écriture)

 σ est le résultat de l'opération exécutée par la mini-instruction en cours, c'est-à-dire la sortie de l'opérateur, et μ vient remplacer U comme opérande, c'est-à-dire que l'entrée de l'opérateur normalement connectée à Π est connectée à Π dans le cas d'une lecture.

Dans tous les types de mini-instructions, les bits MC2 à MC6 représentent le code de la microfonction ϕ .

I.3.2 Types de mini-instruction

Dans ce tableau sont regroupés les découpages et signification des zones des mini-instructions, ainsi que les valeurs des codes ϕ .

Туре	découpage	Registre	Valeur de φ	ζρ complément.	Valeur Immédiate	Madificat de T
0	0 2 6 9 15 M γ r mt	r	4 5 4<28	-		Longue (6 bits)
1	0 2 6 9 11 13 15 M γ r S S T mt - 1	15 ' .	28≰ φ<32	S	-	Courte (3 bits)
2	0 2 6 9 15 M 4 4c mt	-	0≤4 <4	r	•	Longue (5 bits)
3	0 2 6 15 M Y I	-	4≤ ५ <28	•	Longue (9 bits)	Implicite (+ 1)
4	0 2 6 9 15 M φ φc I	-	Ω≤Ψ<4	r	Courte (6 bits)	Implicite (+ 1)
5	0 2 6 9 15 M γ r mt	r	4≤Ψ<28	-	-	Spéciale (6 bits)

Remarque: - signifie absence de la zone.

Les types û et 5 ont le même découpage, mais la zone

modification de T (m t) n'a pas la même signification.

I.3.3 Zones de la mini-instruction

<u>Zone</u> \mathbf{r} : Lorsque cette zone est présente, elle désigne soit un registre, soit une bascule dans le cas de tests.

Zone Υ : Les valeurs de Υ. code de la microfonction. données dans le tableau ne sont pas suffisantes pour définir le type, cependant pour chaque type la valeur de Ψ est nécessairement entre les bornes données. Nous verrons plus loin quels critères définissent le type d'une mini-instruction.

Zone ψ_c : La correspondance entre la valeur du code ψ et la position du champ ψ_c a été choisie de manière à faciliter le décodage.


En effet, si Ψ est compris entre 0 et 4, les trois premiers bits de Ψ valent 0. Si Ψ est compris entre 28 et 32, les trois premiers bits de Ψ valent 1. Dans les autres cas, c'est-à-dire si Ψ est compris entre 4 et 28, les trois premiers bits ne sont pas tous égaux.

Zone valeur Immédiate : (notée I dans le tableau). Dans la miniinstruction de type 3, les bits MC₇₋₁₅, complétés à gauche par des zéros sont envoyés dans l'opérateur. Dans le type 4, ce sont les bits MC₁₀₋₁₅.

I.3.4 Branchements

Un branchement est une modification de la valeur du compteur ordinal T de la mini-machine. Nous ne nous intéresserons qu'aux dix derniers bits de T. notés de O à 9.

La mémoire de contrôle étant divisée en trente deux pages de trente deux mots, les cinq bits poids fort de T indiquent la page, tandis que les cinq bits poids faible indiquent le mot dans cette page.



Comme on le verra, on ne modifie que certains bits de T, les autres conservent évidemment leur valeur.

Cette modification peut être de plusieurs types. Les différents types sont :

- modification implicite

La valeur de T est obtenue par incrémentation de 1 modulo 16. (T+1) modulo $16 \rightarrow T$.

Seuls les quatre bits poids faible de T sont modifiés, les autres restant inchangés. Cette modification ne permet pas de changer de page.

On trouve les mini-instructions de type 3 et de type 4 qui produisent cette modification.

De plus les mini-instructions de test font soit la modificat implicité, soit la modification normale suivant le résultat test.

- modification_normale

On distingue 2 types de modification normale : court et long.


Les informations servant à la modification viennent de la

mini-instruction en cours d'exécution.

Type long (5 bits + 1)

Si
$$MC_{10} = 0$$
 $MC_{11-15} \rightarrow T_{5-9}$, T_{0-4} inchangé

Si
$$MC_{10} = 1$$
 $MC_{11-15} \rightarrow T_{0-4}$, T_{5-9} inchangé




On trouve les mini-instructions de type £ et 2 Cette modification de T permet soit de changer de mot, en restant dans la même page, soit de changer de page, mais en restant à la même adresse de mot.

Type court (2 bits + 1)

Si
$$MC_{10} = 0$$
 $MC_{14-15} \rightarrow T_{8-9}$, T_{0-7} inchangé

Si
$$MC_{10} = 1$$
 $MC_{14-15} \rightarrow T_{3-4}$, T_{0-2} et T_{5-9} inchangé



elle correspond aux microinstructions de type 1. Cette modification de T est une restriction de la précédente.

Il existe cependant un cas particulier :

Si
$$MC_{10} = 0$$
 et que $MC_{11-15} = T_{5-9}$ dans le type 1

ou que $^{
m MC}_{
m 14-15}$ * T $_{
m 8-9}$ dans les types 0 et 2

le compteur ordinal T est remis à zéro.

Cela permet le regroupement sur un point commun situé au mot d'adresse 0 de la page 0, à partir d'une miniinstruction située n'importe où.

- modification spéciale


C'est l'éclatement qui se trouve dans les mini-instructions de type 5.

Cette modification porte sur les bits 3 à 9 du compteur ordinal T, les bits 0 à 2 restant inchangés.

La nouvelle valeur des bits 3 à 9 est calculée à partir de l'ancienne valeur, d'une information venant de l'accumulateur U, ou de M, ou d'un registre général, et d'un masque donné par les bits MC 10 à MC 15 de la mini-instruction.

Dans le cas ou on utilise un registre général, son adresse est déterminée par le champ r.

L'algorithme de modification en pseudo-algol est le suivant



Exemple : Soit

T avant 2 3 8

T avant 0 0 0 1 0 0 0 0 1 0

0 1 2 6 7 9 10 15

MC 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0

En supposant que la micro-fonction commande la modification à partir des bits 0 à 5 d'un registre contenant 5 0 1 4 base 16.


Cela nous conduit à la valeur de T suivante :

Ce branchement permet de faire un décodage, et le masque associé à cette modification de choisir parmi les six bits de l'information à décoder.


On inverse le neuvième bit pour ne rien perdre des différentes valeurs de T. On a n bits à un dans le masque, on peut donc décoder deux puissance n valeurs, donc pouvoir se brancher à deux puissance n adresses. Parmi ces adresses il y en a une qui serait forcement déjà prise si on n'inversait pas le dernier bit.

I.4 Schémas de principe

- I.4.1 Partie opérative (planche 1)
- I.4.2 Partie contrôle (planche 2)



Adresse



Valeur Tests

immédiate

II. MICROMACHINE

Nous appellerons Micro-machine la réalisation cablée de la mini-machine.

Dans ce chapitre sera donnée une description de cette réalisation cablée qui
permet de comprendre comment sont réalisées les microfonctions, et donc
d'augmenter ou modifier la liste des microfonctions disponibles.

La planche 3 (page 22) peut être divisée de haut en bas en trois ensembles :

- la mémoire de masse et ses registres d'accès
- la partie opérative avec ses registres et indicateurs
- la mémoire de commande, la memoire des exécutifs et le séquencement.

II.1 Partie Opérative

Ella comprend :

- un opérateur et les circuits associés
- des registres généraux et autres
- des indicateurs.

II.1.1 Description de l'opérateur

L'opérateur utilisé travaille en parallèle sur 16 bits.

- Il recoit en entrée
 - . 2 informations de 16 bits : α et β
 - . 1 information de 1 bit : CIN (retenue entrante)
- Il délivre en sortie
 - . 1 information de 16 bits $: \sigma$
 - . 1 information de 1 bit : COUT (Report)

Cet opérateur est formé de deux paires de circuits intégrés SN 74181 qui traitent chacun huit bits. Les huit bits poids faible et huit bits poids fort peuvent être traités différemment. L'opérateur fonctionne suivant deux modes :

- . logique :
 - Il réalise les 16 fonctions booléennes de deux variables $(\sigma = \varphi (\alpha, \beta))$. Dans ce mode, le CIN n'intervient pas.
- . Arithmétique :

Il réalise alors 16 fonctions des 3 variables α , β . CIN.

La valeur de l'opérande α peut venir :

- soit d'un périphérique (voir chapitre 4)
- soit de gamma directement $(\gamma_{0-15} \rightarrow \alpha_{0-15})$
- soit de gamma inversé $(\gamma_{0-7} \rightarrow \alpha_{8-15}, \gamma_{8-15} \rightarrow \alpha_{0-7})$
- soit des indicateurs de microprogramme.

Le choix d'une provenance d'un opérande constitue également une fonction de la micromachine.

La valeur de l'opérande y peut venir

- soit d'un registre général R, dont l'adresse est r
- soit de la mémoire de commande dans le cas d'une valeur immédiate.

La valeur de l'opérande β est fonction de μ . Sont réalisées un grand nombre de fonctions qui ne sont pas toutes représentées sur la synoptique.

La valeur de l'opérande µ peut venir

- soit du registre accumulateur U
- soit du registre mémoire M.

La sortie de l'opérateur : σ peut aller :

- soit vers le registre S
- soit vers le registre U
- soit vers un registre général R, dont l'adresse est r.

II.1.2 Registre

Registre S:

Il sert à adresser les mots mémoire, 11 ne possède que 15 positions binaires et reçoit les 15 bits poids fort de la sortie de l'opérateur Le bit de poids faible sert à positionner une bescule (SØ) qui permet de traiter l'octet par microprogramme.

Registre M:

Il possède 16 positions binaires. C'est le registre de donnée de la mémoire (lecture, écriture).

Registre U:

16 positions binaires. C'est l'accumulateur de la micro-machine. Ses poids forts peuvent être remis à zéro indépendamment de ses poids faibles. $\{0 \to U_{0-7}, \sigma_{8-15} \to U_{8-15}\}$

Registres généraux :

Ils sont au nombre de 64 en 8 blocs de 8 registres de 16 bits chacun.


Ils sont adressés par une fonction du contenu du registre J et de 3 bits du champs r de la mémoire de commande. Ils peuvent être étendus jusquà 32 blocs de 8 registres soit 256 registres.

Registre J :

Sert à adresser un registre général, possède 8 positions binaires : L'adresse du registre étant définis de la façon suivante :

$$A_r = J_{2-4} \times 8 + (r \vee J_{5-7})$$
 ($V = "ou logique"$)

où r est une information provenant d'une microinstruction.



II.1.3 Indicateurs de microprogramme

Ils sont au nombre de 4

- $\underline{\mathbf{B}}$: la bascule \mathbf{B} sert dans les rotations, décalages, addition avec retenue, etc...
- SØ: Select-octet, indique la parité de l'octet traité. Elle est positionnée, lors du chargement de S par le bit poids faible de la sortie de l'opérateur, ou bien peut être forcée de l'extérieur.
- SZ : Elle est positionnée à la fin de chaque microinstruction. Elle indique que le résultat de l'opérateur est nul (ZERO).
- SN : Elle est également positionnée à la fin de chaque microinstruction.

 Elle indique que le résultat de l'opérateur est inférieur à réco
 (NEGATIF).

II.1.4 Indicateurs de Programme

Ils sont au nombre de 5. Ils peuvent être positionnés et testés par l'utilisateur de la micromachine.

- PM : Cette bascule inhibe,quand elle est à 1, la protection mémoire. Elle peut être positionnée par 011, 11ème bit de la sortie de l'opérateur σ.
- MA : Sert à masquer les interruptions. Elle peut être positionnée par σ12.
- MS : Indique le mode maitre ou esclave. Elle peut être positionnée par σ13.
- I1 : Indicateur général peut recevoir :
 - la même valeur que SZ quand SZ est chargé.
 - la retenue sortante de l'UAL (CØUT)
 - σ14 14ème bit de σ.
- 12 : peut recevoir :
 - la même valeur que SN
 - le résultat du calcul de débordement (qui est cablé)
 - σ 15, 15ème bit de σ
 - la valeur de la bascule B

II.2 Partie Commande

Elle fait le lien entre le code ϕ , éventuellement étendu du code ϕ c, et les commandes des diverses fonctions de la micro-machine, appelées microfonctions au chapitre précédent.

Elle est formée d'une mémoire dite mémoire des exécutifs et d'une certaine logique de décodage qui n'est pas représentée sur la planche 3.

II.2.1 Mémoire des exécutifs

C'est une mémoire à lecture non destructive de 96 mots de 48 bits. On a 88 exécutifs adressables par microinstructions. Les 8 supplémentaires sont uniquement accessibles en mode maintenance (du pupitre) C'est cette mémoire qui fournit les commandes de micro-machine. L'adresse Ax d'un exécutif est calculée à partir de ϕ et de ϕ c

par un org ane câb	olé	Types
Si 0 < φ< 4 a	alors Ax = 32 + φ x 8 + φ c	2,4
Si 4 ≤ Ψ < 28 a	alors Ax = Ψ	0,3,5
Si 28 € Ψ < 32 €	alors Ax = 64 + (4 - 88) * 8 +4c	1

II.2.2 Découpage d'un exécutif

On distingue plusieurs groupes de bits, appelés champs, dans un exécu

Chaque champ se rapporte à un organe différent de la micro-machine, comme indiqué sur la planche 4. L'échelle à droite, qui regroupe les bits opérants par quatre, facilite l'écriture en hexadécimal des exécutifs.

Les quarante huit bits d'un exécutif ont reçu des noms, dont la première lettre est N, puis un mnémonique, et les différents bits sont numérotés CO, C1 ..., lorsqu'un champ est composé de plusieurs bits.

II.2.3 Commande du multiplexeur μ

(voir planches 3 et 4) pages 22 et 23

1 bit : NMUCO

NMUCO = 0

U + u

NMUCO - 1

M + u

N.B. : la commande mémoire LM force NMUCO = 1

II.2.4 Commande du multiplexeur Y

1 bit : NGACO

NGACO = 0

R + Y

NGACO = 1

 $0 \rightarrow Y_{0-6} \qquad MC_{7-15} \rightarrow Y_{7-15}$

II.2.5 Commandes du multiplexeur α

2 bits : NALCO

NALCI

NALCO	NALCI	α
0	0	γ -
Ð	1	PDG (Y) $(Y_{8-15} + \alpha_{0-7}, Y_{0-7} + \alpha_{8-15})$
1	0	Bus lecture périphérique
1	1	Indicateurs programme
	I.	g ·

II.2.6 Commandes du multiplexeur β

On peut avoir des actions différentes sur le bit poids fort, le bit poids faible et les 14 autres bits.

Ce qui implique 3 groupes de 3 commandes :

NBTOCO, NBTOC1, NBTOC2 pour le bit 0

NBTECO, NBTEC1, NBTEC2 pour le bit 15

NBTCO, NBTC1. NBTC2 pour les bits 1 - 14

NBTOCO	NBTOC1	NBTOC2	βο
0	0	0	μ _O
0	. 0	1	μ _B
0 .	1	O	0
0	1	1	μ_{1}
1	0	. 0	В
1	0	1	μ _O
1	1	0 .	μ ₁₅
1 .	1	1	1
		•	•
NBTFCO	NBTFC1	NBTFC2	β ₁₅ Exemple d'opération:
0	0	. 0	μ ₁₅ Transparence
0	0	1	Potation 8 bits
0	. 1	0	μ ₁₄ Décalage droit ouvert
0	1	1	Décalage gauche ouver
1	0	0	B décalage gauche, B entrant
1	0	1	are and a game to g is offered.
1		0	Yo etcetc Non utilisé
	1		
1	1	1	1
NOTOO	I NIDTOA	NETTOO I	
NBTCO	NBTC1	NBTC2	β ₁₋₁₄
0.	0 -	0	^μ 1-14
0	0	1	$\begin{cases} \mu_{1-7}^{+} \beta_{8-14} \\ \mu_{9-15}^{+} \beta_{1-7} \end{cases}$
			1 ^μ g-15 ^{→ β} 1-7
0	1	0	^μ 0-13
0	1	1	^μ 2-15
1	×	×	0

Le x indique que la valeur de cette position est indifférente.

II.2.7 Commandes de l'opérateur et de la retenue entrante

- Il y a 2 bits de commande pour la retenue entrante CIN NCINCO, NCINC1

N	NCINCO NCINC1		CIN
	0	۵	0
÷	0	1	1
	1	o	bit de poids faible d'un Registre R
×1.	. 1	1	В

- 1 bit pour indiquer le mode dans lequel va travailler l'opérateur

NSGLA = 0 mode arithmétique

NSGLA = 1 mode logique

- 2 groupes de 4 bits

NSGDCO, NSGKC1, NSGDC2, NSGDC3 pour la commande des bits 8 à 15 de l'opérateur.

NSGGCO, NSGGC1, NSGGC2, NSGGC3 pour la commande des bits 0 à 7 de l'opérateur.

Fonctions réalisées : (V ≡ "ou logique", Λ ≡ "et logique")

NSGD)	ao	C1	C2	сз	en mode arithmétique	en mode logique
	0	0	0	0	α - 1 + CIN	ā
	a	O	0	1	(αΛβ)-1+CIN	α Λ β
	O	0	1	0	(αΑβ)-1+CIN	α νβ
	0	0	1	1:	-1+CIN	1 (tous les bits
	O	1	O	o	α+(αΛβ)+C IN	α V β
	O	1	0	1	(αΛβ)+(αV β)+CIN	$\overline{\beta}$
	0	1	1	0.	α - β - 1 + CIN	α θ β
	O	1	1	1	$(\alpha \sqrt{\beta}) + CIN$	α ν β
	1	0	0	o	α + (αVβ) + CIN	α Λ β
	1	٥	o	1	α + β + CIN	α θ β"disjonation
	1	0	1	0	(αΛ <u>β</u>)+(αVβ)+C IN	β
	1	o	1	1	(αVβ) + CIN	α V β
	1	1	O	o	a + a + CIN	0

Parmi ces nombreuses opérations, certaines ne servent jamais.

 $(\alpha \Lambda \beta) + \alpha + CIN$

 $(\alpha \Lambda \overline{\beta}) + \alpha + CIN$

a + CIN

αΛΒ

αΛβ

OL.

II.2.8 Commandes des transferts de σ

Elles sont au nombre de 3 :

NRUC1 pour la commande U_{0-7}

NRUCO pour le transfert de σ dans U

NRUC2 pour le transfert de 0 dans R.

 NRUCO	NRUC1	U
 0	0	inchangé
0	1	$0 \rightarrow U_{0-7}$, U_{8-15} inchangé
1	0	σ + υ
1	1	$0 + U_{0-7}, \sigma_{8-15} = U_{8-15}$

NRUC2 = 0 aucune action sur R

NRUC2 = 1 $\sigma \rightarrow R$

II.2.9 Commandes de modification de T

Ce sont :

NRTCO, NRTC1, NRTC2, NRTC3, NRTC4, NPARAM

NRT	co	C1	C2	СЗ	C4	action sur T
•	0	O	1	0	0	recopie
	0	×	×	1	1	implicite (T+1) _{modulo 16} + T
	0	1	1	0	0	retour pile
	: 0	0	0	0	0	adressage normal
	0	0	0	1	0	test bascule vraie
	0	0	o	o	1	test bascule fausse
	1	0	×	1	1	informations extérieur µ ₀₋₅
	1	1	×	1	1	informations extérieur R_{G-5}
	1	1	1	0	0	informations extérieur R ₂₋₇

Les autres codes ne sont pas employés. Pour les codes désignant un test nous aurons une modification normale de T, si le test est vrai et une modification implicite, si le test est faux. La bascule testéest indiquée par la zone r de la microinstruction, en fonction du tableau suivant :

r = 0 indicateur externe

r = 1 bascule SN

r = 2 bascule SZ

r = 3 bascule SØ

r	#	4	bascule MS	
r	=	5	indicateur programme l	12
r	==	6	indicateur programme	I 1
r	25	7	bascu le B	

Quand NRTCO vaut 1, il y a éclatement et les bits restant indiquent la provenance de l'information extérieure à la partie contrôle.

Il existe en outre la commande NPARAM

NPARAM = 0 aucune action

NPARAM = 1 inhibition du comparateur servant à voir si $T_{5-9} = MC_{11-15}$

En effet, si lors de la modification de T, on a T₅₋₉ = MC₁₁₋₁₅ I-après serait égal à T-avant. Dans ce cas, on remet T à 0, ce qui permet un retour en un point fixe, à l'adresse 0 de la page 0.

Cependant dans les microinstructions ayant une valeur immédiate dans le champ MC₁₁₋₁₅, ce retour pourrait se faire fortuitement si la

microinstruction est implantée en une adresse dont les cinq derniers bits ont justement la même valeur que la constante.

II.2.10 Commandes de modifications de J

2 bits : NRJCO, NRJC1

	NRJCO	NRJC1	J
•	0	٥	inchangé
	0	1	sortie de pile de J. U et des indicateurs.
	1	0	Υ ₁₀₋₁₅
	1	1	J_{0-4} inchangé. $0 \rightarrow J_{5-7}$ (Remise à zéro poids faibles).

II.2.11 Commandes de modification des indicateurs de programmes

NMACO = O MA inchangé

NMACO = 1
$$\sigma_{12} \rightarrow MA$$

NMSCO = 0 MS et PM inchangé

NNSCO = 1
$$\sigma_{13} \rightarrow MS$$
, $\sigma_{11} \rightarrow PM$

·NIDCO	NIDC1	NIDC2	I1	12
1	0	o	s z	s N
1	0	1	CØUT	Ø F (Débordement)
1	1	o	σ 14	σ ₁₅
. 1	w 1	1	s Z	В
	×	×	inchan	gés (horloge inhibée)

II.2.12 Commandes de modification des indicateurs de microprogramme

NSØCO pour l'indicateur SØ (Parfois nommé PØ)

NSØCO = 0:SØ inchangé

 $NSØCO = 1:\sigma_{15} \rightarrow SØ$

NIBCO, NIBC1, NIBC2 pour la bascule B.

NIBCO	NIBC1	NIBC2	В
0 0 0 0	0 0 1	0 1 0	inchangé CØUT I1 I2
1	0	0	σo
1 .	G	1	σ ₀ σ ₁₅
1	1	0	O
1	1	1	1

II.2.13 Commandes des périphériques

2 bits NESCO, NESC1

NESCO	NESC1	
. 0	0	aucune action
0	1	lecture
1	0	écriture (horloge)
1	1	acquittement (horloge)

II.2.14 Commandes du système d'interruption et suspension

Ce sont NTITCO, NSUCO

NTITCO = 0 aucune action.

NTITCO = 1 permet, si une interruption de niveau supérieur à celui en cours est présente, de la prendre en comp

NSUCO = O


aucune action.

NSUCO = 1

interdit la prise en compte d'une suspension lors de l'horloge de la microinstruction.

La signification des 48 bits d'un exécutif est résumée dans le tableau de la page suivante. Les bits ont été regroupés quatre par quatre pour en faciliter l'écriture en hexadécimal.

II.3 Synoptique de la micromachine (planche 3)



II.4 Format des exécutifs (planche 4)

(9 bits)	bits poids		r co	Ţ		
()	faible	NSGD	C1			
	<u>†</u>	NSGD	G2			
			C3			
Commande de	MODE	NSGLA		_		
L'opérateur	bits poids fort		(co			
		NSGG	C1	- 1		
			C2	ŀ		
			L C3	\dashv		
(9 bits)	β_0	*****	CO			
		NBTO	C1	ı		
Commande du			C2	╌├		
	β_{15}	Nome	CO	ł		
Multiplexeur $oldsymbol{eta}$		NBTF	{ C1 C2	ı		
				-		
	β_{1-14}	NBT	CO	r		
		MPT	G2			
1 1 1				7		
Commande de la reter (2 bits)	ue entrante	ncin	{ c0 c1			
Commande des transfe	erts (3 bits)		1 co	1		
σ→ R, σ→ U	110 (3 0200)	NRU	c1			
			C2			
Commande du système	(2 bits)	NSU	со			
d'interruption et de		NTIT	co	_		
Commande de la basci			(co			
	(5 222)	NIB	dc1			
			<u>C2</u>	_		
Commandes de I ₁ , I ₂	(3 bits)		∫ co	1		
1 2		NID	{ c1	ł		
			C2	_		
Commandes de MA, MS	(2 bits)	NMACO		-		
		NMSCO NMSCO		-		
Commande du registre	e J (2 bits)	NRJ	{CO	ı		
			1 <u>c1</u>			
Commande des périphe	ériques (2 bits)	NES	(CO	ļ		
			C1	-		
Commande du multiple	exeur α (2 bits)	NAL	∫ co			
		*****	<u> C1</u>	_		
Commande du multiple	exeur µ	NMU	co	_		
Commande du multiple	exeur Y	NGA	co			
			100			
			C1			
Commande de modifica	ation de T	NR.T	C2	L		
(6 bits)			C3			
			<u>C4</u>			
1		NPARAM		_		
Commande de la basci	ıle SØ	NSØ	ω			

III. MACROMACHINE ET MICROMACHINE MITRA 15


III.1 Macromachine

Modulaire et microprogrammée, elle est de type tourbillonaire à accumulateur La mémoire principale est composée de blocs de 4096 mots de 16 bits.


Six registres ont des fonctions particulières :

- A Accumulateur
- E Extension de l'accumulateur
- P Compteur de Programme (compteur ordinal)
- X Index
- L Base Locale
- G Base Générale

La structure interne est grossièrement la suivante :



La macromachine peut exécuter 86 instructions de format fixe 16 bits.



III.2 Mode d'adressage des instructions

Les valeurs des registres Index, Base-Locale et Base-Générale, servent, aver le déplacement D, à calculer une adresse. Cette adresse peut être celle d'un opérande, celle où ranger les résultats, la nouvelle valeur du compteur de programme P ou peut également servir de valeur immédiate. L'adressage peut donc être immédiat, local, général, indexé, indirect ou combinaison descinq Dans le cas de branchement il peut être relatif aval ou amont. Ces modes d'adressage permettent d'écrire des programmes translatables.

III.3. Liste des instructions de la macromachine


		dures.	code		durée
idi. Parak sakas	ne toneton	en je	Syntholic	que tonation	10.05
	1 - instructions de chargement		XAE	Echange de A et de E	4.3
	instructions de rangement	maitre/esciave	XAX	Echange de A et de X	4,3
LDA	Chargement de A	2,1	XEX	Echange de E et de X	4,3
LDE	Chargement de E	2,1	XAA	Echange des octets droit et gauche de A	2,8
LDX	Chargement de X	2,1	CCA	Complémentation logique de A	2,8
LBL	Chargement de l'octet gauche de A	2,6	CCE	Complémentation logique de E	2,8
LBR	Chargement de l'octet droit de A	2,6	AAE	Intersection de A et de E dans A	3,1
LBX	Chargement d'un octet dans X	2,6	AIE	Réunion de A et de E dans A	3,1
LLD	Chargement de A et de E	3,4	AEE	Disjonction de A et de E dans A	3,1
LEA	Chargement de l'adresse effective dans A	2,7; 3,3	CNA	Complémentation algébrique dans A	3,1
STA	Rangement de A	2,2	LNE	Chargement de -1 dans E	2,8
STE	Rangement de E	2,2	CNX	Complémentation algébrique dans X	3,1 3,3
STX	Rangement de X	2, 2 3.4	ACE	Addition du report dans E	3,3 3,1
STS	Rangement sélectif	2,5	CHX	Division de X par deux	3.7
SBL	Rangement de l'octet gauche de A	2,5 2,5	LDR STR	Chargement d'un registre dans A	4.3
SBR	Rangement de l'octet droit de A	3.5	3111	Rangement de A dans un registre	•
DST	Rangement de A et de E	2,8, 3,1		6 - instructions de branchements	test satisfait/ test non satisfait
SPA	Rangement de l'adresse-programme	2,0,0,1	BRU	Branchement inconditionnel	1,3
	2 - Instructions arithmétiques et logiques		BRX	Branchement indexé	1,6
ADD	Addition dans A	2.1	BCT	Branchement si indicateur C vrai	1,9/2,9
ADD SUB	Soustraction dans A	2.1	BOT	Branchement si indicateur O vrai	1,9/2,9
MUL	Multiplication entière microprogrammée	40,-	BCF	Branchement si indicateur C faux	1.9/2.9
DIV	Division entière microprogrammée	45,-	BOF	Branchement si Indicateur O Iaux	1,9/2,9
OR	Réunion dans A	2,1	BAZ	Branchement si A nul	2,2/3,2
EOR	Disjonction dans A	2,1	BAN	Branchement si A négatif	2,2/3,2
AND	Intersection dans A	2,1	BE	Branchamant ci égal)	
CMP	Comparaison	3,2; 4,1; 5	BZ	Branchement si nul (equivalent a bC)	1,9/2,9
ADM	Incrémentation en mémoire	2,4	BL	Branchement si négatif / équivalent	1,9/2,9
FAD	Addition flottante		BLZ	Branchement si inférieur (à BOT	1,3/2,3
FSU	Soustraction flottante		BNE	Branchement si différent / équivalent à BCI	1,9/2,9
FMU	Multiplication flottante		BNZ	Branchement Striott nut)	,
FDV	Division flottante		BGE	Branchement si supérieur ou égal /équivale	nt 1,9/2,9
		n = nombre de	BPZ	Branchement si positif ou nul là BOF	
	3 - instructions sur chaînes de caractères	caracteres		THE TOTICHOUS SPECTROCK	
MVS	Déplacement d'une chaîne de caractères	2.5 + 3.7 n			
TRS	Transcodage d'une chaine de caractères			7 - instructions de lecture-écriture	0.5
CPS	Comparaison à une chaîne de caractères		RD	Lecture directe	3,5
	A 1 14 CALCULA NA	n = nombre de	WD	Ecriture directe	3,5
0110	4 - instructions de décatage	decalages		0 Instructions de communication	
SHR	Décalage		01.0	8 - instructions de communication	maitre/esclave
SHC	Décalage spécial Décalage logique simple à gauche	4.3 + 1.2 n	CSV	Call section Call superviseur	8,3/ 8,7 8.8
SLLS	Décalage logique double à gauche	4,3 + 2,1 n	RTS	Retour section	4,9/4,5
SLLD SRLS	Décalage logique simple à droite	4.3 + 1.5 n	RSV	Retour superviseur	6,2
SBLD	Décalage logique double à droite	4,3 + 1,5 n	MOV	riatour superviseur	0,2
SAS	Décalage arithmétique simple à droite	4,3 + 2,1 n		9 - instructions sur interruptions	
SAD	Décalage arithmétique double à droite	4,3 + 1,5 n	STM	Masquage des interruptions	3,4
SLCS		4,3 + 1,2 n	CLM	Démasquage des interruptions	3.3
SLCD		4.3 + 2.1 n	DIT	Désactivation d'interruption et changement	
SRCS	Décalage circulaire simple à droite	4,3 + 1,5 n	D.,	de contexte	
SRCD		4,3 + 2,7 n			n = nombre
				10 - instructions de protection	de mots
	5 - instructions sur registres		TES	Test et marquage	4
SRG	Opération sur registre		ĹĎP	Chargement de la protection mémoire	4,-+1,4 n
ICX	Incrémentation de X	2,2			
DCX	Décrémentation de X	2 ,2		11 - instructions spéciales de décalage	
ICL	Incrémentation de L	2,2	NLZ		1,6 + 1,8 n
DCL	Décrémentation de L	2,2	PTY	Calcul de parité	1.9 + 1,2 n

III.4 Réalisation Physique de la macromachine

La macromachine MITRA 15, qui n'a pas d'existence physique, est simulée par la micromachine qui est réalisée par câblage.


(pour les T.P. de microprogrammation, on ne se sert pas d'une micromachine cablée, mais d'un modèle, rigoureusement équivalent programmé sur le CII IRIS80)

Les registres de la macromachine sont logés dans le bloc zéro des registres généraux de la micromachine (Registres O à 7).



III.5 Algorithme de Simulation

L'algorithme de simulation de la macromachine est évidemment microprogrammé. L'organigramme très simplifié de ce microprogramme est donné en pages suivantes, ainsi que la liste des exécutifs utilisés.



Ce microprogramme boucle indéfiniment. Il n'y a pas de moyen "interne" d'en arrêter le déroulement.

La liste des exécutifs utilisés est donné en pages suivantes.

TYPE () (\range c. Tc	0000FF80	0000AD00	00000480	1 1 3 0 00009480 0A000000		000009000	00000 4B6	00006336	1D 0 0 00009C80 0A000000	08060000	0008000	OOOOEFOO	O200FF80	00800000	. 6 0 0000CE00 0A000000	0090000	• 1E 0 0 0000C600 2A100000	8A500000		8A500000		• • 6 0000AF80 08000300	' ' 7 0000FD00 08000100	' 1F 0 0000AF92 4A000000	' ' 0000AE12 4A00000	1 1 2 00000AE00 0A000000	1 1 3 0000FF80 0A000200	, , 4 0000AD00 08004000	, , , , , , , , , , , , , , , , , , ,	1 1 6 0000AD00 08003832	1 1 00000000 080000000
FONCTIONNEMENT	+ U R + y + coupleur	ai		> - 1	ביים ביים	1, 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1			1	2 + 12					D 64 1	A A B décalage logique gauche	2 t DO t D II C t B décalage circulaire cauche	+ b II in + RO IIO 115 + B arithmétique droit	115 + B décalage logique droit	to it is a RO IIO with Brotation droite	11. All 11. All 11.									towart inditest : + I refort nile	בווקונער ב ב ב ב ב ב ב ב ב ב ב ב ב ב ב ב ב ב ב

Remarque: La code de ces exécutifs n'est donné qu'à titre d'exemple.

e Te	0 02000000 000000000	. 1 0000AD00 08000012	0 0000FF80 08000C8E	0 0000AD00 0800108E	0 0000ADOC 0800188E	1 0000AD 00 09 00 38 E 2	1 0000AD27 08001892	0 0000AD00 88000000	0 000094AF 1A800000	0 0000AD36 C8000000	. 0 0000AD00 08600000	0 0000AD00 08700000	0 0000AD00 08400000	0 0000AD00 08500000	0 0000ADOE 01000010	0 0000AD00 080C0000	0 0000FF80 08006000	. 0 0000AD00 08008000	0 0000AD00 08010000	0 0000AD00 080E0000	0 0000AD00 08080000	0 0000AD27 08000000	0 0000AD 2F 08000000	0 0000FF80 08000600			0 0000ADO0 0800@1.00		O 0000AD00 0800408E	0 0000CD00 0800 0000	0 0000AE00 08000000	0 0000AD12 48000000
رد [،]	0		_	_	_	-	_			_			_		_		2	-	•	-	•		_	~	0	_	7	_	7	~,	-	·`
떮								Ū	•		٠					, ,	•					_	_	••	•			-			_	•••
TYPE	7	7	4	7	7	7	7	7	-	-	-	-	-	-	-	-	•	-	-	-	•	-	•	-	-	_	•	-	4	7	7	7
MNEMONIQUE	#BBP	HLT	នា	ਜ਼	AC	ACR	DMS	II.	P+2P	noxn	≡ 08	=1B	=5 B	=PB	⊕ 1₩	FUP	-RJU	an =	=UA	₫8#	¶Z₽	8	EI.	AT.	■URJ	M+1U	-M-	di D	MCJ	0000	0000	1000 3
FONCTIONNEMENT	B - Bit de protection mémoire (BP)	arrêt u + U recopie de T		coupleur U	acquitement suspension avec retour pile	acquitement suspension sans retour pile	nement du déro	t des inte	$P+2 \rightarrow P$, U et test des interruptions	0 t n m 2	D + 3 = 4 0 :	7 1 Br 4 U	+	13 t a a t 51a	ØS †	+ II, uI	R(J) + U = 0 + J	nl3 + MS, μ + U, μl1 + PM	u12 + MA, u + U	B + 12, 83 + 11	2 + II, N + I2, u + U	n † •		MA + U12, MS + U13, I1 + U14, I2 + U15	u + R (J), U 0 + J		n	ul2 + MA,ul3 + MS, ul4 + Il, ul5 + I2	ب ب	ტ 		nd + ug, ng + un

TYPE Q QC TC	0 Néant		7	0 4 1 0 0100AD00 08000008	0 5 ' 0 0100ADO0 08000004	3 6 ° 0 0000FF80 0800008E	3 7 ' 0 0000AF80 0800028E	5 8 t 1 0000AD00 08000072	5 9 ' 1 0000AD00 0800006E	5 A ! 1 0000AD00 OF00004E	•	, C ' 0 000094AF 1A000000	000000480 080000000	' E ' 0 00009480 0A080000	' F ' 0 00006300 18000000	3 10 ' 0 0000FE00 0A00008E	00000000	' 12 ' 0 0000EF00 0A080000	13 ' 0 0000BD80 0A080000	' 14 ' 0 0000AD44 85A00000	, 15 ' 0 0000C600 3A100000	16 ' 0 0000ADO0 0A000000	' 17 ' 0 0000AD00 0A080000	18 0 0000FF80 08000000	' 19 ' 0 0000FD12 4A000000	' 1A ' 0 0000FD00 QA000000	1 1B ' 0 0000AF80 0AC00000	10 1	10 1	
MEMONIQUE				Z	IF	MCJ D	MCUG	BRD	BRG	MURT	R+2U	R+2R	R+UU	R+UI	R-UU	MCR	R-1R	R.UI	RIUI	U/BR	RXBR	≖ UR	In =	RU RU	URRI	URRO	RURO			
PORCTIONNEMENT	ı	•	ı	Test bascule vraie, $\mu \rightarrow U$	cule	MC 7-15 / + U7-15, o + $U0-6$. no-7,	éclatement suivant R2-7, $\mu + U$	suivant	éclatement suivant $\mu 0-5$, $\mu + R$, $\mu D + UD$, $O + UG$	+ 2 +	+ 2 +	R + u + u	† ===+	n + n	$MC 8-15 \rightarrow R9-15, U8-15, O \rightarrow RO-7, UO-7$	†	u + R, U 2 + 11	†	Þ	2 + R, U B + R 15, U15 C +	†	$\mu \rightarrow R, U S \rightarrow II N \rightarrow I2$	10 t 24	UG + RD,	nG → RG, UG RD → RD, UD	+ RG, UG D + RD,			

IV. INTERRUPTIONS ET SUSPENSIONS

IV.1 Suspensions

Une suspension est à la micro-machine ce que l'interruption est à la macromachine. Voyons le déroulement d'une suspension.

La gestion d'un périphérique est assurée par un micro-programme de la mémoire de commande de la micromachine. Le périphérique demande que son micro-programme s'exécute, pour cela il positionne à "1" une bascule de suspension qui lui est réservée. (voir planches 5 et 6 page 34) La priorité de cette demande est le numéro de sa bascule, si cette demande est la plus prioritaire, on lit dans la Mémoire Associée aux Suspensions (M.A.S) un mot de seize bits qui donne tous les renseignements sur le micro-programme dont le périphérique demande l'exécution. (D de mur du pa et D des données)

IV.1.1 Mémoire Associée aux Suspensions

Bit 3

Signification des différents champs d'un mot de la M.A.S.

- Bits 0.1 On a regroupé les trente deux suspensions possibles en quatre niveaux. Il y a quatre niveaux de suspension, indiqués par un registre de deux bits, N, qui peut recevoir les deux premiers bits de la M.A.S.
- Bit 2 Ce bit commande la sauvegarde des registres J et U, ainsi que des indicateurs, dans les piles câblées.
 - Ce bit interdit la prise en compte d'une suspension si une demande mémoire est en cours. Le signal « est mis à "1" si on fait une demande mémoire (DM) et remis à zéro si on fait une lecture ou écriture (LM, EM). On ne prend pas en compte une suspension soit parce que son niveau est inférieur au niveau en cours, soit parce que le registre M de communication avec la mémoire contient une valeur à sauvegarder (après DM), soit enfin parce que dans l'exécutif en cours, le bit NSU (II.2.14) est positionné.

La bascule de suspension est mise à zéro par le périphérique lorsqu'il a satisfaction, aucune demande n'est donc perdue.

pile de sauvegarde

- Bits 4.7 Chargés dans les bits 2.5 du registre J, indiquent donc un bloc de quatre ou huit registres affecté au micro-programme dont le périphérique demande l'exécution.
- Bits 9.15 Chargés dans les bits 0.6 du registre compteur ordinal T, donnent donc l'adresse du microprogramme. Cette adresse est toujours multiple de huit (trois derniers bits à zéro).

IV.1.2 Communication Micro-machine - Périphérique

La micromachine peut envoyer des ordres aux périphériques, lecture, écriture ou acquittement, bits NES (II.2.13). Pour désigner le périphérique qui doit exécuter l'ordre, on donne son adresse sur les cinq bits poids faible de Y. (voir synoptique). (page 22) Le périphérique peut envoyer des requêtes à la micro-machine, sous la forme de suspensions.

Enfin la micromachine et les périphériques peuvent échanger des données de seize bits, l'entrée des données se faisant sur α et la sortie sur σ (fil non représenté).

IV.1.3 Interruptions


Une interruption s'adresse à la macromachine. Si une interruption a un niveau de priorité supérieur au niveau en cours et que les interruptions sont testées par le bit NTIT (II.2.14), alors elle déclanche une suspension.

Une interruption est une suspension de priorité trente.

Le microprogramme associé à cette interruption va trouver dans le registre huit le code binaire du niveau de priorité de l'interruption et calcule deux adresses grâce à ce code. Dans une zone de la mémoire de masse donnée par la première adresse, le microprogramme sauvegarde le contexte de la macromachine, c'est-à-dire les registres P,L,G,A,E,X et les indicateurs de programme. Puis il charge dans ces registres et indicateurs le contexte du programme d'interruption qui se trouve dans la mémoire de masse à la deuxième adresse.


Le microprogramme d'interprétation déroule alors les macro-instructions du macro-programme de traitement des interruptions.

Schéma d'une interruption



L'exécution de chaque instruction, notée — du niveau macro-machine, équivaut à un tour complet du niveau micro-machine.

IV.3 Format du mot de M.A.S (planche 5)



IV.4 Schéma du système d'interruption et suspension (planche 6)

