

EC2x&EG06&AG35 NAU8810 Codec 调试指导

LTE/LTE-A 系列

版本: EC2x&EG06&AG35_NAU8810_Codec_调试指导_V1.1

日期: 2018-05-25

状态: 临时文件



上海移远通信技术股份有限公司始终以为客户提供最及时、最全面的服务为宗旨。如需任何帮助,请随时联系我司上海总部,联系方式如下:

上海移远通信技术股份有限公司 上海市徐汇区虹梅路 1801 号宏业大厦 7 楼 邮编: 200233 电话: +86 21 51086236 邮箱: info@quectel.com

或联系我司当地办事处,详情请登录: http://quectel.com/cn/support/sales.htm

如需技术支持或反馈我司技术文档中的问题,可随时登陆如下网址:

http://quectel.com/cn/support/technical.htm

或发送邮件至: <u>support@quectel.com</u>

前言

上海移远通信技术股份有限公司提供该文档内容用以支持其客户的产品设计。客户须按照文档中提供的规范、参数来设计其产品。由于客户操作不当而造成的人身伤害或财产损失,本公司不承担任何责任。在未声明前,上海移远通信技术股份有限公司有权对该文档进行更新。

版权申明

本文档版权属于上海移远通信技术股份有限公司,任何人未经我司允许而复制转载该文档将承担法律责任。

版权所有 ©上海移远通信技术股份有限公司 2019, 保留一切权利。

Copyright © Quectel Wireless Solutions Co., Ltd. 2019.

文档历史

修订记录

版本	日期	作者	变更表述
1.0	2018-02-27	徐磊	初始版本
1.1	2018-05-25	徐磊	增加了第4章内容,简介 Codec 增益调试



目录

文林	当历史		2
目表	₹		3
表棒	各索引		4
图片	十索引		5
1	引言		6
2	2.1. N	├绍 IAU8810 上行通路图 IAU8810 下行通路图	8
3	3.1. N	序器配置介绍 IAU8810 Codec 读写寄存器 AT 格式	10
	3.2. M 3.2.1. 3.2.2. 3.2.3. 3.2.4.	PGA 增益控制寄存器(0x2D)ADC Boost 控制寄存器(0x2F)	11 12 13
		下行增益调试	15 15 16
4		益调试指导 DC_Volume	
5	附录 A 寄	存器列表	22




表格索引

表 1:	MIC 控制寄存器简介	.11
	MIC 控制寄存器配置	
表 3:	PGA 增益控制寄存器简介	12
表 4:	PGA 增益控制寄存器配置	13
	ADC BOOST 控制寄存器简介	
表 6:	ADC BOOST 控制寄存器配置	14
	ADC 增益控制寄存器简介	
表 8:	ADC 增益控制寄存器配置	15
表 9:	DAC 增益控制寄存器简介	15
	DAC 增益控制寄存器配置	
	DAC 限幅器寄存器简介	
	: DAC 限幅器寄存器配置	
表 13	SPEAKER 增益控制寄存器简介	17
	SPEAKER 增益控制寄存器配置	
表 15	: 输出控制寄存器简介	18
表 16	· 输出控制寄存器配置	19



图片索引

图 1:	NAU8810 整体通路图	7
图 2:	NAU8810 上行通路图	8
图 3:	NAU8810 下行通路图	9
图 4:	NAU8810 寄存器读写指令规则示意图	.11
图 5:	NAU8810 SPKBOOST 供电推荐值	19
图 6:	CODEC 与模块 DSP 拓扑图	20
图 7.	增益过大导致信号削波	20



1 引言

本文档主要介绍 NAU8810 Codec 的 ADC/DAC 路径上各级增益相关寄存器的调试方法,适用于不同客户针对 NAU8810 Codec 声音大小的调试需求。

目前支持 NAU8810 Codec 的移远通信模块包括:

- EC2x (EC25, EC21, EC20 R2.1, EC20 R2.0)
- EG06
- AG35

调试前需要首先明确设备使用的输入输出路径,例如 MIC_IN、SPK_OUT 各自使用的接口,然后通过查看 Codec 的内部通路图,了解上下行路径上的寄存器。

使用 AT+QIIC 指令去读取 Codec 寄存器的值,来确定通路上开关都有连接,不需要的开关都已经断开,确认通路上要使用的模块都要打开供电(Power Management Register),再查看通路上原始的增益是多大。之后就可以按照实际的需要去调节对应寄存器的增益大小。

2 音频路径介绍

目前软件默认使用的 NAU8810 的硬件通路图如下图所示,MIC 差分输入、单端和差分两路输出。




图 1: NAU8810 整体通路图

客户可以根据实际产品设计需求,重新配置输入输出,比如选择单端 MIC 输入、或者只使用单端和差分输出中的一个可以关闭掉另一路输出的供电,可以达到省电目的。

2.1. NAU8810 上行通路图




图 2: NAU8810 上行通路图

NAU8810 默认上行 MIC 走差分信号到 PGA 合成一路通过 ADC Boost 进入 ADC,转换为数字信号通过 PCM 接口给到 Quectel 模块,中间会有寄存器 0x2D/0x2F 可以调节模拟增益。

如果是单端 MIC 输入,信号走 MIC+直接到 ADC Boost 进入 ADC,此时 MIC- 到 PGA 开关要断开,PGA 到 MIC+的开关接到参考电平 VREF,可以通过寄存器 0x2C/0x2F 完成这个路径选择,可以通过寄存器 0x2F 调节模拟增益。



2.2. NAU8810 下行通路图




图 3: NAU8810 下行通路图

下行只有单声道 DAC, Quectel 模块通过 PCM 接口输出数字音频信号到 NAU8810, 经过 DAC 后分成两路模拟输出:一路 MOUT 单端输出,另一路 SPKOUT+/-差分输出。

3 上下行寄存器配置介绍

3.1. NAU8810 Codec 读写寄存器 AT 格式

读寄存器值:

AT+QIIC=1,0x1A,0x58,2

指令中 4 个参数的意义如下:

1 表示读取

0x1A 代表 NAU8810 Codec

0x58 寄存器地址(实际指向地址 0x2C,下面会详述)

2 代表读取寄存器的长度 2 代表读 16 位值

写入寄存器值:

AT+QIIC=0,0x1A,0x58,1,0x03

指令中5个参数的意义如下:

0 表示写入

0x1A 代表 NAU8810 Codec

0x58 寄存器地址

1 表示写入的寄存器长度为8位

0x03 表示写入寄存器的值

NAU8810的寄存器物理长度是8位的,但是寄存器的值是9 bit,所以实际使用的时候将数值的最高位 (D8)放在了地址寄存器的最低位 (D0),同时地址寄存器中地址全部左移一位,在写入寄存器指令的时候,只需要写入1个字节,读取的时候读取2个字节,例如写入0x03,读取值为0x003。

示意如下:




图 4: NAU8810 寄存器读写指令规则示意图

3.2. MIC 增益调试

3.2.1. MIC 控制寄存器(0x2C)

表 1: MIC 控制寄存器简介

寄存器	说明
寄存器名称	MIC 控制寄存器(Input Signal Control Register)
寄存器功能	控制 MIC 路径的选择以及 MIC Bias 输出电压
寄存器地址	0x2C
推荐值	0x003
读取寄存器指令	AT+QIIC=1,0x1A,0x58,2



写入寄存器指令	AT+QIIC=0,0x1A,0x58,1,0x03
寄存器说明	该寄存器可以控制 MIC 路径到 PGA 的选择,默认是按差分 MIC-/+信号到 PGA
H1 11 11E NO.7/1	配置的;假如使用单端 MIC,只使用 MIC+,则需要重新配置寄存器 0x2C 和 0x2F。

表 2: MIC 控制寄存器配置

Bit	描述(默认值 0x003)
	控制 MICBIASV 的输出电压(同时还受寄存器 0x3A D4 影响):
	MICBIASM[4] = 0 Address (0x3A)
	00:VDDA*0.9
	01:VDDA*0.65
	10:VDDA*0.75
D7-D8	11:VDDA*0.5
	MICBIASM[4] = 1 Address (0x3A)
	00:VDDA*0.85
	01:VDDA*0.6
	10:VDDA*0.7
	11:VDDA*0.5
D2 DC	Reserved
D2-D6	00000
	NMICPGA 控制开关,控制 MIC-到 PGA 的通断:
D1	0: MICN not connected to input PGA.
	1: MICN to input PGA Negative terminal.
	PMICPGA 控制开关,控制 MIC+到 PGA 的路径选择:
D0	0: Input PGA Positive terminal to VREF
	1: Input PGA Positive terminal to MICP through variable resistor

3.2.2. PGA 增益控制寄存器(0x2D)

表 3: PGA 增益控制寄存器简介

寄存器	说明 ····································
寄存器名称	PGA 增益控制寄存器(PGA Gain Control Register)
寄存器功能	该寄存器控制上行差分信号通过 PGA 的增益
寄存器地址	0x2D



推荐值	0x014(3dB) 实际 NAU8810 的上行声音有点小,可以调到 15dB 左右
读取寄存器指令	AT+QIIC=1,0x1A,0x5A,2
写入寄存器指令	AT+QIIC=0,0x1A,0x5A,1,0x14
	该寄存器增益范围为-12~35.25dB,可以根据实际需要来调节增益的大小;当 ALC

表 4: PGA 增益控制寄存器配置

Bit	描述(默认值 0x010)
D8	Reserved 0
D7	PGA Zero Cross Enable 0: Update gain when gain register changes 1: Update gain on 1st zero cross after gain register write
D6	Mute Control for PGA 0: PGA not mute 1: PGA mute
D0-D5	Programmable Gain Amplifier Gain (PGA Gain Range: -12dB to +35.25dB in 0.75dB increments) 000000: -12dB 000001: -11.25dB 000010: -10.50dB 010000: 0dB 111110: 34.5dB 111111: 35.25dB

3.2.3. ADC Boost 控制寄存器 (0x2F)

表 5: ADC Boost 控制寄存器简介

寄存器	说明
寄存器名称	ADC Boost 控制寄存器(ADC Boost Control Register)
寄存器功能	该寄存器控制上行 MIC+信号到 ADC Boost 的开关以及差分信号通过 ADC Boost 的增益



寄存器地址	0x2F
推荐值	0x000 (0dB)
读取寄存器指令	AT+QIIC=1,0x1A,0x5E(0x5F),2
写入寄存器指令	AT+QIIC=0,0x1A,0x5E(0x5F),1,0x00
寄存器说明	当使用差分 MIC 信号,经过 PGA 之后,可以通过 0x2F 寄存器的 D8 控制一个 0dB 或者 20dB 的增益,不过这个增益步进有点大,谨慎使用,当 D8 设置为 1 时,因为这个 D8 是放在地址的最低位,所以 QIIC 指令中寄存器地址由 0x5E 变成 0x5F;当使用单端 MIC,需要通过 MIC+直接到 ADC Boost 的话,可以通过 0x2F 的 D4-D6 来控制通断以及增益。当使用差分 MIC 的时候,D4-D6 需要断开,当使用单端 MIC+的时候,D8 的 20dB 增益不对这一路生效。

表 6: ADC Boost 控制寄存器配置

Bit	描述(默认值 0x100)
	PGABST Gain
D8	0: PGA output has +0dB gain through input Boost stage
	1: PGA output has +20dB gain through input Boost stage
D7	Reserved
	0
D4-D6	PMICBSTGAIN, 控制 MIC+到 ADC 前的开关通断以及增益大小 (PMICBSTGAIN Gain Range: -12dB to 6dB in 3dB increments) 000: Path Disconnect 001: -12dB 010: -9dB 101: 0dB 110: 3dB 111: 6dB
D0-D3	Reserved 0000

3.2.4. ADC 增益控制寄存器 (0x0F)

表 7: ADC 增益控制寄存器简介

寄存器	说明
寄存器名称	ADC 增益控制寄存器(Digital ADC Gain Control Register)



寄存器功能	该寄存器控制上行 ADC 数字增益
寄存器地址	0x0F
推荐值	0x0FF (0dB)
读取寄存器指令	AT+QIIC=1,0x1A,0x1E,2
写入寄存器指令	AT+QIIC=0,0x1A,0x1E,1,0xff
寄存器说明	默认按照 OdB 来配置。

表 8: ADC 增益控制寄存器配置

Bit	描述(默认值 0x0FF)
D8	Reserved 0
D0-D7	ADC Gain,控制上行数字增益大小(ADC Gain Range: -127dB to 0dB in 0.5dB increments) 00000000: Unused 00000001: -127dB 00000010: -126.5dB 11111111: 0dB

3.3. 下行增益调试

3.3.1. DAC 增益控制寄存器 (0x0B)

表 9: DAC 增益控制寄存器简介

寄存器	说明
寄存器名称	DAC 增益控制寄存器(Digital DAC Gain Control Register)
寄存器功能	该寄存器控制下行 DAC 数字增益
寄存器地址	0x0B
推荐值	0x0FF (0dB)
读取寄存器指令	AT+QIIC=1,0x1A,0x16,2



写入寄存器指令	AT+QIIC=0,0x1A,0x16,1,0xff
寄存器说明	根据实际情况选择增益的大小,配置为 0x000 时下行 mute。

表 10: DAC 增益控制寄存器配置

Bit	描述(默认值 0x0FF)	
D8	Reserved 0	
D0-D7	DAC Gain,控制下行数字增益大小(DAC Gain Range: -127dB to 0dB in 0.5dB increments) 00000000: Digital Mute 00000001: -127dB 00000010: -126.5dB	
	 11111110: -0.5dB 11111111: 0dB	

3.3.2. DAC 限幅器 (0x19)

表 11: DAC 限幅器寄存器简介

寄存器	说明
寄存器名称	DAC 限幅器寄存器(Digital DAC Limiter Register)
寄存器功能	该寄存器控制下行 DAC Limiter 功能
寄存器地址	0x19
推荐值	0x000
读取寄存器指令	AT+QIIC=1,0x1A,0x32,2
写入寄存器指令	AT+QIIC=0,0x1A,0x32,1,0x00
寄存器说明	如果要提升下行的音量,在不需要使用限幅器的情况下,可以通过 Limiter Volume Boost 来给下行 DAC 增加最多 12dB 的增益。使用这个功能前,需先确认 0x18

表 12: DAC 限幅器寄存器配置



Bit	描述(默认值 0x000)
D7-D8	Reserved
	0
	DAC Limiter Programmable signal threshold level determines the level at which the limiter
	starts to operate.(当 0x18 寄存器的最高位 DACLIMEN=0 时 Limiter 生效, 否则 Limiter Volume
	Boost 生效)
D4-D6	000: -1dB
	001: -2dB
	010: -3dB
	011: -4dB
	100: -5dB
	101 to 111: -6dB
	DAC Limiter volume Boost, can be used as a standalone volume Boost when DACLIMEN=0.
	(Limiter Volume Boost Range: 0dB to 12dB in 1dB increments)
	0000: 0dB
D0-D3	0001: 1dB
	0010: 2dB
	1011: 11dB
	1100: 12dB
	1101 to 1111: Reserved

3.3.3. Speaker 增益控制寄存器 (0x36)

表 13: Speaker 增益控制寄存器简介

寄存器	说明
寄存器名称	Speaker 增益控制寄存器(Speaker Gain Control Register)
寄存器功能	该寄存器控制下行差分信号模拟增益
寄存器地址	0x36
推荐值	0x039 (0dB)
读取寄存器指令	AT+QIIC=1,0x1A,0x6C,2
写入寄存器指令	AT+QIIC=0,0x1A,0x6C,1,0x39
寄存器说明	该寄存器增益范围为-57dB~6dB,可以根据实际需要来调节增益的大小。当 D6 位配置为 1 时下行差分输出被 Mute。



表 14: Speaker 增益控制寄存器配置

Bit	描述(默认值 0x039)
D8	Reserved
	0
	SPKZC (Speaker Gain Control Zero Cross)
D7	0: Change Gain on Zero Cross ONLY
	1: Change Gain Immediately
	Mute Control for SPK
D6	0: Speaker Enable
	1: Speaker Mute
	Speaker Gain (SPK Gain Range: -57dB to +6dB in 1dB increments)
	000000: -57dB
	000001: -56dB
	000010: -55dB
D0-D5	
	111001: 0dB
	111110: 5dB
	111111: 6dB

3.3.4. 输出控制寄存器(0x31)

表 15: 输出控制寄存器简介

寄存器	说明
寄存器名称	输出控制寄存器(Output Register)
寄存器功能	该寄存器控制下行差分/单端信号最终的输出增益
寄存器地址	0x31
推荐值	0x002
读取寄存器指令	AT+QIIC=1,0x1A,0x62,2
写入寄存器指令	AT+QIIC=0,0x1A,0x62,1,0x02
寄存器说明	该寄存器可以选择下行输出的 Boost 增益;如果需要 NAU8810 输出最大功率, VDDSPK 需要按照下图进行供电,此模式下 Speaker 输出最多可以直接推动 8Ω 1W 的喇叭发声。



VDDC = 1.8V, VDDA = VDDB = VDDSPK = 3.3V (VDDSPK = 1.5° VDDA when Boost), $T_A = +25^{\circ}$ C, 1kHz signal, fs = 48kHz, 24-bit audio data unless otherwise stated.

PARAMETER	SYMBOL	TEST CONDITIONS	MIN	TYP	MAX	UNIT
BTL Speaker Output (SPKC	OUT+, SPKOUT- WI	th 8Ω bridge tied load)				
TL Speaker Output (SPKOU	183	SPKBST = 0 /DDSPK = VDDA	\	/DDA / 3.	.3	V
Full scale output	183	SPKBST = 1 /DDSPK = 1.5*VDDA	(VDI	DA / 3.3)	* 1.5	VRMS

图 5: NAU8810 SPKBOOST 供电推荐值

表 16: 输出控制寄存器配置

Bit	描述(默认值 0x002)
D4-D8	Reserved
D4-D0	00000
	MOUTBST (MONO Output Boost Stage)
D3	0: (1.0 x VREF) Gain Boost
	1: (1.5 x VREF) Gain Boost
	SPKBST (Speaker Output Boost Stage)
D2	0: (1.0 x VREF) Gain Boost
	1: (1.5 x VREF) Gain Boost
	TSEN (Thermal Shutdown)
D1	0: Disabled
	1: Enabled
	AOUTIMP (Analog Output Resistance)
D0	0: ~1ΚΩ
	1: ~30ΚΩ

4 Codec 增益调试指导




图 6: Codec 与模块 DSP 拓扑图

以上图为示例,我们在调试 Codec 增益的时候,需要保证信号在到达 ADC 以及 PCM 接口输出的信号,不会过饱和导致信号被削波。过分的信号削波会导致声音失真以及引入杂音。



图 7: 增益过大导致信号削波

如果使用模拟麦克风,调试可以把增益加在 ADC_Volume,DEC_Vol 增益不可太大;如果使用数字麦克风,则一般 ADC_Volume、DEC_Vol 都使用 OdB 增益。

4.1. ADC_Volume

■ ADC_Volume 控制模数转换器件(ADC)的输入信号大小 VADC,如果 ADC 的输入信号过大,就会使信号削波。NAU8810 Codec ADC 器件的转换是 0dBFS/V,如果 VADC 的幅值大于 1V (或 0dBV),就会使信号削波。

■ 影响麦克风输入信号幅值的还有麦克风的灵敏度(Smic)和麦克风附近声信号的强度(Paoc)。忽略 麦克风传声孔等声学结构对信号幅值的影响,可以近似得到

VADC = Paoc * Smic *ADCvol

如果用 dB 表示,

VADC(dBV) = Paoc(dBSPL)-94 + Smic(dBV/Pa) + ADCvol(dB)

- 麦克风周围的声信号越强,越容易产生录音削波问题,如贴近麦克风大声说话、录制现场音乐会等,为了不产生削波问题,只有降低 ADCvol。
- 声学超载点(AOP)可以认为是麦克风能够有效拾取的声信号的最大强度。根据麦克风的 AOP 和上面的公式,在麦克风的有效工作范围内,为了不产生削波(VADC<=0dBV),ADC_Volume 可取的最大值是 ADCvol(dB) = 0 Paop(dBSPL) + 94 Smic(dBV/Pa)
- 麦克风的灵敏度和声学过载点通常可以从麦克风的规格书上获得。以某模拟麦克风为例,其灵敏度为-38dBV/Pa, AOP 是 124dBSPL。由上面的公式可以算出,

ADCvol(dB) = 0 -124 + 94 - (-38) = 8(dB)

- 如果 ADC_Volume 设得过低,如设为 0dB。虽然不会产生信号削波,但录音信号的幅值小;虽然可以使用数字增益增大信号幅值,但信号的分辨率会变低,录音质量也不会太好。
- 对于录音调试,ADC_Volume 可以使用上述根据麦克风 AOP、灵敏度等推算得出的值。在推算 ADCvol 的时候,大家也可以把麦克风灵敏度偏差、AOP 偏差、以及麦克风出声孔等声学结构对计算结果 的影响考虑进去,计算得出一个更为安全合理的值。
- ADC_Volume 设定后,可以做录音测试(DEC_Volume 设为 0dB): 在麦克风附近播放声强约为 AOP 的信号,检查 Codec PCM_OUT 的信号判断是否有削波。
- 如果使用数字麦克风,Codec 通路上不需要 ADC。我们可以做录音测试(DEC_Volume 设为 OdB),在麦克风附近播放声强约为 AOP 的信号,检查 Codec PCM OUT 的信号判断是否有削波。
 - ▶ 如果发生削波,说明麦克风内部的增益可能太大,可以尝试调试麦克风内部的增益。
- ▶ 如果信号过低,如最大信号幅值<-15dB,说明麦克风内部的增益可能太小,可以适当调大增益,使 AOP 的信号输出在[-12dBFS],-3dBFS]为宜。

5 附录 A 寄存器列表

本文档主要介绍的是 NAU8810 的增益控制的寄存器,如果需要检查通路,还要确认电源管理的寄存器,确保需要使用的路径供电已 Enable。支持 NAU8810 的模块版本软件里,默认是使能这些寄存器的,因而此处不再做详细介绍。

所有寄存器的信息如下,对寄存器的功能有做分类,客户可以从中查找:

	字器 址						寄存器值	İ				默
D E C	H E X	寄存器名	D8	D7	D6	D5	D4	D3	D2	D1	D0	认 值
0	0	Software Reset				RESE	T (SOFT	WARE)				0x 00 0
					电池	原管理寄	存器					
1	1	Power Manageme nt 1	DCBU FEN	0	0	PLLE N	MICBI ASEN	ABIAS EN	IOBU FEN	REF	TIMP	0x 00 0
2	2	Power Manageme nt 2	0	0	0	0	BSTE N	0	PGAE N	0	ADCE N	0x 00 0
3	3	Power Manageme nt 3	0	MOU TEN	NSPK EN	PSPK EN	0	MOUT MXEN	SPKM XEN	0	DACE N	0x 00 0
					,	Audio C	trl					
4	4	Audio Interface	BCLK P	FSP	WLEI	N[1:0])] AIFMT[1:0]		DACP HS	ADCP HS	0	0x 05 0
5	5	Compandi ng	0	0	0 0		DACCM[1:0]		ADCC	M[1:0]	ADDA P	0x 00 0
6	6	Clock Control 1	CLKM	МС	CLKSEL[2	2:0]	ВС	CLKSEL[2	2:0]	0	CLKI OEN	0x 14 0



7	7	Clock Control 2	0	0	0	0	0	S	MPLR[2:0]	SCLK EN	0x 00 0
1	А	DAC CTRL	0	0	DAC MT	DEEMF	P[1:0]	DACO S	AUTO MT	0	DACP L	0x 00 0
1	В	DAC Volume	0				DAG	CGAIN				0x 0F F
1	Е	ADC CTRL	HPFE N	HPF AM		HPF[2:0]		ADCO S	0	0	ADCP L	0x 10 0
1 5	F	ADC Volume	0				AD(CGAIN				0x 0F F
					E	QUALISE	R					
1 8	1 2	EQ1-Low Cutoff	EQM	0	EQ1C	F[1:0]		E	Q1GC[4:0]		0x 12 C
1 9	1	EQ2-Peak	EQ2B W	0	EQ2C	CF[1:0]	6	E	Q2GC[4:0]		0x 02 C
2	1 4	EQ3-Peak	EQ3B W	0	EQ3C	CF[1:0]		E	Q3GC[4:0]		0x 02 C
2	1 5	EQ4-Peak	EQ4B W	0	EQ4C	CF[1:0]		E	Q4GC[4:0]		0x 02 C
2	1	EQ5-High Cutoff	0	0	EQ5C	CF[1:0]		E	Q5GC[4:0]		0x 02 C
				DIGIT	AL TO A	NALOG (DAC) L	.IMITER				
2 4	1 8	DAC Limiter 1	DACL IMEN		DACLIM	DCY[3:0]			DACLIMA	TK[3:0]		0x 03 2
2 5	1	DAC Limiter 2	0	0	DAC	CLIMTHL[2	2:0]		DACLIME	ST[3:0]		0x 00 0
					NO	TCH FILT	ER					
2 7	1 B	Notch Filter High	NFCU	NFC EN		MT DEEMP[1:0] S MT DACGAIN HPF[2:0] ADCO 0 0						0x 00



												0	
2	1 C	Notch Filter Low	NFCU	0		NFCA0[6:0]							
2	1 D	Notch Filter High	NFCU	0		NFCA1[13:7]							
3	1 E	Notch Filter Low	NFCU	0		NFCA1[6:0]							
					ALC	CON.	TROL					0	
3 2	2	ALC CTRL	ALCE N	0	0	AL	CMXGAIN	[2:0]	ALC	:MNGAIN[[2:0]	0x 03 8	
3	2	ALC CTRL	ALCZ C		ALCH	T[3:0]			ALCS	SL[3:0]		0x 00 B	
3 4	2 2	ALC CTRL	ALCM		ALCDO	ALCDCY[3:0] ALCATK[3:0]						0x 03 2	
3 5	2 3	Noise Gate	0	0	0	0	0	ALCN EN	Al	LCNTH[2:	0]	0x 00 0	
					PLL	CON	TROL						
3	2 4	PLL N CTRL	0	0	0	0	PLLM CLK		PLLN	N[3:0]		0x 00 8	
3 7	2 5	PLL K 1	0	0	0			PLLK	[23:18]			0x 00 C	
3	2 6	PLL K 2					PLLK[17:9	9]				0x 09 3	
3 9	2 7	PLL K 3					PLLK[8:0]]				0x 0E 9	
				INPU	T, OUTPL	JT & M	IXER CON	ITROL					
4	2	Attenuatio n CTRL	0	0	0	0	0	0	MOU TATT	SPKA TT	0	0x 00 0	



4	2 C	Input CTRL	MICB	IASV	0	0	0	0	0	NMIC PGA	PMIC PGA	0x 00 3
4 5	2 D	PGA Gain	0	PGA ZC	PGA MT		PGAGAIN[5:0]					0x 01 0
4	2 F	ADC Boost	PGAB ST	0	PM	IICBSTG	SAIN	0	0	0	0	0x 10 0
4 9	3	Output CTRL	0	0	0	0	0	MOUT BST	SPKB ST	TSEN	AOUT IMP	0x 00 2
5 0	3 2	Mixer CTRL	0	0	0	0	0	0	0	BYPS PK	DACS PK	0x 00 1
5 4	3 6	SPKOUT Volume	0	SPKZ C	SPK MT			SPKG/	AIN[5:0]			0x 03 9
5 6	3 8	MONO Mixer Control	0	0	MOU TMT	0	0	0	0	BYPM OUT	DAC MOU T	0x 00 1
					LOW PO	OWER C	ONTRO					
5 8	3 A	Power Manageme nt 4	LPIPB ST	LPAD C	LPSP KD	LPDA C	MICBI ASM	TRIM	IREG	IBA	\DJ	0x 00 0
		P	CM TIME	SLOT 8	& ADCO	UT IMPE	DANCE	OPTION	CONTR	OL		
5 9	3 B	Time Slot					TSLOT[8	:0]				0x 00 0
6	3 C	ADCOUT Drive	PCMT SEN	TRI	PCM 8BIT	PUD OEN	PUDP E	PUDP S	LOUT R	PCMB	TSLO T[9:8]	0x 02 0
					ID	REGIS	TER					
6	3 E	Silicon Revision	0	1	1	1	0	1	1	1	1	0x 0E F
6	3 F	2-Wire ID	0	0	0	0	1	1	0	1	0	0x 01 A
6 4	4 0	Additional ID	0	1	1	0	0	1	0	1	0	0x 0C



												Α	
6	4	Reserved	1	0	0	1	0	0	1	0	0	0x 12 4	
6	4 5	High Voltage CTRL	0	0	0	0	MOU TMT	0	HVOP U	0	HVO P	0x 00 1	
7	4	ALC Enhancem ents 1	ALCT BLSE L	ALCP KSEL	ALCN GSEL	ALCGAINL (ONLY)							
7	4 7	ALC Enhancem ents 2	PKLI MEN	0	0	1	1	1	0	0	1	0x 03 9	
7	4 9	Additional IF CTRL	0		RVAL[1:	FSER FLSH	FSER RENA	NFDL Y	DACI NMT	PLLL OCKP	DAC OS25 6	0x 00 0	
7 5	4 B	Power/Tie- off CTRL	0	LPSP KA	0	0	0	0	MAN VREF H	MANV REFM	MAN VREF L	0x 00 0	
7	4 C	AGC P2P Detector				P2F	PDET (O	NLY)				0x 00 0	
7 7	4 D	AGC Peak Detector			PDET (ONLY)								
7 8	4 E	Control and Status	0	0	AMT CTRL	HVD ET	NSG ATE	AMUT E	DMU TE	0	FTDE C	0x 00 0	
7	4 F	Output tie-off CTRL	MAN OUTE N	SBU FH	SBUF L	SNS PK	SPSP K	SMO UT	0	0	0	0x 00 0	