# 目 录

第-	一章	绪 论1	ĺ
	1.1	研究背景与意义1	1
	1.2	国内外研究现状2	2
	1.3	论文内容及结构安排	3
第二	二章	GPU 硬件结构与 CUDA 编程模式	1
	2.1	CPU 与 GPU	1
		2.1.1 CPU 与 GPU 区别	1
		2.1.2 CPU+GPU 异构计算模型	5
	2.2	GPU 硬件架构	5
		2.2.1 流处理器	5
		2.2.2 线程束 (Wrap)	7
		2.2.3 存储结构	3
		2.2.4 流多处理器细节	3
		2.2.5 执行模型	3
	2.3	CUDA 编程模式10	)
		2.3.1 CUD 软件线程组织10	)
		2.3.2 CUDA C 的程序结构11	1
		2.3.3 函数和变量修饰符12	
		2.3.4 kernel 函数	3
		2.3.5 CUDA 线程同步14	1
		2.3.6 CUDA 流并行14	
		2.3.7 本章总结	5
第三	E章	SDN 网络下的并行路由优化算法设计17	7
	3.1	引言17	7
	3.2	网络模型和问题建模17	7
		3.2.1 网络模型	7
		3.2.2 问题建模18	3
	3.3	基于遗传算法的路由优化算法19	)
		3.3.1 遗传算法设计	)
		3.3.1.1 定义染色体结构19	)

		3.3.1.2 初始可行解生成	20
		3.3.1.3 评价与交叉	21
		3.3.1.4 变异与迭代终止	22
	3.3.2	基于 GPU 的并行遗传算法设计	22
		3.3.2.1 并行评价算法设计	22
		3.3.2.2 并行排序,变异与交叉	26
3.4	基于扩	拉格朗日的优化算法设计	31
	3.4.1	问题建模	31
	3.4.2	基于 GPU 的并行路由计算	34
	3.4.3	链路权重更新	37
		3.4.3.1 权重更新步长	37
		3.4.3.2 随机更新策略	39
	3.4.4	路径调整	40
	3.4.5	仿真实验分析	43
		3.4.5.1 仿真介绍	43
		3.4.5.2 目标函数比较	44
		3.4.5.3 算法时间比较	45
		3.4.5.4 算法收敛性	47
第四章	分层さ	光网络下的并行路由优化算法研究	55
4.1	引言.		55
4.2	问题排	描述	56
	4.2.1	EONs 中动态 RSA 问题	56
	4.2.2	分层网络模型	57
4.3	主要位	优化流程	58
4.4	无权图	图情况下的 GPU 算法设计	60
	4.4.1	相同速率业务的并行	60
	4.4.2	不同速率间业务的并行	61
	4.4.3	GPU 上 kernel 设计	61
4.5	带权国	图情况下的 GPU 算法设计	63
	4.5.1	带跳数限制的最短路算法	63
	4.5.2	并行层次	66
	4.5.3	并行动态规划算法	66
	4.5.4	GPU 上 kernel 设计	67

## 目录

4.6 实际	4.6 实验仿真分析		69
4.6	.1 对比算	法	70
4.6	.2 无权图	下的仿真结果	71
	4.6.2.1	路径优化分析	71
	4.6.2.2	时间分析	74
	4.6.2.3	阻塞率分析	74
4.6	.3 带权图	下的仿真结果	76
	4.6.3.1	路径优化分析	76
	4.6.3.2	时间分析	81
	4.6.3.3	阻塞率分析	81
参考文献			86

# 图目录

冬	2-1	GPU 与 CPU 的区别
图	2-2	GPU+CPU 异构计算模型5
图	2-3	Kepler 架构6
图	2-4	warp 切换示意图
图	2-5	Kepler 架构下的 SM 细节
图	2-6	Kernel 软件线程组织
图	2-7	流并行示意图
图	3-1	GA 算法流程图
图	3-2	GPU 上遗传算法评价函数计算过程图
图	3-3	并行奇偶排序例子
图	3-4	GPU 并行父母选取过程
冬	3-5	GPU 并行均匀交叉过程
冬	3-6	LR-PTEA 算法流程图
冬	3-7	并行业务计算框架
图	3-8	GPU 上 Bellman 算法的实现
图	3-9	同步问题的例子
图	3-10	链路更新例子(1)
图	3-11	链路更新例子 (2)
冬	3-12	路径调整例子
图	3-13	OB-TA-200
冬	3-14	OB-CA-20045
图	3-15	OB-TA
图	3-16	OB-CA
冬	3-17	TI-ER-TA-1000
图	3-18	TI-BA-TA-1000
图	3-19	TI-ER-CA-1000
图	3-20	TI-BA-CA-1000
图	3-21	TI-BA-NO
图	3-22	TI-ER-NO

## 图目录

图 3-23 CO-GA-1000	54
图 3-24 CO-LR-1000.	54
图 4-1 分层图示意	58
图 <b>4-2</b> 算法优化流程	
图 <b>4-3</b> bfs 并行示意图	
图 4-4 bfs 流并行示意图	62
图 4-5 无环证明	66
图 4-6 DRK	67
图 4-7 BBK	68
图 4-8 B5H	72
图 4-9 B10H	72
图 4-10 B20H	72
图 4-11 B30H	73
图 4-12 B40H	73
图 4-13 B5T	74
图 4-14 B10T	75
图 4-15 B20T	75
图 4-16 B30T	75
图 4-17 B40T	76
图 4-18 B10Z	76
图 4-19 B20Z	77
图 4-20 B30Z	77
图 4-21 B40Z	77
图 4-22 H5C	78
图 4-23 H10C	78
图 4-24 H20C	78
图 4-25 H30C	79
图 4-26 H40C	79
图 4-27 H10H	
图 4-28 H20H	80
图 4-29 H40H	81
图 4-30 H5T	82
图 4-31 H10T	82

# 图目录

图 4-32 H20T	82
图 4-33 H30T	83
图 4-34 H40T	83
图 4-35 H10Z	84
图 4-36 H20Z	84
图 4-37 H30Z	85
图 4-38 H40Z	85

# 表目录

表 2-1	CUDA 特殊函数符号表	. 12
表 2-2	CUDA 特殊变量符号表	12
表 2-3	CUDA 原子操作	14
<b> </b>	拉格朗日更新过程(1)	30
表 3-2	拉格朗日更新过程(2)	41

## 第一章 绪 论

#### 1.1 研究背景与意义

近几年被广泛研究的软件定义网络 (Software Defined Network, SDN) [1] [2] 将网络的控制平面和数据平面分离开来,以集中的控制器视角为网络用户提供各种应用服务。SDN 是一种创新型的网络架构 [3],其目标是通过将数据平面和控制平面的分离来简化网络状态管理和控制,实现对网络应用服务的可编程性并逐步引导网络创新 [4]。SDN 将控制平面和数据平面相分离,SDN 网络中的控制器负责对网络的控制和调度,同时控制器通过向上提供编程接口,使得网络控制规则可以根据不同的需求进行设计,使得网络的控制设计更加灵活,网络管理人员可以更方便的更新各种网络应用和服务,而无需关心底层的数据平面管理。SDN 的底层数据平面将各种设备进行抽象简化,底层设备的数据流通过匹配控制器下发的流表规则来进行转发,和传统网络相比,大大简化了网络设备的功能,减小了网络成本。SDN 控制器集中控制网络,控制器中包含有全网络的拓扑和链路资源信息,能够对网络流进行细粒度的调度,使得基于全局网络的负载均衡,路由优化,Qos 保障等功能实现成为可能。

业务量工程(Traffic Engineering, TE, 又被称为路由优化 routing optimization , RO)是指通过为业务选择合理的网络路由来达到充分利用网络资源,最小化网络代价,提高网络性能,满足 Qos 需要等目标的优化过程。在 SDN 网络下可以获得网络的全局拓扑和链路信息,可以细粒度的控制网络流的路由,使得网络管理者可以根据网络当前情况进行在线的路由优化,微软 [7] 和谷歌 [8] 的实验结果证明,在 SDN 网络结构的数据中心网络中,路由优化能够在网络吞吐量和链路利用率上达到接近最优化性能的表现。但是另一方面,SDN 网络下中心控制的路由优化面临大规模计算问题,第一,随着网络应用的快速增加,在 SDN 网络中短时间内可能会有大量业务到达控制器 [9],所以控制平面必须短时间内为大量业务计算路由。第二,为了适应大业务量的加入,网络规模也快速增大 [10] [11]。因此,对大量业务的快速和高效的业务量工程成为了一个重要却困难的问题。最后,SDN技术使网络能够几乎满负荷运行 [12],这意味着一旦网络流量发生重大变化或者网络链路出现故障,SDN 控制器需要立即重新进行路由优化,因此,对大网络下大量业务的快速和高效的路由优化成为了一个重要却困难的问题。

为了解决大规模计算问题,缩短计算时间,设计高效的并行算法是一种常见的解决思路,另外,由于业务量工程中大量业务之间的路由计算是相互独立的,为

并行路由优化算法的设计提供了可能性。同时,现今出现的商业服务器具有多核 CPU 和强大的 GPU 为并行算法提供了一种低成本、高性能的计算环境,尤其是 GPU,他具有大量的计算单元,现今的 GPU 能够支持上千个线程同时的调度执行,具有强大的并行计算能力。

GPGPU(General Purpose programming on GPU) 是指利用 GPU 进行通用计算(而不仅仅是图形学)的算法设计思想,为了简化 GPU 的通用程序设计模式,2007年,Nvidia 发布了一种新的的 GPU 编程模型 CUDA( Compute Unified Device Ar-chitecture) [13], 与传统的 GPU 通用计算开发方式相比,CUDA 编程更简单,功能更强大,应用领域更广泛,支持 CUDA 的硬件性能更强。随着 GPU 的硬件计算能力的提高和 CUDA 在通用计算中发挥出的越来越强大的性能,利用 GPU 来加速并行算法成为一个研究热点 [14]。结合 SDN 网络中业务量工程中的可并行性质和 GPU 强大的通用并行计算能力,设计高效的基于 GPU 的并行业务量工程算法能够大大提高业务量工程计算时间,具有很重要的研究意义。

#### 1.2 国内外研究现状

过去十年间,随着互联网中的网络流量的快速增加,路由优化得到了大量的研究,论文 [17-19] 对路由优化问题的研究进行了详尽的综述。大部分情况下路由优化问题是一个 NP 难问题 [20,21],大量启发式算法 [17-19] 被提出来近视解决这类路由优化问题。然而,这些算法基本上都是串行算法,在大网络和大业务量的情况下,在 CPU 上实现这些算法需要几分钟甚至是几个小时 [15,21,22]。由于执行时间较长,这些路由优化算法仅作为离线工具使用 [23]。为了减少计算时间,多篇论文 [24,25] 研究了分布式的路由优化算法,在分布式的路由优化模型中,假设每个业务有一系列的备选路径,业务将总流量分配到各个路径上,各个路径上所承载的流量根据路径上的链路容量情况实时进行调整。然而分布式的路由优化问题依赖于精确实时的网络状态信息,而且在实际实现中收敛较慢。

另一方面,过去十年,GPU的计算能力得到大幅度提高,GPU通用计算模型得到大力发展[13,26],GPU的理论计算能力提高速度大大高于GPU的计算能力提高速度[26]。因此,许多基于GPU的并行算法被提出来求解整数的优化问题,比如说旅行商问题[27],路线规划问题[28],最短路问题[29,30],最小生成树问题[31],现存的研究[27–31]表明基于GPU的并行算法可以比基于CPU的算法快几十倍以上。

现今,并行路由优化算法研究较少,[15,16]对路由优化问题提出了并行的算法,在论文[15]中,作者为 alpha 公平路由优化问题提出一种很适合在 FPGA 和

GPU上实现并行的算法,为了达到 alpha 公平的目标,论文 [15] 假设一个业务需求需要被分到多条路径上,但是这个假设在实际中很难实现,这是因为,第一,如果业务流是细粒度的流(TCP/UDP),把业务分到不同的路径将导致网络数据包的乱序传递。第二,SDN 网络需要使用更多的流表规则来将聚合的流分离到不同的路径,但是 SDN 上的流表匹配资源 TCAM 是有限的,分拆流将可能因为 TCAM 不足而变得不可行。第三,仅仅通过添加一系列流表规则来细粒度地分割流量是很难实现的。在论文 [16] 中提出一种基于 GPU 加速的遗传算法来加速路由优化问题,其目标函数是最小化最大链路利用率,但是这种优化目标不能再网络拥塞时给出一个可行的业务路由方案。

在 SDN 弹性光网络中的路由优化更加复杂,他需要同时考虑 RSA 问题, RSA 问题的细节将在第 4 章进行介绍,拒本人所知,暂时还没有在弹性光网络中利用 GPU 来进行并行优化的研究。

## 1.3 论文内容及结构安排

本文各个章节的内容如下:第一章简要介绍了 SDN 网络下的并行业务量工程的研究现状和意义。

第二章简略介绍了 GPU 的相关基础原理,包括 GPU 架构和 CUDA 编程模型,以帮助理解第三,第四章的 GPU 程序设计思路。

第三章首先提出了一个新的路由优化目标,改进了传统的基于最小化最大链路利用率的优化目标,其次,采用备选路径模型设计遗传算法,并设计了这个遗传算法的 GPU 并行版本对目标函数进行优化,然后,采用基于 lagrange 松弛的模型,设计基于 lagrange 乘子法的迭代优化算法,并把算法转化为一系列的多业务路由问题,对多业务的路由问题设计基于 GPU 的并行算法进行加速。最终将遗传算法结果和基于 Lagrange 乘子法的结果和 Cplex 结果进行实验比较。

第四章首先简要介绍 SDN 弹性光网络下的 RSA 问题,分析在 RSA 问题的约束下进行路由优化的分层图模型,并且针对分层图模型设计路由优化算法方案。分别在无权图和有权图两种情况下设计了分层图上带跳限约束的基于 GPU 的并行路由算法来加速这个方案。最终实验分析了算法的优化结果。

# 第二章 GPU 硬件结构与 CUDA 编程模式

本文中的并行算法均在 Nvidia GPU 上通过 CUDA 编程模式实现,为了帮助理解本文的并行算法设计思路,我们首先介绍 GPU 的硬件架构和 CUDA 编程模型。

## 2.1 CPU与GPU

## 2.1.1 CPU 与 GPU 区别

图为 2-1 为 CPU 和 GPU 的架构比较,可以看到,CPU 和 GPU 的差异主要有两点第一,GPU 的 ALU 单元远远多于 CPU; 第二,GPU 每个核心可用的逻辑控制单元和缓存相对 CPU 要少很多。CPU 上大面积晶体管是逻辑控制单元和缓存单元,这是因为 CPU 的设计需要兼容多方面的应用,比如在桌面应用中就具有大量的分支控制操作和存储操作,而真正的数值计算操作却很少,所以 CPU 上具有大量的逻辑控制相关的实现,比如分支预测(Branch Prediction),乱序执行(OoO来满足这些分支控制需求,同时增加缓存大小来加速存储过程,但是这样的设计也使得留给 CPU 上的计算单元的晶体管面积较少,浮点计算能力较差,现在 CPU 为了弥补其计算能力得不足,产商常常在同块芯片上集成多个 CPU 核心,组成多核处理器,但是这样的设计并不能提高晶体管的利用率。

GPU 最初被设计来进行图像渲染,图像渲染具有高度的并行性,而且大部分操作是浮点计算操作,逻辑控制较少,所以 GPU 在设计上采用简化控制单元,增加计算单元的设计思想,这使得 GPU 在进行大规模浮点运算的任务时大大优于 CPU 的执行速度。




图 2-1 GPU 与 CPU 的区别




图 2-2 GPU+CPU 异构计算模型

#### 2.1.2 CPU+GPU 异构计算模型

通过上面的分析可以看到 GPU 适用于线程数目多,浮点计算密集和逻辑较简单的并行任务,而 CPU 更加适应与串行任务和分支较多,计算较少的任务。所以在实际中,常常把 CPU 和 GPU 结合起来,使用 CPU 和 GPU 两个部分协作共同完成并行计算任务,在这些并行任务中,CPU 主要用于逻辑控制部分,而 GPU 作为一种设备被 CPU 控制调用来做并行计算工作,这种协同工作模型被称为 CPU+GPU 异构计算模型。如图 2-2,所示为 CPU+GPU 异构计算结构示意图,GPU 和 CPU通过 PCI 总线进行连接。CPU 调用 GPU 执行一共需要以下步骤:

- 1. 把输入数据从 CPU 主机内存拷贝到 GPU 的主存 DRAM 中。
- 2. 把执行程序加载到 GPU 上然后执行。
- 3.GPU上的程序执行需要从主存中读取数据,为了加快访问速度,数据将通过L1 cache 和L2 cache 进行缓存。
- 4.GPU 上程序执行完毕,将结果写在 GPU 主存中,这时需要将结果重新拷贝 会 CPU 主机端进行处理。

#### 2.2 GPU 硬件架构

虽然 GPU 相对于 CPU 在并行算法方面有很多优势,但是,由于 GPU 的出现是为了加速图形渲染问题,当想要使用 GPU 进行图形学之外的通用计算时,我们需要将通用问题转换为图形学问题,并且通过 OpenGL 或者 DirectX 等 APU 来访问 GPU, 这对普通的开发人员提出了更高的要求,限制了 GPU 程序的设计自



图 2-3 Kepler 架构

由度,使得 GPU 通用计算变得困难,为了简化 GPU 的通用计算,降低开发难度。2007 年 6 月,NVIDIA 推出 CUDA(Compute Unified Device Architecture,统一计算设备架构)。CUDA 不需要借助与其他的图形学 API,CUDA 采用简单的类 c 语言进行开发,这使得开发人员可以很容易的进行 GPU 的开发。但是,为了设计出高效率的 GPU 并行程序,开发人员需要掌握 GPU 架构上的相关知识。

我们以 kepler 架构为例子来介绍 GPU 的硬件架构。图 2-3 为 kepler 的 GPU 架构模型细节,kepler 架构包含两个部分,流处理器阵列(core 部分)和存储系统(memory)部分,kepler 架构中的 GPU 上一共包含 15 个流多处理器(SM),所有流多处理器共享一个 L2 缓存。

#### 2.2.1 流处理器

我们看到 GPU 中主要组成部分是 SM,一个 SM(stream mutiprocessor)中含有大量的 sp,sp(stream processor)为 GPU 的计算核心,又称为流处理器,sp 是最基本的处办理单元,指令和任务最终都是 sp 上处理的,我们可以将在一个 SP 上执行的流看做一个独立的线程(thread),如果一个 GPU 中有更多的 SM,一个 SM 中有更多的 sp,那么就意味着这个 GPU 在相同的时间内可以并行处理更多的

n									
1	W1	1	2	3	4	5			
2		W2	1	2	3	4	5		
2			W3	1	2	3	4	5	
٥				W4	1	2	3	4	5
4					W1	5			
5						W2	5		
7							W3	5	
8	t							W4	5

图 2-4 warp 切换示意图

任务。

## 2.2.2 线程束 (Wrap)

warp 是 SM 调度和执行的单位,一个 SM 中的 thread 会在物理上被分组成不同的 warp,通常一个 warp 包含 32 个 thread,同一个 warp 中的线程执行相同的指令,同一个 warp 中的线程始终是同步的,也就说同一个 warp 中的线程必须等待所有线程都执行完了同一个指令后,才会去执行下一个指令,这样的设计虽然节省了硬件的控制单元的复杂程度,但是也限制了 GPU 在处理分支时的并行粒度,如果同一个 warp 中的线程出现分支,每个线程执行的分支条件不一样,为了保持同步,不进入分支的空闲 sp 也必须等待进入分支的线程执行完毕后才能继续执行,这样使得 sp 的利用率下降。

我们知道 GPU 的浮点计算能力很强,但是在一些应用中常常需要进行内存的读写操作,这些访存操作需要大量的时间延迟,从而限制了 GPU 的浮点计算吞吐量,为了充分利用 GPU 上大规模的 sp,GPU 采用 warp 切换来隐藏这些延迟。同一个 SM 上可以存在多个 warp 的程序上下文,但是同一时间只能一部分 warp 被执行,下图 2-4 展示了 warp 上下文的切换过程,假设每个 warp 执行相同的代码,代码中需要先进行 Load 操作,再进行计算操作,Load 操作需要等待 4 个时钟周期,而计算操作只需要使用一个时钟周期,W1-W4 表示 4 个不同的 warp 线程组,开始时 W1 先执行 Load 操作,而 load 操作阻塞,这时调度器执行调度将 W2 调度到 sp 上进行执行,继续阻塞,直到第 5 个周期,W1 的数据已经准备好了可以进行计算操作,当 W1 的计算操作结束后,继续切换计算 W2,W3,W4。通过这个例子我们可以看到 GPU 上的 warp 切换能够很好的隐藏延迟,提高了 sp 的利用率。

#### 2.2.3 存储结构

GPU 中的每个 SM 中含有一定数量的寄存器,共享内存,常量内存,纹理内存。寄存器用来存储程序执行中的临时变量,同一个 SM 中的线程都能够访问共享内存,共享内存的访存速度大大高于主存的访存速度,所以在 GPU 并行代码设计时,我们常常先把频繁访问的数据提取到共享内存中,以减小延迟。另外,将中间结果存储在共享内存中,以减小对主存的访问,但是共享内存的大小是有限的,在 kepler 架构中共享内存的大小为 64KB。常量内存是用来缓存计算时需要的一些常量,常量内存为只读数据,用常量内存来替换全局内存可以有效地减少内存带宽占用,常量内存大小为 48KB。纹理内存是一种特殊的只读缓存,纹理内存是专门为图形应用程序设计的,在一些特殊的具有大量空间局部性的内存访问模式中能够提升性能并且减少内存流量。

#### 2.2.4 流多处理器细节

通过上面对 sp, warp 和存储器的介绍,我们再分享下 kepler 架构下的 SMX 细节。从图 2-5 中,可以看到,kepler 架构下的 SMX 中包含 192 个单精度的 CUDA core,64 个双精度的单元(DP unit)和 32 个 SFU(Special Function Unit, 特殊函数单元),32 个存储(load/store)单元,其中 SFU 用来执行超越函数、插值以及其他特殊运算。Kepler 的每个 SM 包含 4 个 warp scheduler 和 8 个 instruction dispatchers。Kepler K20X(compute capability 3.5)每个 SM 可以同时调度 64 个 warp 共计 2048个 thread,而 Kepler 架构中一共有 15 个 SM,也就是说,同一时刻最大可以支持 30720 个线程在 GPU 上调度执行,所以 GPU 的并行能力相当强大。

## 2.2.5 执行模型

GPU 采用了 SIMT(Single Instruction, Mutiple Thread) 执行模型,SIMT 是对 SIMD 的一种改进。在 CPU 的 SIMD 中,向量宽带是受限的,在 Intel 的 SSE 指令集中,一条 SSE 的指令宽带为 128bit,一次可以处理 4 个单精度浮点数,或者两个双精度浮点数,如果要用 SSE 指令处理一个单精度浮点数构成的数组,必须将数组按 4 个一组的方式进行打包,然后才能交给 CPU 进行处理。但是在 CUDA 的模型中,我们为相同的指令产生不同的线程,这些线程的数量可以自由设置,在 Kepler 架构中,同一时刻 GPU 上可以调度执行 30720 个线程,这比 CPU 的 SIMD 的并行粒度高很多。



图 2-5 Kepler 架构下的 SM 细节




图 2-6 Kernel 软件线程组织

#### 2.3 CUDA 编程模式

CUDA 是一种 CPU 和 GPU 的异构计算模型,CUDA 的应用程序被分为两个部分,一部分为主机端的代码,一部分为设备端的代码,主机端的代码在主机 CPU 上执行,主机负责调度 GPU 设备执行设备端代码。一个主机可以对应多个 GPU 设备,图,展示了 CUDA 异步执行流程,CPU 通过调用 kernel 函数的方式控制 GPU 执行并行程序。

## 2.3.1 CUD 软件线程组织

一个 CUDA 的并行程序会以多个 thread 来执行,在软件层面上,我将数个 threads 组成一个 block,同一个 block 中的线程又被分成不同的 warp,他们只能在同一个 SM 中执行,同一个 block 中的线程可以通过调用同步函数 (\_\_syncthreads()) 进行同步,同一个 block 中的线程可以共同访存 shared\_memory,通过 shared\_memory 实习通信。一个 kernel 函数可以在软件层面上产生大量的线程,这些线程被

组织成一个一个的 block,如果 SM 足够,这些 block 中的线程将被加载到 SM 上调度执行,如果 SM 不足,block 需要排队等待其他 block 完成执行。多个 block 组成一个 Grid,block 的维度可以是 1-3 维,图,展示了一个二维的 block 组织,每个 block 有自己的二维标号,同样每个 block 内部的线程也可以被组织成 1-3 维,图 2-6,展示了一个 block 内部的 thread 二维标号。在编写 kernel 函数时,CUDA 使用 blockIDx.x,blockIDx.y,blockID.z 三个标号来访问当前线程的 block 标号,使用 threadIDx.x,threadIDx.y,threadIDx.z 三个标号来访问当前线程的标号。blockDim.x,blockDim.y,blockDim.z 分别表示 block 中的 thread 三个维度的宽度。gridDim.x,gridDim.y,gridDim.z 分别表示 Grid 中的 block 的三个维度的宽度。

#### 2.3.2 CUDA C 的程序结构

下面代码2-1展示了 GPU 的程序结构,在 CPU 端调用 kernel 函数之前需要将 kernel 函数中用到的数据拷贝到 GPU 上,通常采用函数 cudaMalloc() 在 GPU 端分配内存,采用函数 cudaMemcpy() 将主机上的数据拷贝到 GPU 端,数据拷贝好后,CPU 端调用 kernel 函数,kernel 函数被加载到 GPU 端进行执行,执行完毕后将数据通过 cudaMemcpy () 拷贝会主机,下面的伪代码展示了 cuda 程序的编程框架。

```
1 //变量声明
2 __host__, ..., __device__..._global__,
3 __constant__, __texture__, __shared__
4 //内核函数原型声明
5 __global__ void Kernel(args)
6 {
7 }
8 void main(){
9
      //在 GPU 端分配数据内存空间
      cudaMalloc(&device data, bytes);
10
      //拷贝输入数据到 GPU 端
11
      cudaMemcpy(device data, host data);
12
13
      //配置 kernel 函数,并且发射 kernel 函数在 GPU 端执行
      Kernel <<< configuration >>> (args);
14
      //拷贝结果到主机
15
16
      cudaMemCpy(host data, device data);
17 }
```

代码 2-1 CUDA 程序结构

#### 2.3.3 函数和变量修饰符

CUDA 对 c 扩展了三种函数声明修饰符: \_\_global\_\_,\_\_device\_\_ 和 \_\_host\_\_, 下表对这三种函数函数修饰符进行了介绍,\_\_host\_\_ 修饰的函数和一般的 c 语言函数一样,只在主机端调用和执行,\_\_global\_\_ 修饰的是 kernel 函数,kernel 函数在设备端调用,但是在 GPU 上执行。\_\_device\_\_ 函数在 GPU 端由 kernel 函数或者其他 \_\_device\_\_ 函数调用并且在 GPU 上执行。

GPU 中的同时执行大量线程,如果这些线程都去访问全局内存,会使得全局访存

函数名称	执行位置	调用位置
global void kernelFunc()	GPU 设备	主机
device float DeviceFunc()	GPU 设备	GPU 设备
host float HostFunc()	主机	主机

表 2-1 CUDA 特殊函数符号表

带宽拥堵,增大延迟,所以 GPU 中有多种的独特的内存结构,来优化访存模式,设计 CUDA 程序时需要把程序的内存访问特点和 GPU 内存架构特点相结合,这样才能设计出高效的 GPU 代码,为了支持对这些内存结构的操作,CUDA 对 c 扩展了一些变量声明修饰符来对应不同的内存空间,这些变量修饰符对应的存储器和作用域和生命周期如下表所示:

对应存储器	作用域	生命周期
寄存器	线程	线程
本地内存	线程	线程
共享内存	线程 block	线程 block
全局内存(GPU 主存)	Grid	CUDA 程序
常量内存	Grid	CUDA 程序
	寄存器 本地内存 共享内存 全局内存(GPU 主存)	寄存器线程本地内存线程共享内存线程 block全局内存(GPU 主存)Grid

表 2-2 CUDA 特殊变量符号表

#### 2.3.4 kernel 函数

核函数是 GPU 上每一个线程运行的函数,通过 \_\_global\_\_ 标识进行声明,下面 2-2 是调用核函数的一个例子。

```
1 //内核函数原型声明
2 __global__ void Kernel(array)
3 {
4
       int id=blockIdx.y*blockDim.y*blockDim.x
5
       id=id+blockDim.x*threadIdx.y+threadIdx.x;
6
       array[id]++;
7 }
  void main(){
9
       . . . . . .
10
       dim3 dimBlock (32,32,1);
       dim3 dimGrid(2,2,1);
11
       Kernel << dimGrid , dimBlock , 0 , 0 >>> (array);
12
13 }
```

代码 2-2 kernel 调用代码示例

上面的 kernel 函数功能是对 array 数组的每一个位置的值加一,我们假设数组的大小为 4096,那一共需要 4096 个线程来进行并行加法,在调用 kernel 时,需要设置 4 个参数,前两个参数都是 dim3 结构,dim3 结构是一个维度结构体,dimGrid 表示的是 Grid 的维度尺寸,dimGrid=(x,y,1) 表示的是 grid 每一行有 x 个 block,每一列有 y 个 block,第三维为 1,表示第三维度不存在,整个 Grid 拥有 x\*y\*1 个 block。dimBlock 表示的是 block 内的维度,dimBlock=(x,y,1) 表示一个 block 每一行有 x 个 thread,每一列有 y 个 thread。我们设置 dimGrid=(2,2,1),dimBlock=(32,32,1),所以总共的线程数目为 2\*2\*32\*32=4096 个。第三个参数是一个可选参数,用于设置每个 block 除了静态分配的 shared Memory 以外,最多能动态分配的 shared memory 大小,单位为 byte,不需要动态分配时该值为 0 或省略不写,第四个参数是执行 kernel 的流编号,流的概率将在后面介绍,默认 kernel 是在编号为 0 的流上执行。

设置完参数后我们就可以发射 kernel 去执行了,这个 kernel 产生了 4 个 block,每个 block 内有 1024 个线程,这些 block 被分配到 SM 上执行,对于不同的线程,我们可以访问其独立的维度和坐标信息,其中 blockDim 是一个三维结构体和

函数名称	功能
int atomicAdd(int *address,int val)	读取 address 里的值为 old,计算
	(old+val), 并将值写入 address,这三
	个操作在一次原子事务中完成
int atomicSub(int *address,int val)	读取 address 处的值,将 address 对应
	的值减去 val,把值写入 address,所
	有操作为一次原子事务
int atomicExch(int *address,int val)	读取 address 处的值,并将 val 存储在
	address 处,两个操作为一次原子事务
int atomicMin(Max)(int* address, int	读取 address 处的值为 old, 并且比较
val)	old 和 val,将较小(大)的值存在
	address,所有操作组成一次原子事务
int atomicOr(And)(int* address, int val)	读取 address 处的值为 old, 计算
	val old(val&old),将结果写到 address,
	所有操作组成一次原子事务

表 2-3 CUDA 原子操作

dimBlock 对应,表示 block 的维度,threadIdx 是一个三维结构体,表示线程的三维坐标,blockDim 和 threadIdx 的值是 CUDA 自身提供,每个线程都可以访问到其独立的 blockDim 和 threadIdx 结构来,kernel 通过判断 blockDim 和 threadIdx 的值来区分线程完成不同的操作。上面的代码中,线程在执行加法操作之前需要根据 blockDim 和 threadIdx 的值来计算出其全局的线程编号 (id),这样这个线程才知道自己需要操作的数值编号 (id),从而进行加法操作。

## 2.3.5 CUDA 线程同步

前面介绍由于同一个 warp 中的 32 个线程执行是天然同步的,但是如果程序中存在更多的线程需求的话,我们就不能仅仅依赖于 warp 的性质进行同步,CUDA支持同一个 block 中的所有线程进行同步,通过调用同步函数 \_\_syncthread(),一个block 中的线程可以实现同步,它表示 block 中所有的 thread 都要同步到这个点才能继续执行,相当与 CPU 上多线程的 barrier(屏障) 操作。线程同步的另一个问题是线程的写操作的同步问题,由于写操作不是原子操作所以,多个线程同时写数据是不安全的。CUDA 提供了一系列的原子操作来对多个线程间的共享数据的读写进行互斥保护,原子操作保证每次只有一个线程对共享数据进行读写操作,下表列出了一些常见的原子操作已经其功能介绍。

# 2.3.6 CUDA 流并行

程序通过流来管理并发,每个流是按照顺序执行的一系列操作,可以将一个GPU流看做一个操作队列,我们按照顺序添加操作到一个流中(如启动 kernel,内




图 2-7 流并行示意图

存复制操作等),这个流中的操作会按照相同的顺序执行这些操作。不同流之间 的操作可以相互切换,不同流之间的操作顺序是乱序的,也可以是同时并行执行 的,所以流并行也是 GPU 上的一个并行层次,我们可以把它视为任务上的并行, 每个流代表了不同的任务,流保证同一个任务中的操作顺序执行,不同任务间的 操作可以不断切来隐藏延迟,从而提高了 GPU 的 SM 利用率,增大了并行粒度。 同时,任务上的流并行,对编程人员来说是比较容易理解的,给 GPU 的并行代码 设计带来了方便,我们可以为相似的任务设计相同的代码,通过流并行提高并行 粒度,减小了设计难度,也不会浪费 GPU 的强大计算能力。我们观察下面的简单 的流并行例子,来分析流并行的优势。在图 2-7 中一个有两个流,两个流的操作相 同,假设图中的每一个操作的执行时间相同,那么如果两个流串行执行,则总共 需要 6 个时间单位,但是如果两个流切换操作,当 Copy Engine 在进行复制操作的 同时, stream0的 kernelA在Kernel Engine上执行,当 stream0kernelA执行完毕后, stream1 的 kernelA 也已经准备好可以执行了,这样 Copy Engine 的带宽和 GPU 的 计算带宽都得到充分利用。这样并行切换一个只需要 4 个时间单位的时间,就可 以完成两个流。图 2 中,假设两个流的复制操作比较少,而 kernel 需要的计算时 间较长,这个时候由于两个流的 kernel 都会很快准备好发射,如果 SM 资源足够 两个 kernel 将同时在 GPU 上调度执行,如中的红色部分表示重叠执行的时间,可 以看到这种情况下多个流并行可以大大节省运算时间,充分利用 SM 资源。

## 2.3.7 本章总结

本章简略介绍了 GPU 的体系架构和 CUDA 编程框架,说明了 GPU 的的强大计算能力和一些 GPU 程序设计上需要注意的问题。关于 GPU 架构和 CUDA 编程

框架其实还有很多内容没有介绍,本章只介绍了一些本文会涉及到的 GPU 原理,为后面的 3,4 章介绍做铺垫。

## 第三章 SDN 网络下的并行路由优化算法设计

#### 3.1 引言

对大规模业务的路由优化问题可以建模成一个多商品流问题,将网络路由业 务作为输入,寻找最优的路由路径来最优化效用函数,效用函数通常设置为对网络 拥塞程度的评价水平,比如,最常用的效用函数是最小化最大链路利用率 (MLU), 简单地被定义为利用率最高的那条链路的链路利用率 [32,33], 另外一些把所有链 路的链路利用率的和作为效用函数 [34,35], 这些效用函数的逻辑是: (1) 低链路 利用率意味着低的网络延迟。(2)维持低的链路利用率意味着预留更多的空间给 其他将来到达的业务。但是大量基于实际拓扑的实验表明链路利用率效用函数, 特别是链路利用率,在网络利用率没有达到拥塞程度的时候,不是对网络优化的 较好评价函数 [36]。在这个实验中, 当链路利用率低于 0.9 的时候会造成不可忽略 的网络性能中断,反之,在网络发生大量拥塞的情况下 MLU 只去优化最大的链路 利用率,而不能给出一个可行(满足容量约束)的解。所以作为替代,文章在链 路容量约束的情况下来优化路由总代价。我们假设已经知道短时间内到达的一批 业务,控制器需要计算出满足链路容量约束的路径,并且最优化链路路由总代价。 为了使得加入网络的业务尽量多,我们设定被阻塞的业务代价为一个较大值。本 文中考虑的优化问题是一个 NP-hard 问题,因为他等价于一般的带整数约束的商 品流问题 [37]。

本章主要设计两种路由优化算法,第一种是基于备选路径选择的路由优化算法,采用遗传算法来优化目标函数,并且设计了遗传算法的并行版本,获得几十倍的加速比,第二种是基于拉格朗日松弛的优化算法,算法把链路容量约束松弛到目标函数,并把路由优化问题分解成一堆路由路径计算问题,从而采用 GPU 进行并行计算。

## 3.2 网络模型和问题建模

## 3.2.1 网络模型

本文将 SDN 网络建模成无向图 G(V,E), V 表示所有的点集合,E 是所有边的集合,n=|V| 和 m=|L| 分别表示点数和边数。对每一条边  $(i,j)\in E$ , $w_{ij}$  表示此边 (i,j) 上的权重(传输一单位的流量需要的代价),不失一般性,我们假设每条链路上的  $w_{ij}$  是整数,对每一条边 (i,j), $c_{ij}$  表示此边上的容量,假设 D 表示需要被路由的业务需求集合,业务  $d\in D$  是一个元组  $(s_d,t_d,bw_d)$ ,其中, $s_d$  表示业务的源节

点, $t_d$  表示业务的目的节点, $bw_d$  表示业务 d 需要的流量带宽。业务量工程问题将网络业务需求和网络拓扑作为输入,计算出每条业务的路由路径以使得效用函数代价最小化,在 SDN 网络中,业务的路径在中心控制器上计算出来,为了满足用户业务的 QoS 要求,本文假设链路利用率不能超过一个固定阈值  $\theta$ ,因此,一些业务会因为链路上容量不足而被阻塞,本文用  $\hat{D}$  来表示这些被阻塞的业务集合。

#### 3.2.2 问题建模

本小节,我们把路由优化问题建模成一个混合整数规划模型(MILP),本文采用新的效用函数,如下 3-1:

$$f(\mathbf{d}) = \begin{cases} \sum_{d \in D} c(p_d) \cdot bw_d & \text{如果链路容量足够} \\ \sum_{d \in \hat{D}} W \cdot bw_d & \text{如果链路容量不足} \end{cases}$$
(3-1)

其中  $p_d$  是计算出来的对应于业务 d 的路径, $c(p_d)$  ( $c(p_d) = \sum_{(i,j) \in p_d} w_{ij}$ ) 表示的是此路径  $p_d$  的代价,W 为一个较大的值,比如 W 远远大于业务所有可能的路径代价值。因为不知道带宽是否足够容纳所有业务,3-1有两个分支,为了使得表达式同一,方便表示,我们对 G(V,E) 构建辅助图  $G_a(V_a,E_a)$ ,初始时,让  $G_a(V_a,E_a) = G(V,E)$ ,然后,对每个点  $v \in V$  和  $u \in V$ ,在  $G_a(V_a,E_a)$  中添加一条链路 (v,u),并且设置链路 (u,v) 的容量和代价分别为  $\infty$  和 W,这样, $G_a(V_a,E_a)$  就有足够的容量来容纳业务需求,如果某条业务被路由到  $G_a(V_a,E_a)$  中,那么就表示这条业务被阻塞了,加入了辅助图  $G_a(V_a,E_a)$  后,路由优化的效用函数可以表示为:

$$z^* = minimize f(\mathbf{d}) = \sum_{d \in D} c(p_d) = \sum_{d \in D} \sum_{e \in p_d} w_e$$
 (3-2)

在本文的路由优化问题中,每个业务只能够路由到一条路径上,如第二章中讨论的那样,这更符合于 SDN 网络的实际情况,以下整数约束能够保证每个业务只走一条路径

$$\sum_{(i,j)\in E_a} x_{ij}^d - \sum_{(j,i)\in E_a} x_{ji}^d = \begin{cases} 1 & \text{if } i = s_d \\ -1 & \text{if } i = t_d \\ 0 & \text{ohterwise} \end{cases}$$

$$\forall i \in V_a, \forall d \in D$$
 (3-3)

其中 $x_{ij}^d$ 是一个0,1整数变量, $x_{ij}^d = 1$ 表示业务d路由经过链路(i,j),为了避免链路拥塞,路由路径需要满足以下的链路容量约束:

$$\sum_{d \in D} \sum_{(i,j) \in E_a} x_{ij}^d \cdot bw_d \le \theta \cdot c_{ij} \ \forall (i,j) \in E_a$$
 (3-4)

在这个模型中,变量的数量随着业务量大小和网络规模大小呈指数增长,所以这个 MILP 模型在大规模情况下很难求解。

#### 3.3 基于遗传算法的路由优化算法

遗传算法是一种模拟自然进化过程搜索问题最优解的启发式算法,遗传算法模仿达尔文进化论和自然选择过程来评价挑选最优解集合,从而找寻较优化的解,遗传算法从一个代表问题的可行解的种群出发,一个种群中不同个体代表了不同的解,每个个体实际上是一个染色体,染色体携带表达当前解的信息编码,初代种群产生后,对每个染色体个体进行评价,按照适者生存,优胜劣汰的原则,使得较优的个体更有可能把自己的遗传信息传递给下一代,从而得到更优化的后代,算法过程中,对一部分基因进行变异,好的变异能够提高解的质量,增加算法的搜索空间,避免算法收敛于局部最优解。遗传算法的步骤流程图如下 3-1 所示:

## 3.3.1 遗传算法设计

#### 3.3.1.1 定义染色体结构

由前面的讨论可以知道,路由优化问题求解过程是寻找最优的业务路径集合,使得效用函数最小化,在论文 [16] 中作者(效用函数是常见的最小化最大链路利用率)提出了一种路由优化算法,在文章中,为每一个业务  $d \in D$ ,产生 K 条不同的备选路径作为备选路径集合  $P_i = p_d^1, p_d^2, p_d^3 \dots p_d^K$ ,通过遗传算法过程来确定每个业务选择哪一条备选路径,从而找到最优解,本文采用相同的思想来求解路由优化问题,假设业务数量为 |D|,初始染色体集合大小为 POP 对于第 j ( $j \in [1:POP]$ )号染色体一个染色体  $C_j$  是一个 |D| 维数组,  $C_j^i = k, k \in [1:K]$  表示在第 j 号染色体中,业务 i 选择了第 k 条备选路径, $C_j^i = -1$  表示业务 i 不加入网络中(在辅助图上路由),不占用链路资源, $|p_d^i|$  表示业务 d 的第 i 条备选路的路径代价, $p_d^i$  表示路径  $p_d^i$  上的最小可用容量, $p_d^i = min(r_e|e \in p_d^i)$ ,其中  $e \in p_d^i$  表示路径  $p_d^i$  上的边, $p_d^i$  表示此边  $p_d^i$  上的剩余容量。




图 3-1 GA 算法流程图

#### 3.3.1.2 初始可行解生成

可行解表示满足容量约束的解,为了使得遗传算法有效,初始解的质量很重要,产生的初始解要尽量好,要有更多的业务要能加入网络中,而且保证业务的路径代价较小,文章中采用一种简单的贪心算法产生出初始可行解,算法过程如下 3-1 所示:

对某一个染色体,算法随机为每个业务生成所选择的备选路径编号,但是这样选择出来的路径集合有可能会超过网络链路的容量限制,从而使得解变得不可行,要得到可行解,必须从染色体中剔除一部分业务,使得他们阻塞,为了得到比较优秀的初始可行解,本文提出一种启发式过程来确定能加入的业务,以及必须剔除的业务,一方面,要使得目标函数变小,那些流量需求较大的业务应该优先被加入到网络中,但是如果大流量的业务的路由代价很大,经过了一条很长的路径,就会大量的浪费网络中的链路容量资源,所以算法过程对当前染色体j中的业务和其路径按照  $\frac{bw_a}{\sqrt{|\nu_d^j|}}$  的值进行排序,其中  $bw_d$  代表当前业务 d 所需要的流量大小,

 $|p_d^{k_j^l}|$  代表当前染色体j 所选择的 $p_d^i$  中的第 $k_i^d$  条路径的代价大小。这样算法优先加

```
Require: G(v, E): 网络拓扑:P: 备选路径集合:C: 未初始化的染色体集合:
Ensure: C: 可行染色体集合;
 1: for each c_i \in C do
       for each c_i^d \in c_i do
           c_i^d \leftarrow -1
       end for
 4:
 5: end for
 6: for each c_i \in C do
       for each c_i^d \in c_j do
           c_j^d \leftarrow k_j^d,其中 k_j^d 为 1 到 K 之间的随机值,随机选择一条备选路
 8:
 9:
       对染色体中的的每个业务需求按照值 \frac{bw_d}{\sqrt{|p_d^l|}} 进行降序排序。
10:
       for each c_j^d \in c_j do

if rp_d^{k_d^d} >= bw_d then
11:
12:
              加入路径p_d^{k_d^l}到网络,更新网络链路容量。
13:
           else
14:
               c_i^d \leftarrow -1
15:
           end if
16:
       end for
17:
18: end for
```

算法 3-1 初始可行解产生

入 $\frac{bw_d}{\sqrt{|v_d^{k''_d}|}}$ 值较大的业务,观察目标函数,目标函数是优化路由代价最小,而 $\frac{bw_d}{\sqrt{|v_d^{k''_d}|}}$ 较大意味着较大的流量经过较小代价的链路进行路由,这种路由是很理想的,尽量节省网络的链路使用资源的同时,又减小了总体目标函数,所以这个比例值是对业务路由个体优劣程度的较好评价,于是文章采用这个比例值来确定路径加入网络的优先级(后面第节也会应用类似的思想来调整路由),每次按照比例值排序的结果将遗传染色体所选择的路径 $p_d^{k'_d}$ 尝试加入到网络中,如果 $rp_d^{k'_d}>=bw_d$ ,表示路径经过的链路有足够的容量来容纳这一个业务,所以加入业务到网络中,并且更新网络的链路容量大小,反之,如果 $rp_d^{k'_d}< bw_d$ ,这个业务选择这一条路径会超过网络链路的容量限制,于是这条业务被阻塞,染色体中的相应基因位置被设置为-1。大量重复以上可行解的产生过程,则可以得到一个较好的初始染色体集合C。

#### 3.3.1.3 评价与交叉

评价过程对本轮产生的染色体,计算其相应的目标效用函数值,并且对染色体按照效用函数目标进行降序排序,由于算法过程随机交叉,可能会产生不可行

的染色体解(链路容量超限),把这样的染色体评价为一个个很大的代价,从而在 选优时被排除掉,目标值排在最前面的前  $\alpha$  个染色体为最优集合 A,这个集合中的 染色体为精英染色体,精英染色体将直接保留到下一轮迭代,此后的  $\beta$  个染色体 为较优染色体集合 B,较优染色体集合中的染色体不会直接保留到下一轮,但是 他们有繁殖的权利,可以和精英染色体一样产生后代,遗传自己的选路信息,排 在最后面的  $\gamma$  个染色体,组成劣等染色体集合 G,由于其目标值一般较大,其选路 策略不可取,算法直接扔掉这一部分劣等染色体,而且不让劣等染色体进行繁殖。

交叉过程从精英染色体集合中 A 中随机选取一个染色体  $c_i \in A$  作为父亲,从精英染色体集合和较优染色体集合的并集  $A \cup B$  中随机选取一个染色体  $c_j \in A \cup B$  作为母亲,将  $c_i$  和  $c_j$  进行均匀交叉得到新的染色体 s,均匀交叉的过程是,对 s 的每一个基因点位以 %50 的几率选择继承父亲或者母亲的相应点位的路径选择。重复以上过程  $\beta$  次,从而产生  $\beta$  个新的子染色体来替换当前染色体集合评价函数排在后  $\beta$  个的染色体,因此得到新的染色体集合 C。

#### 3.3.1.4 变异与迭代终止

变异过程采用随机变异,随机在已经交叉后的集合 C 中选取  $\gamma$  条染色体,对某一选定的染色体  $c_j \in C$ ,随机选取 m 个业务基因点位,进行变异,将当前已经选择的路径编号随机改变为备选路集合中的另外一个值,由于变异过程是为了提高算法的的搜索空间,避免算法陷入局部最优解,但是实际实验过程中发现如果 M 和 m 值设置较大,可能使得算法收敛较慢,因为大量的变异可能会导致较优秀的可行解变成不可行,因此会丢掉这些优秀的解,因此实验中 m 的值设置得较小。

算法每次迭代都会记录当前可行染色体解的最优目标值,如果当前迭代找到的最优可行解目标值小于全局最优值,则更新全局最优值,并且记录对应的染色体为最优解,如果迭代 L 次,全局最优值不被更新,则判定算法收敛,算法停止。

## 3.3.2 基于 GPU 的并行遗传算法设计

#### 3.3.2.1 并行评价算法设计

遗传算法中最消耗时间的部分是染色体评价部分,由于需要评价大量的染色体,评价每个染色体都需要大量计算开销,但是幸运的是遗传算法具有天然的并行性,每个不同的染色体评价可以并行执行,更进一步,每个染色体中的不同基因的计算也可以并行执行,这样并行粒度是很大的。下面将介绍评价过程的具体并行实现算法,算法主要包括可行性判断和效用函数计算两个步骤,算法计算流程如下图 3-2 所示: 符号解释:

染色体(chromosome)基因编号:  $c_i^d$  表示第 i 个染色体的第 d 个基因位置。




图 3-2 GPU 上遗传算法评价函数计算过程图

备选路径集合 (paths),  $p_i$  表示第 i 业务的所有备选路集合。

业务带宽(bandwidth), $bw_i$  表示第 i 个业务需要的带宽大小。

链路流量 (flow),  $f_e$  表示第链路 e 上占用的流量大小。

链路单位代价(weight), $w_e$  表示链路 e 上的代价。

共享内存中间数组 (shared),  $sh_e$  表示链路 e 上的总代价。

如图所示,由于每个染色体的计算过程是独立的,算法为每一个染色体开辟一个 block,每个 block 内部每个线程负责染色体上的相应业务,首先通过寻址备选路径集合找到这个业务选择的路径,路径上的每一个链路都需要被占用流量,于是遍历这条路径,将业务的流量加到相应的链路上,所有线程同时计算,最后得到链路上占用的流量大小为数组 flow,并行比较 flow 和 capacity 数组,如果某一线程发现容量超限,则设置链路代价为无穷大(INF)表示此染色体不可行,最后对得到的链路代价数组进行求和,求和采用 GPU 上经典的并行规约算法,最后得到染色体对应的效用函数值。

其中 *flow* 和 *shared* 两个数组被同一个 block 内部的线程多次访问,利用程序访问的局部性,将两个数组分配到共享内存中,这样避免了对 global memery 的大量慢速访问,大大提高程序计算速度。

```
1 void evaluate (float * capacity,
2
                         float*bandwith,
3
                         float * weight,
4
                         int chromsome[][],
5
                         int paths[][]
6
                         int &objective[]){
7
   __shared__ float flow [E] = {};
   shared float shared[E]={};
10 for (i = threadid; i < |D|; i += blockDim)
11
            int p[] = paths[i][chromsome[blockid][i]];
12
            for (j = 0, j < length of (p); j++)
13
                     {
14
                     int band=bandwidth[blockid];
15
                     atomicAdd(&flow[p[j]],band);
16
                     }
17 }
```

```
18 syncthreads();
19 for (i=threadid; i < E; i+=blockDim)
20 {
21
            if (flow[i] < capacity[i])
22
                     shared[i] = flow[i] * weight[i];
23
            else
24
                     shared[i]=INF;
25 }
26 syncthread();
27 for (int s=E; s>1; s=(s+1)/2)
28 {
            if(e < s/2)
29
                     shared [e] += shared [e+(s+1)/2];
30
            __syncthreads();
31 }
32 if(threadid==0)
33
            objective[blockid] = shared[0];
34 }
```

代码 3-1 遗传算法并行评价代码

以上代码3-1 GPU 上的评价过程伪代码,算法开始时先开辟两个大小为边数大小的共享内存数组,然后每个线程负责一个基因点,寻址基因点选择的路径,对路径上的每一条边的流量加上业务的流量大小,注意到这个时候可能同时存在多个线程访问同一个 flow 位置,所以需要同步保护,使得每个线程的加法操作都能正确执行,使用 CUDA 提供的 atomic Add 函数来对 flow 数组进行加法操作,atomic Add 保证其调用的操作是原子操作,从而多个线程对同一 flow 位置的加法操作必修是串行执行的,一个 add 操作必修一次性执行完成(取址、译码、执行、访存、写回),在当前 add 操作执行完成之前,其他线程的 add 操作必修排队等待。block Dim 表示一个 block 内的线程数量,代码中的 for 循环每次迭代标号 i 偏移 block Dim 的长度,这是因为业务量数 |D| 可能大于 block Dim, 如果这样的话,每个线程可能会负责多个业务的统计计算,每个业务标号相差 block Dim 大小。

当线程 *flow* 大小统计完成之后,必修进行同步(syncthreads()),同步操作保证 block 内部的所有线程执行到同一步骤,也就是统计完成的线程必修等待其他统计线程都执行完成后才能继续执行,因为只有所有线程都完成对 *flow* 数组的加法

操作, flow 数组的统计才完整, 才能够进一步进行比较操作。

代码第 19 到 25 行计算每一条链路的路由代价,并把结果储存在 shared 数组中,如果链路上的流量小于其容量约束,那么链路代价就等于单位代价 weight 和链路流量 flow 的乘积,反之,如果流量超限,就设置 shared 为无穷大。同理,当线程计算完成后必修进行同步(syncthreads())操作,以使得 shared 数组正确完整。

为了充分利用 GPU 多线程,代码最后进行并行规约操作进行求和,for 循环中每次将后一半的 *shared* 数组加到前一半,规约过程中必修进行同步(syncthreads()),以保证加法过程计算完整,最终求和值规约到一个下标 0,将 shared[0]中的值写入到 *objective* 数组中。

另外,由于 CUDA 每个 block 支持的 shared memory 大小有限,并且分配 shared memory 太多,会使得 SIMT 上的资源不足,一个 block 中的活跃 warp 数量不足,造成 SIMT 上不能有足够的活跃 warp 数量来进行切换,从而掩藏其他 warp 的访存延迟开销,这样会使得执行速度下降很多,所以在实际设计计算时 flow 和 shared 使用的是同一段共享内存。

#### 3.3.2.2 并行排序,变异与交叉

由于遗传算法中最消耗时间的部分是评价部分,本设计中对其他部分的并行步骤采用较简单的算法。在评价部分结束后,需要对所有的染色体按照效用函数的大小降序排序,本文采用 GPU 上的 odd-even 算法进行排序操作,odd-even 算法的计算过程如下图3-3所示:

如图所示,奇偶排序算法每次两两比较数组中的值的大小,然后将较小的那个值交换到前面,奇数次的时候比较下标为 2k2k+1 的值, 其中  $k \in [0, POP/2]$ , 偶数次的时候比较下标为 2k-12k 的值,其中  $k \in [1, POP/2]$ ,最终经过 POP/2 轮的奇偶比较,就可以得到排序好的数组,从奇偶排序的执行过程可以看出,每一轮比较中的 POP/2 次比较是是相互独立无关的,其具有天然的可并行性,而且其并行实现较简单。绍染色体排序算法的 GPU 代码实现如下 3-2:




图 3-3 并行奇偶排序例子

```
8
     if(objective[id]<objective[id+1])</pre>
9
      {
10
            swap(objective[id], objective[id+1]);
11
            swap(chromsome[id], chromsome[id+1]);
12
     }
13
   else
14
     if(objective[id-1]>objective[id])
15
16
            swap(objective[id-1], objective[id]);
            swap(chromsome[id -1], chromsome[id]);
17
18
     }
19 };
20 void sort(float*weight,
21
                  int ** chromsome,
22
                  int round,
23
                      int POP
24
                      )
25
   {
26 for (int i = 0; i < POP/2; i + +)
27
        sort kernel(objective, chromsome, i);
28 }
```

代码 3-2 并行排序算法

如代码 3-2 所示,sort 函数一共需要执行 POP/2 轮比较,也就要调用 kernel\_sort 共 POP/2 次,在 kernel\_sort 中,一个线程负责两个数的比较与交换操作,在寻址数组之前,要判断当前的比较轮次的奇偶性,如果为奇数,则当前标号为 threadid 的线程要去比较标号为 2\*threadid 和标号为 2\*threadid+1 的目标值,如果当前标号为偶数值,则去比较下标为 2\*threadid-1 和 2\*threadid 的值,如果出现较小的值在后面,需要进行交换操作,交换操作在交换 objective 数组的同时,也要交换相应的染色体 (chromsome) 数组,这样一轮比较达到并行度为 POP/2,一个有POP/2 个线程参与比较交换计算,因为要循环 POP/2 次才能保证排序完毕,所以算法总的计算复杂度为 O(POP)。

交叉过程分为父母选取和交叉计算两个 kernel, 父母选取过程随机并行地选




图 3-4 GPU 并行父母选取过程

取 $\beta$ 对父母,每个线程负责选取一对父母,并且将选取的父母下标记录到father和monther数组中,父母选取GPU计算示意图如下图3-4所示:每个线程进行两次随机,mother标号只能在前 $\alpha$ 个精英染色体中选取,father表号的选取在前 $\alpha+\beta$ 中选取,这样既能够给予精英染色体更大的交叉几率,也可以保证解的搜索空间变化足够大,避免陷入局部最优值。

父母选取过程结束后,在 GPU 端记录了所选取的 mother 和 father 数组,mother 和 father 数组将用于交叉部分的计算,交叉部分的并行粒度更高,其中每个基因点的计算都是并行执行的,如下图 3-5 所示: 每个 block 负责一个新染色体的生成,通过之前的分析,一共需要生产  $\beta$  个新的染色体,所以 GPU 端一共需要分配  $\beta$  个 block,其中每一个 block 中有 |D| 个线程来同时负责随机从 monther 和 father 的相应点位选择一个来作为新染色体相应点位的值,如前所说采用均匀交叉策略,选择父亲母亲遗传基因的概率都是 50%,这样,这样 block 内部的并行度达到 |D|,总的并行粒度达到  $|D|*\beta$ 。

void cross\_kernel(float\*monther,

float\*father,

int\*\*chromsome,

int\*\*newchromsome




图 3-5 GPU 并行均匀交叉过程

```
5
                              )
6 {
7 int mid=monther[blockid];
8 int fid=father[blockid];
9 int a=chromsome[mid][threadid];
10 int b=chromsome[fid][threadid];
11 int mark=rand()%100;
12 if(mark<50)
13
     newchromsome[blockid+alpha][threadid]=a;
14
  else
     newchromsome[blockid+alpha][threadid]=b;
15
16 }
```

代码 3-3 并行交叉算法代码

上面代码 3-3 为 CUDA 上实现的均匀交叉伪代码, kernel 输入为已经随机选好的 monther 和 father 数组,线程进入函数先找到 block 对应的母亲和父亲的染色体 id,通过 id 寻址到相应的染色体编号,通过 threadid 寻址到当前的基因位置,然后随机产生一个 0 到 100 的数,此数如果小于 50,则选择继承母亲的基因,反之,则继承父亲的基因,需要注意的是新生成的染色体数组(newchormsome 数

组),其前  $\alpha$  个染色体直接复制排序后染色体集合的前  $\alpha$  个染色体,也就是说前面的  $\alpha$  个精英染色体直接保留到下一轮,所以代码中交叉产生的新染色体基因在填入 *newchormsome* 数组中时,需要偏移  $\alpha$  个单位。

最后,对于变异部分,和交叉部分的并行算法类似,不再赘述。

## 3.4 基于拉格朗日的优化算法设计

基于遗传算法的路由优化算法,虽然过程简单,但是其具有以下缺点,第一,需要事先计算大量备选路径,不能很好地适应网络的动态变化,一旦网络链路发生变化,又要重新计算备选路径。第二,遗传算法从开始到收敛需要大量的迭代次数,虽然经过 GPU 加速计算,但是由于收敛缓慢,任然需要大量的计算时间,迭代次数,很大程度上是决定于初始染色体集合的好坏,而随机选择路径的方式很难得到好的初始集合。第三,遗传算法容易陷入局部最优解,交叉范围小,和变异范围小都会使得算法提前陷入局部最优解,而如果交叉范围太大,变异范围太大,又会使得算法收敛缓慢,而且路由优化问题中每一个业务都有大量备选路径,问题的解空间很大,即使增大搜索范围也很难找到更优化的解。于是本节通过分析采用基于拉格朗日乘子法的 GPU 并行方法来求解路由优化问题。

# 3.4.1 问题建模

路由优化问题就是为每一个业务选取一条路径,以使得效用函数最小化。然而在 MILP 模型中,网络容量约束 (Eq.3-4),把所有的路由变量联系到一起,因为这些变量的取值必修保证每一条链路 (i,j) 上占用的流量小于其容量  $\beta \cdot c_{ij}$ ,正是由于存在链路容量约束,每个业务的路由选取才变得不相互独立,但是要利用 GPU的并行特性,需要寻找独立计算的可能性,因此,本文采用拉格朗日松弛方法,把一个路由优化问题分解成一些单个业务的寻路问题,而这些单业务的寻路问题是相互独立的,很适合并行计算。将问题。。中的网络容量约束松弛进目标函数得到如下问题:

$$L(\lambda) = \min \sum_{d \in D} \sum_{(i,j) \in E_a} w_{ij} x_{ij}^d b w_d +$$

$$\sum_{(i,j) \in E_a} \lambda_{ij} \left( \sum_{d \in D} (x_{ij}^d b w_d - \beta c_{ij}) \right)$$
(3-5)

其中 $\lambda_{ij}$ 表示链路(i,j)的拉格朗日乘子。这个表达式(3-5)还可以表示为:

$$L(\lambda) = \min \sum_{d \in D} \sum_{(i,j) \in E_a} (w_{ij} + \lambda_{ij}) x_{ij}^d b w_d - \sum_{(i,j) \in E_a} \lambda_{ij} \beta c_{ij}$$
(3-6)

subject to:

$$\sum_{(i,j)\in E_a} x_{ij}^d - \sum_{(j,i)\in E_a} x_{ji}^d = \begin{cases} 1 & \text{if } i = s_d \\ -1 & \text{if } i = t_d \\ 0 & \text{otherwise} \end{cases}$$

$$\forall i \in V_a, \forall d \in D$$
 (3-7)

拉格朗日子问题的目标函数中的  $\sum_{(i,j)\in E_a}\lambda_{ij}\beta c_{ij}$  这一项,不随着拉格朗日乘子的变化而变化,本文将其作为常数项而丢掉不讨论,丢掉  $\sum_{(i,j)\in E_a}\lambda_{ij}\beta c_{ij}$  这一项后,拉格朗日子问题的目标函数中只含有代价部分  $w_{ij}+\lambda_{ij}$  和  $x_{ij}^d$  的乘积。注意到, $\sum_{(i,j)\in E_a}(w_{ij}+\lambda_{ij})x_{ij}^dbw_d$  表示业务 d 的总路由代价,因此,拉格朗日子问题的目标函数是最小化所有业务需求的路径路由代价总和,在这个子问题的约束中,没有一个约束同时包含有两个及以上的业务需求相关的变量,所有这个拉格朗日子问题可以被分解成一系列独立的最短路径问题(每个业务需求对于一个最短路问题),只是这些最短路问题的链路单位代价发生改变,链路代价变得和拉格朗日乘子  $\lambda$  相关,也就是说给定一个拉格朗日乘子  $\lambda$  ,我们可以通过并行地计算一系列的最短路径问题来解决这个拉格朗日子问题。因为把容量约束松弛进效用函数中后,不会增加目标函数的值(<0), $L(\lambda)$  成为原问题最优目标函数值的下界, $z^* \geq L(\lambda)$ ,为了得到最紧的的下界值,我们要解决以下这个优化问题:

$$L^*(\lambda^*) = maximize_{\lambda}L(\lambda) \tag{3-8}$$

subject to: (3-7)

以上的这个优化问题也被称为原来路由优化问题的对偶问题 ((3-2) - (3-4)) [37],其中 $\lambda$ 表示最优拉格朗日乘子,为了得到最优乘子 $\lambda$ \*,可以使用次梯度优化算法来解决,次梯度优化计算时,第一次先初始化乘子 $\lambda$ 0,然后通过以下过程进行迭代求解:

$$\lambda_{ij}^{(k+1)} = \lambda_{ij}^{(k)} + \theta_k g^{(k)} = \lambda_{ij}^{(k)} + \theta_k [(\sum_{d \in D} x_{ij}^d - c_{ij})]^+$$
(3-9)

其中, $\lambda_{ij}^{(k)}$  表示第 k 次迭代的对应于边 (i,j) 的拉格朗日乘子, $g^{(k)}$  是  $L(\lambda)$  对  $\lambda^k$  的任意一种次梯度, $\theta_k$  表示第 k 次的迭代的步长,标记  $[\alpha]^+$  表示  $\alpha$  中符号为正的部分,也就说  $[\alpha]^+ = max(\alpha,0)$ ,从表达式 Eq. (3-9) 可以看出来如果链路 (i,j) 上的流量总和超过链路 (i,j) 上的容量,链路 (i,j) 上的  $\lambda_{ij}^k$  拉格朗日乘子会增加,也就是




图 3-6 LR-PTEA 算法流程图

表示一些业务流量需要从链路 (i,j) 上移除,另外,为了避免产生负权重的链路代价,当链路容量大于其上的流量时,我们并不去减小此链路 (i,j) 上的  $\lambda_{ij}^k$ 。根据以上讨论,我们给出基于拉格朗日乘子法的并行路由优化算法的框架,如图3-6所示,LR-PTEA 主要包括以下步骤:

步骤一,为 $G_a(V_a, E_a)$ 初始化链路权重。

步骤二,计算所有业务的最短路径,其中路径计算任务被分配到 GPU 进行并行计算。

步骤三,为了从当前计算出来的路径中得到更好的目标函数值,对步骤二中计算出来的路径进行调整。

步骤四,更新链路权重,更新完毕后,如果停止条件不满足,则回到步骤二,进入下一轮迭代。LR-PTEA 如果在连续 $\beta$ 次成功的迭代后依然不能找到更优的全局解,则停止算法过程。

### 3.4.2 基于 GPU 的并行路由计算

在每次迭代中,LR-PROA 为每个业务  $d \in D$  在图  $G_a(V_a, E_a)$  中计算最短路径,显然,丢掉链路容量约束后,不同业务的最短路径计算可以独立在 GPU 上并行执行,但是,最短路算法的逻辑对于 GPU 来说太过复杂,GPU 最初是被设计来做大规模的数值计算问题,其只实用于逻辑比较简单,但是数值计算量较大的任务,所以在 GPU 上直接开辟一个线程来计算一个业务的路径,不仅仅在计算上是低效的,而且这样的并行粒度也不能充分利用 GPU 的大规模并行能力。为了充分提高最短路径的计算速度,LR-PROA 对最短路径算法进行并行化设计。

```
Require: 网络拓扑:G(V, E); 源点:s;
Ensure: 从 s 开始到其他点的路径集合 P;
 1: for each node v \in V do
       Dist[v] \leftarrow \infty
       Pre[v] \leftarrow NIL
 4: end for
 5: Dist[s] \leftarrow 0
 6: Mark \leftarrow 1
 7: while Mark > 0 do
       Mark \leftarrow 0
       for each link (u, v) \in E do
 9:
           if Dist[v] > Dist[u] + w_{uv} then
10:
               Dist[v] \leftarrow Dist[u] + w_{uv}
11:
               Pre[v] \leftarrow u
12:
               Mark = 1
13:
           end if
14:
       end for
15:
16: end while
17: 根据前驱数组 Pre, 重新构建最短路集合, 输出路径到集合 P
```

算法 3-2 Bellman 最短路算法

文章 [29] 提出一种 Dijkstra 最短路径算法在 GPU 上的并行实现,但是从算法结构上分析,Dijkstra 最短路径算法并不适应于并行算法的设计,所以 Dijkstra 最短路径算法在 GPU 上的实现不能得到很好的加速效果,为了期望得到更好的加速效果,LR-PROA 选择 Bellman-Ford [37] 最短路算法来进行并行实现,Bellman-Ford 最短路算法逐步地减小距离标记  $Dist[v], v \in V$ ,直达其收敛与真实的最短距离。Bellman-Ford 算法过程如上图3-2,其中 Dist[v] 表示距离起点 s 到 v 的最短路径距离,Pre[v] 表示点 s 到点 v 的最短路径上 v 的前驱节点,在初始化好了所以节点的距离数组和前驱节点数组之后,Bellman-Ford 算法最多迭代 |V| 次,每一次迭代算法松弛一次图 G(V,E) 中的所有的边(第 10-11 行)。Bellman-Ford 算法的算法复




图 3-7 并行业务计算框架

杂度为  $(|V| \cdot |E|)$ ,他的复杂度高于 Dijkstra 最短路径算法的复杂度,但是,因为 Bellman-Ford 算法每次松弛边的操作都是独立无关的,通过为每一条边的松弛操作分配一个独立的线程执行,Bellman-For 算法很容易在 GPU 上实现并行化。

上图 3-7 中显示了 LR-PROA 的最短路径计算的并行实现框架。首先,将业务量需求根据业务的源节点将业务分配成不同的组,使得每一组内的业务的源节点相同。我们假设第 i 个组的源节点为  $s_i$ 。然后,为了高速的计算最短路径,每一组的最短路径计算使用 m 个 GPU 线程的并行 bellman-ford 算法进行计算,如上图3-7所示,线程  $T_{i,j}$  负责为对应于源点 s 的链路  $e_j$  进行松弛操作。因此总的并行执行的线程数是  $m \times k$ , 其中 m 和 k 分别表示链路数目和组的数目。

在 CUDA 编程模型中,kernel 在执行在一系列的 block 中,一个 block 中包含一系列并行执行的线程,在本文的最短路算法并行实现中,每个 block 内部的线程用于松弛同一条链路 (i,j) 的不同源节点情况,比如,在图 3-8 中,集合  $\{T_{1j},T_{2j},\cdots,T_{ij},\cdots,T_{kj}\}$  都在 bockj 上执行,其中  $T_{ij}$  为对应源节点为  $s_i$  的链路  $e_i$  执行松弛操作,其中,我们设链路  $e_i$  的头节点和尾节点分别为  $h_i$  和  $t_i$ ,可以看到,当这次迭代存在链路更新,那么标记 Mark 会被设置成一,这是为了优化算法的迭代次数,当某次迭代结束 Mark=0 则表示这次迭代没有边进行了更新操作,说明Bellman 算法已经提前结束,实验证明这一个优化可以大大地减小 Bellman 算法的迭代运行次数。

最短路径算法 CUDA 实现算法伪代码如下所示。需要注意的是由于线程在 GPU 上是独立执行的,在更新节点的距离标记和前驱标记的时候会出现同步问题,假设线程  $T_1$  为链路 (x,v) 执行松弛操作,而线程  $T_2$  为链路 (y,v) 执行松弛操




图 3-8 GPU 上 Bellman 算法的实现




图 3-9 同步问题的例子

Require: 业务需求集合 D; 链路集合 E; Ensure: 业务需求的最短路径结合 P1: 将业务的源节点加入到集合 S 中 2:  $Mark \leftarrow 1$ 3: while Mark > 0 do 4:  $Mark \leftarrow 0$ 5: 发射 kernel\_distance\_update(S, E, Dist) 6: end while 7: 发射 kernel\_predecessor\_update(S, E, Dist, Pre)

8: 根据前驱数组 Pre 重建业务的最短路径,并把路径加入到集合 P 中

算法 3-3 并行最短路计算

算法 3-4 kernel 函数 kernel distance update

作,假设两个线程更新点 v 的距离标记和更新前驱标记的顺序如 3-9 所示,如果 Dist[y] + w(y,v) < Dist[x] + w(x,v),那么 Dist[v] 被更新为 Dist[y] + w(y,v),但是由于 更新的顺序发生交叉,节点 v 的前驱节点被更新成了 x,而不是真正正确的前驱节点 y。为了避免这个同步问题,算法设计中使用两个 kernel,一个用来更新距离标号,一个用来更新前驱节点。

#### 3.4.3 链路权重更新

#### 3.4.3.1 权重更新步长

在 LR-PROA 算法中, 在第 (k+1) 次迭代, 链路 (i,j) 的权重被更新为  $w_{ij}^k + \lambda_{ij}^{k+1}$ , 其中  $\lambda_{ii}^{k+1}$  被更新为:

$$\lambda_{ij}^{k+1} = \lambda_{ij}^{k} + \theta_{k} [(\sum_{d \in D} x_{ij}^{d} b w_{d} - \beta c_{ij})]^{+}.$$
(3-10)

为了保证收敛性, 第 k 次迭代的更新步长  $(\theta_k)$  可以被设置为  $\frac{1}{k}$ []。然而, 通过

算法 3-5 kernel 函数 kernel predecessor update




图 3-10 链路更新例子(1)

仿真发现,当  $(\theta_k)$  被设置为  $\frac{1}{k}$  时,其收敛缓慢。让我们考虑图 3-10的例子,其中链路 (i,j) 上标记分别表示链路权重和链路上剩余的容量大小。假设现在有两个业务需求  $(d_1$  和  $d_2$  )其源和目的节点都是 A 和 D,且每一个业务的流量大小都是 4 个单位。为了展示这个迭代过程,我们把算法前 5 次的迭代结果表示在表 3-1中,从表中可以看到,业务计算出的最短路径一直在 A-B-D 和 A-C-D 之间徘徊。算法必修等到 A-B-D 和 A-C-D 的两条路的权重相等时才能停止,只有这样这两个业务才可能分离,其中一个选择 A-B-D,而另一个选择 A-C-D。但是,正如表中所示这需要大量的迭代才能达到。 另外一种常用的步长选择是:

$$\theta_k = \frac{\rho[UB - L(\lambda^k)]}{||\mathbf{A}\mathbf{x}^k - \mathbf{b}||^2}$$
(3-11)

其中 UB 是最优化目标函数的上界, $\rho$  是一个取值范围为 0 到 2 的常数, $\mathbf{A}$  和  $\mathbf{b}$  分别是链路相关矩阵和链路上的剩余容量向量。但是从实验中发现设置这种步长迭代效果也不令人满意,因此,本设计采用一种简答但是有效的链路权重更新步长,假设  $\theta_k^{ij}$  为第 kth 次迭代时链路 (i,j) 上的需更新的步长,那么  $\theta_k^{ij}$  为:

$$\theta_k^{ij} = \frac{1}{|\beta c_{ij} - \sum\limits_{d \in D} x_{ij}^d b w_d|}$$
(3-12)

Iteration number	Calculated paths for the two demands	Path weights	$\theta_k$
0	A-B-D	4(1+1)	1
	A-B-D	4(1+1)	1
1	A-C-D	4(2+2)	1
	A-C-D	4(2+2)	1
2	A-B-D	4(1+4+1+4)	0.5
	A-B-D	4(1+4+1+4)	0.5
3	A-C-D	4(2+4+2+4)	0.33
	A-C-D	4(2+4+2+4)	0.55
4	A-B-D	4(1+6+1+6)	0.25
	A-B-D	4(1+6+1+6)	0.23
5	A-C-D	4(2+5.33+2+5.33)	0.2
	A-C-D	4(2+5.33+2+5.33)	0.2

表 3-1 拉格朗日更新过程(1)

从式子 3-12, 我们可以看到,如果一条链路上承载的流量大小超过了这条链路上的容量大小,那么这条链路上的权重在下一次迭代之前就会增加 1,对于其他的流量满足约束的链路吗,其权重不会改变,如果使用3-12的步长更新方法,LR-PROA 仅仅只需要一次迭代就能够得到例子中 3-10 最优的权重,实验表明,这种粗粒度的更新操作大大的减小了算法的收敛迭代次数,从而大大缩短算法运行时间。

#### 3.4.3.2 随机更新策略

拉格朗日松弛法将原问题分解成了一个个独立的最短路径问题,这样使得算法可以并行化进行设计,但是由于个个子问题独立分离,使得每个问题再求最短路径时都是贪心的,这样可能会使得大量业务抢占同一批链路,造成拥塞,一旦拥塞,链路的权重增加,又会使得大量的业务放弃这一批链路,去抢占其他链路,而这些链路由于权重过分增加,造成没有业务去选择他们,使得链路利用出现浪费,甚至会造成其他链路发生拥塞,这样出现恶性循环,最终会使得算法提前收敛到局部最优解,另外,由上一节的分析为了最求收敛快速,我们简单地将补偿




图 3-11 链路更新例子 (2)

设置为  $\frac{1}{|eta c_{ij} - \sum x_{ij}^d b w_d|}$ , 就是对把每一个超过容量约束的边简单地增加一,这样粗粒 度的增加,可能会加重上面讨论的拥塞循环。 如上图3-11所示,假设有存在两个 业务  $d_1$  和  $d_2$ , 其中  $d_1$  的源节点为  $d_2$ , 目的节点为  $d_3$  其流量大小为  $d_3$  的源节点为 B, 目的节点为 G, 其流量大小为 5, 开始时两个都分别贪心计算最短路径,  $d_1$  选择 路径 A-C-E-G,  $d_2$  选择路径 B-C-E-G, 这样的话, 链路 C-E 和 E-G出现拥塞,表 3-2 展示了这个迭代过程,图 3-11中最优的选择是让其中一个业务经 过边 C-E-G 进行中继, 另一个业务经过边 D-F-G 进行中继。但是的迭代过 程始终无法使得两条链路发生分离,图中的链路权重始终无法达到最优条件,这 是因为算法的权重迭代增加粒度太大,由于链路 C-E-G 和链路 D-F-G 每 次超限都会为路径的总权重增加 2 个单位,假设每次迭代时链路 C-E-G 和链 路 D - F - G 每次迭代时一共只贡献 1 个单位的权重增加,那么算法只需要一 次迭代就能达到最优条件,此时链路 C-E-G 由于超限,权重一共增加 1 个单 位,那么路径A-C-E-G和路径A-D-F-G权重相等都为4,同样,路径 B-C-E-G 和路径 B-D-F-G 的权重也相等了,这样两个业务才会分离开 (比如业务  $d_1$  选择链路 A-C-E-G, 业务  $d_2$  选择链路 B-D-F-G)。但是在算 法设计时, 我们难以分辨哪些链路的组合会引起业务出现这种徘徊情况, 为了解 决链路增加粒度过大的情况,在本设计中我们采用随机选择执行更新的策略,也 就是对一条流量超过容量约束的边 (i,j),我们以概率  $\varphi$  来对他进行权重更新,每 条边的权重增加粒度依然为 1 个单位,假设  $\varphi = 0.5$ ,这种方法在一定概率上保证 图 3-11 中的例子可以在一次迭代中收敛。实际实验中发现这种更新策略能够保证 算法得到较优解的同时,保证收敛速度较快。

Iteration number	Calculated paths for the two demands	Path weights
0	A-C-E-G	3(1+1+1)
Ů	B-C-E-G	3(1+1+1)
1	A-D-F-G	3(2+1+1)
	B-D-F-G	3(2+1+1)
2	A-C-E-G	3(1+2+2)
2	B-C-E-G	3(1+2+2)
3	A-D-F-G	3(2+2+2)
3	B-D-F-G	3(2+2+2)
4	A-C-E-G	3(1+3+3)
т	B-C-E-G	3(1+3+3)
5	A-D-F-G	3(2+3+3)
3	B-D-F-G	3(2+3+3)
6		
U		

表 3-2 拉格朗日更新过程(2)

# 3.4.4 路径调整

注意到,在最优的权重代价下(最优拉格朗日乘子),LR-PROA 求解到的路径集合解对于拉格朗日对偶问题的优化解,但是他不一定是原来路由优化问题的优化可行解。作为一个例子,考察图 3-12中的情况,图中的元组中数字分别表示链路的代价和链路上的剩余容量大小,我们假设有两个业务需求  $d_1$  和  $d_2$ ,其中两个业务的流量需求都是 1 个单位,假设在某一个迭代过程中,LR-PROA 为两个业务算出来的链路都是 A-C-E-D,这条路径选择是对偶问题的最优解,但是他对于原问题来说是不可行的解,因为链路 (C,E) 上承载的链路容量大于了链路 (C,E) 上的容量。所以,为了寻找原问题的最优解,LR-PROA 会继续迭代,这是由于每个业务在选择路径的时候没有去考虑其他业务所选择的路径,但是我们容易看到这个例子中所有路径权重都一样(都等于 3),也就是说,图中存在着大量的等价链路,但是在这个例子中两个业务恰好都选择了冲突的那一条路径 A-C-E-D,如果业务  $d_1$  的路径被调整到 A-D,业务  $d_2$  的链路被调整到 B-F,那么,我们可




图 3-12 路径调整例子

以得到原问题的最优可行解,所以通过这里的启发,我们发现需要设计一种业务路径调整算法来主动避免链路出现冲突,从而减小算法的迭代次数,得到原问题的优化的可行解。 为了说明业务路径调整算法,我们引入一些符号,假设 P 表示步骤 2 所计算出来的路径集合,其中  $p_d \in P$  表示业务 d 的路径, $rp_d$  表示路径  $p_d$  上的可用带宽, $rp_d = min\{r_e|e \in p_d\}$ ,其中  $r_e$  表示链路 e 上的剩余带宽, $D_l$  表示剩余业务集合,表示这些业务不能在不违背容量约束的情况下被加入网络中。

路径调整算法的主要思想是通过调整一小部分业务的路径来得到原问题的优 化可行解,算法首先对业务进行排序,这里采用上一节()类似的思想对业务进行 排序,一方面,要使得目标函数变小,那些流量需求较大的业务应该优先被加入到 网络中,但是如果大流量的业务的路由代价很大,经过了一条很长的路径,就会 大量的浪费网络中的链路容量资源,所以算法过程对当前染色体 j 中的业务和其 路径按照  $\frac{bw_d}{\int \frac{k^d}{k^d}}$  的值进行排序,其中  $bw_d$  代表当前业务 d 所需要的流量大小, $|p_d^{k_d^d}|$ 代表当前染色体j 所选择的 $p_d^j$  中的第 $k_i^d$  条路径的代价大小,这样按照顺序试图将 业务加入到网络中,如果  $rp_d^{k_d^d} >= bw_d$ ,表示业务可以被加入到网络中,那么加入 此业务并且更新网络链路的剩余容量值,反之,如果  $rp_{d}^{k_{d}^{l}} < bw_{d}$ ,则表示业务选择 的路径上有链路容量不足以承载此业务,那么将业务加入剩余集合 $D_1$ 中,循环结 束后,得到一个剩余网络,根据前面的讨论,在剩余网络中可能存在一些等价路 径,所以剩余链路中依然有很多可用资源,而且观察目标函数,发现算法需要优 先保证网络中加入更多的业务, 所以算法重新在剩余网络中为剩余业务计算路径, 算法依次遍历集合 Di. 看能否在剩余网络中为业务寻找一条路径, 首先剔除那些 链路剩余容量小于业务流量 bwa 的链路,这样保证求出来的路径肯定是满足容量 约束的,由于剩余链路是残余网络,所以可能会求出跳数很长的路径,如果跳数 太长了,会占用太多的资源,不能达到优化的目的,所以算法设置一个跳数阈值  $\delta$ 

```
Require: 网络拓扑 G(V, E); 业务量需求集合 D; 步骤 2 算出来的路径集合 P_{in};
Ensure: 调整后的路径集合 AP;
 1: 把业务按照值 \frac{bw_d}{\sqrt{|p_d|}} 进行降序排序
 2: for each traffic demand d \in D do
      if rp_d \geq bw_d then
         把路径 p_d 加入到 AP 中
 4:
         在图 G(V,E) 中更新路径 p_d 所经过链路的剩余带宽
 5:
      else
 6:
         把业务 d 加入到剩余集合 D_l 中
 7:
      end if
 8:
9: end for
10: G'(V', E') = G(V, E)
11: for each traffic demand d \in D_I do
      G''(V'', E'') = G'(V', E')
12:
      for each link e \in E' do
13:
         if 链路 e < bw_d then
14:
             把链路 e 从图 G''(V'', E'') 中移除
15:
         end if
16:
      end for
17:
      在图 G''(V',E'') 中为业务 d 计算最短路径 p (链路代价都设为 1)
18:
      if \frac{|p|}{|p_d|} \leq \delta then
19:
         把路径 p 加入到 AP, 并把业务从集合 D_l 中移除
20:
         在图 G'(V', E') 中更新路径 p 所经过链路的剩余带宽
21:
         G(V,E) = G'(V',E')
22:
23:
      end if
24: end for
```

算法 3-6 路径调整算法

来进行约束,如果求出来的路径跳数大于 $\delta$ 则认为路径不合法。如果路径跳数小于 $\delta$ 则加入业务到网络中,并更新网络链路容量。虽然这个过程是串行的,但是这个过程是很快速的,这主要有以下三个原因第一,由于剩余网络中大量存在链路容量不足,能参与计算的链路很少,对一个剩余业务d,在计算路径之前,算法会剔除那些剩余容量小于 $bw_d$ 链路,所以实际上参与计算的网络拓扑很小;第二,这个时候计算最短路径不用考虑链路代价,直接使用BFS进行计算。第三,剩余业务量集合 $D_l$ 本身较小,算法越往后面加入业务,可用链路会越来越小,网络会进一步变小。通过这个路径调整算法,可以得到原问题的一个优化可行解,这个解作为当前迭代产生的最优解,和全局最优解进行比较,如果这个解优与全局最优解则更新全局最优解,进入下一次迭代。

## 3.4.5 仿真实验分析

#### 3.4.5.1 仿真介绍

为了证明 LR-PROA 和 GA-PROA 的优化效果,我们把两个算法的优化结果和基于备选路径的 MILP 模型 [21] 的最优目标值进行比较,其中每个业务的备选路径数量为 10 条,我们使用 CPLEX [40] 来求解 MILP 模型,由于 CPLEX 求解 MILP 需要很大的计算量,对于大规模的网络,我们无法得到 MILP 的最优值,因此我们设置了 10 分钟的求解时间限制,当 Cplex 求解时间超过 10 分钟后,我们停止求解过程,记录求得 Cplex 求解的最优可行目标函数,以及 MILP 模型的最优值得下界。为了观察 LR-PROA 和 GA-PROA 的加速效果,我们分别设计两个算法串行版本 LR-PROA 和 GA-PROA,并把 LR-PROA 和 GA-PROA 与 LR-PROA 和 GA-PROA 进行比较,其中 LR-PROA 中的路由算法采用带堆优化的 dijkstra 算法,dijkstra 算法的复杂度为  $(|N| \lg |N| + |E|)$ ,为了体现 LR-PROA 的加速效果,本文还对串行的 dijkstra 进行了进一步的优化,讨论如下:假设一批业务 D 的源节点相同,这一批业务的目的节点组成集合 D,那么我们在求解 dijkstra 算法时,当最小堆吐出了 D 中的所有点之后,我们就提前结束了 dijkstra,所以当集合 D 比较小时,实际的算法复杂度一般是远远小于  $(|N| \lg |N| + |E|)$  的。

我们分别采用 ERdos-R enyi (ER) [38] 和 Barab asi-Albert (BA) [39] 两种模型来生成实验网络拓扑,实验中的网络拓扑中点的平均度数为 6。我们分别比较算法的目标函数,加速效果和算法的收敛性质,LR-PROA 和 LR-SROA 中的  $\delta$  和 K 被分别设置为 10 和 30。GA-PROA 与 LR-PROA 都是通过 CUDA 8.0 进行设计,跑算法的服务器配置有四个 Intel Xeon E5-2630 CPU 和一个 NVIDIA Tesla K40M GPU。

#### 3.4.5.2 目标函数比较

图 3-13和图 3-15分别显示了在点数为 200 和 1000 的网络中,目标函数随着业务数量规模变化的折线图,图中的网络链路容量大小为 100,业务的流量需求大小为 [1,100] 的均匀随机值。从图中我们可以看到目标函数大致随着业务数量呈现线性增加,这和目标函数的表达式相吻合。从图中可以看到 LR-SROA/LR-PORA 的算法优化目标明显优于遗传算法 LR-PROA/LR-SROA,这是因为: 1.遗传算法提前陷入了局部最优解,导致算法提前结束。2.遗传算法是基于备选路径的,所以其没有 LR-SPOA/LR-PROA 那么灵活,LR-SPOA/LR-PROA 会动态的寻找业务的路径,根据网络链路的动态状况重新求解路径,从而充分利用网络链路资源,从而减小目标函数。

和 MILP 的 Cplex 解相比,在小网络(点为 200)中,由于 Cplex 的计算压力




图 3-13 OB-TA-200

不大,其计算出来的解略微优于 LR-SPOA/LR-PROA。可以看到图中 MILP-bound 和 LR-SPOA/LR-PROA 差距很小,这说明在小网络下,LR-SPOA/LR-PROA 算法 求出的解已经很接近 MILP 的理论最优解了;在大网络中,由于 Cplex 的计算压力 增大,LR-SPOA/LR-PROA 的解已经优于 Cplex 的解。比较 MILP-bound 我们可以 发现 LR-SPOA/LR-PROA 的解离 MILP-bound 有一定差距,这是可能有两个原因:1.Cplex 的计算压力大,导致求得的 bound 可能不够精确。2.LR-SPOA/LR-PROA 陷入了局部最优解。图 3-14和图 3-16表示在容量变化下的目标函数值变化,其中业务数量为点数的 6 倍,网络链路容量从 100 到 250 变化。随着容量的增加目标函数大致呈现线性下降,这是因为链路容量增加后,网络资源增大,网络可容纳的业务增加,业务可选择的优化路径增增多,业务的路径代价下降,阻塞的大量减少,所以目标函数呈现大幅下降。

#### 3.4.5.3 算法时间比较

图 3-17和图 3-18分别列出了算法在 BA 和 ER 拓扑下的计算时间随着业务数量增加的变化情况,图中拓扑节点数量为 1000,业务数量从 1000 到 6000 变化,业务流量为 1 到 100 的均匀随机值,链路的容量为 100。由于各种算法的时间差距过大,我们用三种不同的尺度进行展示。首先,CPlex 的时间限制都为 10 分钟,所以我们不再列出来。

图中我们可以看到 GA-PROA 相对于 GA-SROA 加速很多大约为 30 倍左右,但是由于遗传算法本身的缺陷,所以 GA-PROA 的计算时间是很糟糕的,这是因为基于备选路径的遗传算法的初始值染色体较差,所以需要大量的迭代次数才能收敛,而且遗传算法评价步骤的本身的计算量也很大。




图 3-14 OB-CA-200




图 3-15 OB-TA




图 3-16 OB-CA

观察 LR-SPOA 和 LR-PROA,发现 LR-SPOA 和 LR-PROA 的时间曲线会发生大幅度的波动,这是因为,算法的迭代次数变化较大,我们设置算法在 30 次后未找到更优解之后停止,其实 30 次设置得偏小,算法有可能会找到更好的解,但是这些解的优化程度很小(通过收敛图 [?],可以看到算法在前 50 次内下降幅度较大,后面的下降幅度很小),所以为了优化整体时间,我们设置迭代次数为较小的 30 次,由于 30 偏小,所以可能会导致算法的提前结束,从而导致算法的迭代次数变化幅度较大,从而引起整体时间上的幅度变化。

观察图 3-17和图 3-18,我们发现当业务数量增加到两倍点数以上后,LR-PROA 相对于 LR-SROA 有较大加速,其中拓扑大小为 1000 时,LR-PROA 相对与 LR-SROA 有平均 6-7 倍的加速。

图 3-19和图 3-20表示算法时间随着网络链路容量的变化情况,其中业务数量为 6 倍网络的点数大小,在拓扑点数为 1000 的情况下,可以看到 LR-PROA 相对与 LR-SROA 有平均 6-7 倍的加速。

图 3-21和图 3-22表示算法计算时间随着网络拓扑大小的变化情况,其中加入的业务数量为网络拓扑点数目的 6 倍,可以看到随着网络拓扑变大,计算时间也相应增加,GA-PROA 的计算时间不管在在小拓扑还是大拓扑下都远远大于LR-PROA 的计算时间。拓扑较小时LR-PROA 相对与LR-SROA 的加速很小,当时随着网络的拓扑规模的增加,LR-PROA 的计算时间大幅上升,而采用 GPU 上计算的 LR-PROA 上升幅度较小,使得随着在网络拓扑达到一定规模后 LR-PROA 对LR-SROA 有较大的加速优势,加速比随着网络拓扑大小的增大从开始的 1 倍变化到最后的接近 9 倍,这充分体现出了 GPU 进行大规模计算的优势。




图 3-17 TI-ER-TA-1000




图 3-18 TI-BA-TA-1000




图 3-19 TI-ER-CA-1000




图 3-20 TI-BA-CA-1000




图 3-21 TI-BA-NO





图 3-22 TI-ER-NO







图 3-23 CO-GA-1000






图 3-24 CO-LR-1000

#### 3.4.5.4 算法收敛性

图 3-23 和图 3-24 分别是 GA-PROA 和 LR-PROA 的收敛过程图。可以看到遗传算法的初始值较差,迭代次数较多,但是最终还是陷入了局部最优解,而 LR-PROA 的算法第一次的值已经很好,这是因为 LR-PROA 不是基于备选路径的,他会通过路径调整过程为业务重新寻找路径,从而得到一个较好的初始目标值,LR-PROA 算法的目标函数值在很短的迭代次数里快速下降,但是 LR-PROA 的曲线不够平滑,说明算法的波动很大,收敛终止条件不好控制,这也是图 3-17和图 3-18产生波动的原因。

# 第四章 分层光网络下的并行路由优化算法研究

### 4.1 引言

随着视频流、云计算服务和移动应用的普及,互联网的流量不断增加 [41],业务量的持续增长给互联网的传输带来了巨大的挑战,为了满足日益增长的容量要求,波分复用(WDM)系统已部署在骨干网络,其每个通道带宽高达 40 GB/s 或100 Gb/s。现在,400 Gb/s 的带宽接口已经在实验室 [42] 实现,此外,为了满足不同的数据速率服务异构的流量类型,混合线路速率(10/40/100Gb/s)的 WDM 系统也已经部署 [43]。因此,WDM 光网络视乎为大流量业务传输提供了一个既实际又高效的解决方案。

然而,传统的 WDM 光网络严格遵循 ITU-T 的固定均匀间距和网格(通常为50) GHz 或 100 千兆赫) [44],这样会导致低效的频谱利用率,比如,一个较大的波长可能会被分配给一个低速率的业务,即使这个业务根本就不能占满整个波长。很明显,传统 WDM 光网络的不灵活和粗粒度的带宽控制会导致显著的频谱浪费,限制了提高其网络容量的潜力。

为了应对 WDM 网络的低敏捷性和频谱浪费问题,近年来,弹性光网络 (EON) 的架构被提出,在 EON 架构中,存在细粒度的带宽间隙(比如,12.5GHZ),他比 WDM 网络所遵循的 ITU 标志的 50GHZ 或者 100GHZ 的带宽粒度要小很多,而且,这些带宽间隙可以根据需要被组合在一起以提供更宽的通道。所以为了提高带宽利用率,在 EON 中存在混合速率,每个速率的业务需要不同数量的频谱间隙数量。理论上,EONs 能够灵活地提供各种速率,但是在实际中,EONs 却可能只含有很少的速率种类,这主要是因为:第一,随着频谱的增加,频谱碎片和管理复杂度将显著增加。第二,实际的 EON 从较低的线路费率升级到更高的线路费率,并存大量速率的情况已经很少见了。

为了在 EON 网络中加入业务,控制平面必须在网络中找到一条路径,同时,还需要在此路径上的链路上分配足够的频谱带宽,来创建一个合适的端到端光路连接,这被称为路由和频谱分配(RSA)问题,EONs 中的 RSA 问题比传统的在WDM 网络中的路由和波长分配(RWA)问题更具有挑战性,传统的 RWA 解决方案 [45,46] EONs 中已经变得不再适应了。在 EONs 中一个业务需求可能需要多个连续的频谱间隙,而且由于缺少全光谱转换器,每条光连接的频谱从它的源节点到它的目的节点,在所经过的链路上保持不变,这被称为频谱连续性限制。

RSA 问题可以进一步分为静态 RSA 问题和动态 RSA 问题。静态的 RSA 问题

出现在网络规划阶段,其中流量需求是已知的,这样可以离线计算出最优或者接近最优的 RSA 解,动态 RSA 问题是指在实时业务情况下光通路的路由选择和波长分配的优化问题,在动态 RSA 问题中,业务随机的到达和离开光网络,而且当业务到达网络时,控制平面需要在短时间内找到 RSA 解来安排业务。动态 RSA 问题比静态 RSA 问题更具有挑战性,因为业务需求随机到达和离开,网络状况随时发生变化,而且要求控制平面反应实时。

链路代价表示路由路径选择这一条链路所需要的代价,链路代价可以设置为链路延迟,租用链路需要的费用等等,业务的路由代价表示业务路径经过的链路的代价总和,路由代价反应了路由路径的优劣程度,如果链路代价设置为延迟,则路由代价越小表示路由整体延迟较小,如果链路代价设置为1,则路由代价越小,表示路径经过的跳数越小,使用的链路资源越小。

本章考虑在 EONs 中解决动态 RSA 问题,设计出带跳限约束下的基于分层 图的动态路由优化算法来优化整体路由代价,分别考虑无权图和带权图上的算法 GPU 加速设计,GPU 并行版本达到平均近 5 倍的算法加速比,实验与分层图上的 传统算法比较,显示该算法过程在短时间内能够大量的优化路由代价,并且由于 路由选择较优,使用网络资源较少,最终网络阻塞率表现也有显著的提高,实现 了快速的路由代价优化和整体的阻塞避免。

# 4.2 问题描述

# 4.2.1 EONs 中动态 RSA 问题

在动态场景中,业务的到达时间和服务时间都是随机的,当业务到达网络时, SDN 控制层需要找到可行的路径,并且为路径分配合适的频谱资源。由于 EON 的 物理限制,RSA 问题的解需要满足以下限制:

第一,传输距离限制:光信号的传输质量会随着传输距离的增加而下降,为了在目的点顺利恢复光信号,光链路的传输距离需要小于一个阈值  $W_{max}$ ,为了简化设计,本文假设每一条链路的长度相同,都是一个单位,那么传输路径的跳数需要小于阈值  $D_{max}$ 。

第二,频谱连续性限制:每条光连接的频谱从它的源节点到它的目的节点,在所经过的链路上保持不变。

第三,频谱不重叠限制:同一光纤链路中的频谱不能分配给不同的光路。

第四,频谱邻近限制:频谱邻近约束保证分配给一个光路径的频谱必须是一个连续的部分。

# 4.2.2 分层网络模型

论文 [47] 中提出一种分层图模型来解决 WDM 网络中的路由和波长分配问题,分层图模型将路由选择和波长分配问题统一到一起来,使得 RWA 问题变得简化,这种分层图模型也可以很容易推广到 EONs 的 RSA 问题中。

我们使用有向图 N(V,E) 表示物理网络拓扑,其中  $V=v_1,v_2,...,v_N$  表示节点集合, $E=e_1,e_2,e_3,...,e_M$  表示边集合, $e_k=(i_k,j_k)$  表示边的头节点为  $v_{i_k}$ ,边的尾节点为  $v_{j_k}$ 。假设所有光链路具有相同的频谱范围  $W=(F_{start},F_{end})$ ,其中  $F_{end}-F_{start}=C$ 。 EON 所支持的速率集合为 R,比如,R=40Gb/s,100Gb/s,400Gb/s,每一种速率  $r\in R$  需要一个特定的频谱宽度  $b_rGHz$ 。一个源节点为 s,目的节点为 t,速率为 rGb/s 的业务被表示为 TD(s,t,r)。

下面我们讨论分层图的产生过程,假设第一个速率的为r的业务  $TD_r(s,t)$  到达网络,我们从可用的频谱切割出一块频谱大小为 $b_r$  的连续带宽分配给速率为r的业务,假设这块频谱的起始频率为 $fs_{(r,1)}$ ,终止频谱为 $fe_{(r,1)}$ ,那么 $fe_{(r,1)}-fs_{(r,1)}=b_r$ ,我们把所有物理链路上频谱范围  $(fs_{(r,1)},fe_{(r,1)})$ ,从所有链路上切割下来,把切割下来的部分组成一个新的虚拟网络  $N^{(r,1)}(V^{(r,1)},E^{(r,1)})$ ,在这个新的网络中每条链路的频谱范围都是  $(fs_{(r,1)},fe_{(r,1)})$ ,这样切割下来之后,原来的物理网络的频谱范围更新为  $(F_{start}+b_r,F_{end})$ 。

如果在这个复制出来的图上为业务求一条最短路径 p,那么容易知道路径 p一定满足约束 2,3,4,这样问题被简化为单纯的路由问题。要注意的是,这个虚拟图上频谱不能再分配给其他速率为 r' 的业务  $TD_{r'}(s',t')$ ,即使  $b'_r < b_r$ ,这是因为这样会产生大量的频谱碎片,使得频谱利用率下降,阻塞率降低,并且这样会使得问题变得更加复杂化,所以这些分割出来给速率 r 的频谱,将继续被分配给速率为 r 的业务。当下一个速率为 r 的业务  $TD_r(s'',t'')$  到达网络后,他首先在图  $N^{(r,1)}(V^{(r,1)},E^{(r,1)})$  中寻找路径,如果找到合适的路径则加入网络并且更新路径链路的可用频谱为 0;反之,如果他在图  $N^{(r,1)}(V^{(r,1)},E^{(r,1)})$  中没有找到合适的路径,那么算法会重新去"切割"物理拓扑得到虚拟网络  $N^{(r,2)}(V^{(r,2)},E^{(r,2)})$ ,这样随着大量业务的动态的到达和离去,会产生大量的分层图,频谱资源已经大量地分布在各个虚拟图中,我们把这些虚拟图叫做分层图(layered Graph),现在 RSA 问题转化为在分层图中求解路由的问题,问题被简化。

下图 4-1表示分层图示意,原图被切割成一个分层图集集合 L,  $L_i \in L$  表示速率 i 的分层图集,如图所示,速率 k 的一共有  $|L_k|$  个图副本,每个子分层图占用频谱  $(fs_{r,1},fe_{r,1})$ ,图 4-1中,点  $v_i^{(r,l)}$  表示速率 r 的第 l 层图上的第 i 号点。




图 4-1 分层图示意

# 4.3 主要优化流程

根据前面的讨论,当一个速率为r的业务 $TD_r(s,t)$ 到达网络时,一共有 $L_r$ 个分层平面都可以用于此业务,也就是说如果在这些图当中都能为业务找到合适的路径的话,那么业务就有 $L_r$ 条路径可供选择,我们可以选择代价最小的一条来优化路由。进一步,当有一批速率为r的业务集合 $TD_r$ 到达网络时,如果大家都选择同一层加入的话,会出现大量的冲突,而且路由代价也会很大,但是由于现在有多个分层图平面可以选择,每个业务都有 $L_r$ 条路径可以选择,这就给路由优化提供了可能,不同的业务需求可以选择不同层上的路径来进行路由,以使得总体路由代价减小,节省网络频谱资源,从而优化阻塞率。

本节提出一个基于分层图的动态 RSA 优化算法流程,算法流程如下图 4-2所示: 当一批业务到达网络时,对每一个业务在其对应速率的层上求出大量的备选路径,这个过程计算量较大,但是每一个拓扑层是独立的,所以可以采用并行算法来进行加速设计,后面 4.4 和 4.5 将讨论无权图和有权图上的两种基于 GPU 的路由加速算法来加速这个步骤,当备选路径都求出来了之后采用一种快速路径选择算法来把业务安排进网络,这个步骤采用一种简单贪心的启发式算法,由于备选路径较多,实验发现这种简单的贪心算法已经可以很好的优化路径代价了。当



图 4-2 算法优化流程

业务的路径确定后,如果每个业务都能加入到网络,那么本轮算法结束,如果还有剩余的业务没有被安排进网络,需要判断业务的备选路径集合是否为空,如果为空,则说明所有层都不能为业务求出路径,业务将被阻塞;反之,如果业务的备选路径集合不是空,则说明业务是因为和其他业务的路径冲突而导致不能被安排进网络,分层图中可能还存在其他可用路径,所以需要重新在分层图中计算路径,算法回到步骤二,对这些业务进行重新计算。

步骤一的具体算法将在 4.4 和 4.5 介绍,这里介绍步骤二的快速优化算法,快速优化算法的主要思想是根据求出来的备选路径为每个业务选择路径以使得整体路径代价最小,由于动态 RSA 环境下需要在短时间内安排好路径,所以为了提高计算速度,这里采用一种简单快速的贪心算法来进行解决,算法步骤如下 4-1所示:

算法开始对每个业务的备选路径按照其代价进行降序排序,也就是每个业务优先会选择代价较低的备选路径。然后,再对业务按照其最小代价的路径进行排序,这样保证优先考虑代价小的业务。然后开始加入业务到网络,对每一个业务,遍历其已经排序好的备选路径,如果在相应分层图上路径包含的链路都是空闲的,则加入业务到网络中,更新分层图上的相应链路为占用状态,把这个路径 p 加入

```
Require: N(v, E): 分层图; P: 备选路径集合; TD: 业务需求集合; Ensure: AP: 加入业务的路径集合; 1: for T \in TD do 2: 对 P_T 中的路径按照路径的代价进行降序排序 3: end for 4: 对 T 按照 P_T 中的最小路径代价进行排序 5: for T \in TD do 6: for p \in P_T do 7: if 路径 p 所对应分层图上的相应链路没有被占用 then 8: 把 p 加入到 AP 中,并更新 p 所对应的分层网络上的链路,跳出 for 循环,以继续为下一个业务选路
```

9: end if10: end for11: end for

算法 4-1 路径选择算法

到集合 AP 中。最后算法输出路径集合 AP, 算法结束。

### 4.4 无权图情况下的 GPU 算法设计

无权图情况下,路由的代价就是路径的跳数,跳数越少说明占用的网络资源越少,尽量优化路径的跳数可以节省网络资源,进一步的降低动态情况下的网络的阻塞。无权图情况下的路由算法一般使用 BFS (宽度优先搜索)算法进行求解,BFS 算法从目的节点最近的点开始,一层一层的进行扩展直到找到目的节点,每扩展一层跳数增加一条,扩展一层需要遍历大量的边,这些边的扩展操作是相互独立的,所以为算法提供了并行设计的可能性,在加上不同速率不同层上的路由求解上的并行,总体并行粒度是很大的,下面分别对不同的并行层次的设计进行讨论。

# 4.4.1 相同速率业务的并行

如下图 4-3所示,对速率都为 r 的一批业务,在其可用的每个分层图上并行进行计算,在每个分层图上,具有相同源节点的业务组成业务组,因为他们的路径可以一起计算,对每一个业务组,在 GPU 上开辟 |E| 个线程对每一条边进行扩展操作,那么整个过程的的并行粒度为  $|L_r|*|D_r|*|E|$ , 其中  $|D_r|$  为速率为 r 的业务组数量。




图 4-3 bfs 并行示意图

#### 4.4.2 不同速率间业务的并行

由于动态业务情况下每次到达网络的业务数和速率情况都是变化的,不同速率之间业务的并行不容易直接实现在一个 kernel 中进行,我们采用 GPU 提供的流并行进行并行设计。如下图 4-4所示:我们为每一个速率建立一个 stream 来负责这个速率的业务计算,假设业务一个有 |R| 个不同速率,那么需要建立 |R| 个 stream,多个 kernel 同时执行,充分利用 GPU 的 SMIT 资源,当 SIMT 资源足够时,每个 kernel 将并行执行,当 SIMIT 不足时,不同的 kernel 之间可以进行快速的切换,以达到隐藏延迟的效果。

### 4.4.3 GPU 上 kernel 设计

和 3.4.2 中讨论不一样,在 BFS 的并行中不会存在前驱节点更新的同步问题,但是,我们依然需要两个 kernel 函数,这是因为扩展 kernel 需要执行多次,如果扩展和更新同时执行,那么更新也会执行多次,这会增多内存访问,所以我们把两个操作分成两个 kernel,一个 kernel\_bfs\_extend 进行边的扩展操作,一个 kernel\_bfs\_update 进行前驱节点的更新操作,其中 kernel\_bfs\_extend 需要多次调用,但是 kernel\_bfs update 只需要在最后执行一次。

在 kernel\_bfs\_extend 中,输入 E 是所有的分层图的边所组成的集合,Dist 是预先分配的距离标记数组,他是一个三维数组,第一维表示当前距离数组对应的分层图标号,第二维度表示源节点,第三维度表示目的节点,比如 Dist[3][10][5]=4 表示在第 3 个分层图上,点 10 到 3 的距离为 4,初始时,除了源节点距离被初始化




图 4-4 bfs 流并行示意图

为 0 之外,其他的距离都被初始化为无穷大。rid 表示当前 kernel 负责的计算的业务速率标号,他是区分不同流的标记,rid 不同表示执行 kernel 的流不同。round 表示当前扩展的层数,由于 BFS 是一层一层进行扩展操作,我们需要记录当前层数来决定哪些边需要扩展。算法开始时先进行一系列映射操作,将线程映射到边标号 eid,当前所在分层图标号 lid,以及源节点标号 sid。由于动态情况下,边的可用状态可能发生变化,找到边之后,需要判断这条边是否可用,如果不可用则返回。接着判断当前边是否可以进行扩展操作,如果尾节点已经更新过了(Dist[lid][sid][e.head] <= round),则不能再更新了,反之,还需要判断头节点是否上一次扩展层的节点(Dist[lid][sid][e.tail] + 1 == round),如果是的话,那么就更新尾节点的距离为当前扩展层 round。在 round的,如果是的话,那么就是新尾节点的距离为当前扩展层 round。在 round的,如果是的话,那么就可能是一层(round),但是是否是图节点的上一层(round),是是否是图节点的上一层(round),是是否是图节点的是一层(round),如果是的话,那么头节点就有资格作为尾节点的前驱节点,于是进行前驱更新操作。

介绍完了两个 kernel 之后,算法 4-8为整个并行 BFS 的算法流程: 算法 4-8开始时先将业务按照速率的不同进行划分,再将业务按照源节点的不同划分成不同的业务组集合 D,比如, $D_r \in D$  表示速率为 r 的业务组集合, $d_{rs} \in D_r$  表示速率为 r 的源节点标号为 s 的业务组。划分好业务组之后,就开始初始化距离数组,将速率对应的所有分层图上的源节点距离初始化为 0,这是一个三层的 for 循环,第一层遍历速率标号,第二层遍历源节点标号,第三层遍历速率所对应的分层图标号;初始化 Dist 数组后,在发射 kernel 之前需要先新建 |R| 个 GPU 流,不同的流将对

```
1: function KERNEL BFS EXTEND(E, Dist,rid,round)
       bid \leftarrow block ID
       tid \leftarrow thread ID
3:
       用 (bid, tid, rid) 映射到边的标号 eid
4:
       用 (bid, tid, rid) 映射到分层图标号 lid
       e \leftarrow E[gid][eid]
       if e.avaliable == -1 then
7:
           return
8:
       end if
9:
       用 (bid, tid, rid) 映射到的源点标号 sid
10:
       if Dist[lid][sid][e.head] > round \&Dist[lid][sid][e.tail] + 1 == round then
11:
           Dist[gid][sid][e.head] \leftarrow round
12:
       end if
13:
14: end function
```

算法 4-2 kernel bfs extend

不同速率的业务进行计算。round 为扩展的层数标记,开始时round 初始化为 1。while 循环中进行扩展操作,其中 $W_{max}$  为跳数限制,最大跳数不能超过 $W_{max}$ ,每一次扩展操作只会使得路径长度增加一跳,所以最多只能循环 $W_{max}$  次。while 循环中 for 循环用来发射不同的流,因为发射不同流的 kernel 是异步操作,for 循环不会去等待上 kernel 结束了才去执行下一个 kernel,所以可以认为所有 kernel 都是同时间发射的。while 循环结束后,算法发射  $kernel\_bfs\_update$  进行前驱节点记录操作,最后根据这些前驱信息,算法重新恢复出路径,组成路径集合 P,算法结束。

#### 4.5 带权图情况下的 GPU 算法设计

在实际应用场景中,我们常常需要将不同的链路设置为不同的代价,因为链路的延迟,租用费用可能不同,所以有必要考虑链路带权情况下的优化设计,算法优化的目标是业务使用的链路总体代价最小化,为了简化问题模型,本节只讨论链路代价为正值的情况。本节将逐步分析和设计适用于带权图的分层网络 GPU 并行算法。

### 4.5.1 带跳数限制的最短路算法

带跳数约束的 BFS 路由,由于没有考虑链路的权重差异,把所有链路的权重看作一样,所有 BFS 路由的优化目标就是跳数,BFS 就是寻找跳数最短的路径,跳数约束只是使得 BFS 算法提前结束。但是在带权的链路情况下,路由的优化目标是最小化链路代价和,也就是寻找一条代价最小的满足跳数约束的路径,跳数越短并不意味则代价越小,代价越小也不意味着跳数越小,这使得带权情况下比

```
1: function KERNEL BFS UPDATE(E, Pre, rid)
       bid \leftarrow block ID
2:
       tid \leftarrow thread ID
3:
       用 (bid, tid, rid) 映射到边的标号 eid
4:
       用 (bid, tid, rid) 映射到分层图标号 lid
5:
       e \leftarrow E[gid][eid]
       if e.avaliable == -1 then
7:
           return
8:
       end if
9:
       用 (bid, tid, rid) 映射到的源点标号 sid
10:
       if Dist[lid][sid][e.head] == Dist[lid][sid][e.tail] + 1 then
11:
           Pre[gid][sid][e.head] \leftarrow e.tail
12:
       end if
13:
14: end function
```

算法 4-3 kernel bfs update

#### 无权情况更加复杂。

为了说明带权带跳数约束下的路由算法,我们介绍一些符号,在图 N(V,E) 中,有点  $i \in V$ ,和点  $j \in V$ ,假设集合  $P_{ijk}$  表示点 i 到点 j 的所有跳数为 k 的路径所组成的集合,设  $p_{ijk}^*$  为集合  $P_{ijk}$  当中代价最小的那一条路径,即  $p_{ijk}^*$  =  $\arg\min_{p \in P_{ijk}} \{Price\_Of(p)\}$ ,我们设最小代价数组为 Price,Price 为三维数组,其中  $Price[i][j][k] = Price\_Of(p_{ijk}^*)$ ,即 Price[i][j][k] 表示为  $p_{ijk}^*$  的代价,也就是说 Price[i][j][k] 表示 i 到 j 的跳数为 k 跳的最小代价路径的代价。对点 i,边集合  $PreE_i$  点 i 的入边组成的集合,点集合  $PreN_i$ 表示点 i 的入节点所组成的集合。

有了上面的符号介绍后,假设业务的源节点为s,下面给出一个动态规划递推式,其中 $w_{nj}$ 表示边(n,j)的代价大小:

$$Price[i][j][k] = \begin{cases} \min_{n \in PreN_i} Price[i][n][k-1] + w_{nj} & \text{if } k > 0 \\ 0 & \text{if } k = 0 \text{ and } i = s \end{cases}$$

$$\infty \qquad otherwise$$
(4-1)

设  $p_{ijk}^*$  为点 i 到 j 的跳数为 k 的最小代价路径,由于点 j 的前驱节点只可能是那些属于集合  $PreN_j$  的点,点 j 的前驱边只可能是集合  $PreE_j$  中的某一条边,那么最优路径  $p_{ijk}^*$  中的第 k 条边一定属于集合  $PreE_j$ ,于是递推式中我们遍历了这些边,另外,设经过边  $e \in PreE_j$  到达 j 的跳数为 k 的最优路径为  $p_{ijk}^e$ ,那么根据 Price 的定义我们可以得到  $Price\_Of(pijk^e) = Price[i][e.head][k-1] + w_e$ ,其中,e.head 表示边的头结点,也就是点 i 的对应于边 e 的前驱节点。那么最优路径

```
Require: 业务需求集合 TD: 分层图链路集合 E:
Ensure: 业务需求的最短路径集合 P
 1: 将业务根据速率和源节点重新组合成业务分组集合 D
 2: for D_r \in D do
       for d_{rs} \in D_r do
 3:
          for l \in L_r do
 4:
              for v \in V do
 5:
                 if v == s then
                     Dist[l][s][v] \leftarrow 0
 7:
 8:
                 else
                     Dist[l][s][v] \leftarrow \infty
 9:
                 end if
10:
                 Pre[l|[s][v] \leftarrow -1
11:
              end for
12:
          end for
13:
14:
       end for
15: end for
16: 新建 |R| 个流,组成集合 S
17: round \leftarrow 1
18: while round <= W_{max} do
       for r in R do
19:
          在流 S_r 上发射 kernel bfs extend(E, Dist,r,round)
20:
21:
       end for
       round=round+1
23: end while
24: for r in R do
       在流 S<sub>r</sub> 上发射 kernel bfs update(E, Dist,r,round)
26: end for
27: 根据前驱数组 Pre 重建路径, 然后把路径加入到集合 P
```

算法 4-4 并行 bfs 计算

 $p_{ijk}^* = \arg\min_{e \in PreE} Price_O f(p_e)$ ,相应的最优代价  $Price[i][j][k] = \min_{e \in PreE} Price_O f(p_e)$ ,也就是  $\min_{n \in PreN_i} Price[i][n][k-1] + w_{nj}$ 。注意边界情况下 (k == 0),由于除了源节点自己之外,源节点到其他节点的跳数不可能是零,所以开始时需要设置代价为无穷大,而源节点到他自己距离设置为 0。

上面的动态规划递推式可以求得一个点到任意点的跳数为 1 到 k 的最优路径,而我们是要求得在跳数限制下的最优代价路径,我们需要对求得的动态规划解进行处理,设二维数组 OPCost 表示跳数限制下的最优路由代价值,那么跳数限制约束下的点 i 到点 j 的最小代价路径的代价为 OPCost[i][j],可以得到下面的表达式:

$$OPCost[i][j] = \min_{k \in W_{max}} Price[i][j][k]$$
 (4-2)




图 4-5 无环证明

假设满足跳限约束的最优代价路径为 $p_{ij}^*$ ,假设路径 $p_{ij}^*$  的跳数为 $h,h \in [1,W_{max}]$ ,显然  $p_{ij}^* = p_{ijh}$ ,但是实际上我们并不知道h 的值,所以我们从 $[1,W_{max}]$ 对h 进行遍历,那么 $p_{ij}^*$  肯定是其中代价最小的一条,所以 $p_{ij}^* = \min_{k \in W_{max}} Price_{O}f(p_{ijk}^*)$ ,同样, $OPCost[i][j] = \min_{k \in W_{max}} Price[i][j][k]$ 。

观察动态规划递推式,可以看到,在递推过程不会去记录路径,这样求得路径可能会经过重复的点,但是,最优路径  $p_{ij}^*$  中是不可能经过重复节点的,下面本文进行证明。首先,路径跳数 h < 4 的路径是不可能经过重复的节点,我们讨论 h >= 4 时的情况,如果路径重复经过了一个点,那么路径中一定存在一个环,如下图 4-7,这个存在环的路径为  $L_1 - L_2 - L_3 - L_2 - L_4$ ,假设链路  $L_2$  的跳数为  $h_2$ ,代价为  $C_2$ ,由于链路的代价都是正数,所以  $C_2 > 0$ ,那么存在一条跳数为  $t = h - h_2$ 的,代价为  $OPCost[i][j] - C_2$  的由 i 到 j 的路径  $L_1 - L_2 - L_4$ ,而这条路径的代价肯定小于等于  $Price_Of(p_{ijt})$ ,即  $OPCost[i][j] - C_2 <= Price_Of(p_{ijt}) <= OPCost[i][j]$ ,进一步得到  $OPCost[i][j] - C_2 <= OPCost[i][j]$ ,这与  $C_2 > 0$  矛盾,所以最优路径不可能经过重复的节点。

# 4.5.2 并行层次

# 4.5.3 并行动态规划算法

上一节提出了动态规划模型,证明了算法的正确性,本节我们讨论这个动态规划算法在 GPU 上的并行设计框架,以及分层图和不同速率的并行层次设计。单个图上的动态规划的串行执行过程如下伪代码所示:

算法循环  $W_{max}$  次,每一次循环中对每一个点进行对应的 Price 数组进行更新,而这些更新操作是相互独立的,所以,可以进行并行设计,对每一个点的 Price 数

Require: 点的入边集合 PreE; 点的入点集合 PreN; 源节点 s;

Ensure: 最优代价数组 Price; 最优前驱节点数组 Pre;

1: for  $k \in [1, W_{max}]$  do 2: for  $v \in V$  do

3:  $\operatorname{Price}[s][v][k] = \min_{n \in PreN_v} \operatorname{Price}[s][n][k-1] + w_{nv}$ 

4:  $\operatorname{Pre}[i][j][k] = \arg \min_{n \in \operatorname{Pre}N_{v}} \operatorname{Price}[s][n][k-1] + w_{nv}$ 

5: end for

6: end for

算法 4-5 串行动态规划算法




图 4-6 DRK

组更新操作开辟一个线程进行计算,这个线程遍历当前点的前驱边,寻找最优的那一条前驱边,这里的并行粒度只有图的点数 |N|,但是考虑到不同个业务和不同的分层图上计算也是并行的,总的并行粒度为 |N|\*|D|\*|R|,这样需要开辟大量的线程,充分利用 GPU 上的 SIMT 计算资源。

下面考虑单个速率情况下的并行框架,如下图 4-6所示,动态规划算法和 BFS 单个速率情况下的并行类似,只是 BFS 那里的对每一条边并行的扩展操作被替换成了对每一个点并行的 Price 数组更新操作。

和 BFS 一样,对不同速率的业务,本文依然采用不同的流进行并行,其并行过程如下所示:

#### 4.5.4 GPU 上 kernel 设计

动态规划的 GPU 代码设计如下:

在 kernel dynamic update 中,输入 PE 是一个二维的集合数组,比如, PE[2][3]




图 4-7 BBK

表示第2个分层图上点3的入边集合。Price 是预先分配的代价数组, 他是一个三 维数组,第一维表示当前代价数组对应的分层图标号,第二维度表示源节点,第 三维度表示目的节点, 第四维度表示路径的跳数, 比如 Price[4][3][10][5]=7表示在 第4个分层图上,点3到10的跳数为5的最优路径代价为7,初始时,当跳数等于 0时,除了源节点代价被初始化为0之外,其他的距离都被初始化为无穷大。Pre 数组是前驱数组用以记录前驱信息来恢复路径, Pre 数组和 Price 数组一样, 是一 个四维数组, Pre[4][3][10][5]=50 表示在第 4 个分层图上, 点 3 到 10 的跳数为 5 的 最优路径的前驱节点(也就是路径上的倒数第二个点)为点50。rid表示当前kernel 负责的计算的业务速率标号,他是区分不同流的标记,rid 不同表示执行 kernel 的 流不同。k表示当前扩展的层数,也就是跳数。算法开始时先进行一系列映射操 作,将线程映射到点标号 eid,当前所在分层图标号 lid,以及源节点标号 sid,映射 完成后就可以进行 Price 数组的更新了,也就是要去寻找最优的入边,算法遍历点 的所有入边,由于动态情况下,边的可用状态可能发生变化,找到边之后,需要判 断这条边是否可用,如果不可用则跳过这条边,反之,就判断更新条件是否成立 (Price[lid][sid][nid][k] < Price[lid][sid][e.s][k-1] + e.weight),如果条件成立则说明这 条入边比之前的要好,经过这条边到达当前点的路径代价更小,所有要更新 Price 数组,同时为了后面恢复路径需要记录前驱信息在数组 Pre 中。

算法开始时先将业务按照速率的不同进行划分,再将业务按照源节点的不同划分成不同的业务组集合 D,比如, $D_r \in D$  表示速率为 r 的业务组集合, $d_{rs} \in D_r$  表示速率为 r 的源节点标号为 s 的业务组。划分好业务组之后,就开始初始化代价

```
1: function KERNEL DYNAMIC UPDATE(PE,rid,k)
       bid \leftarrow block ID
2:
       tid \leftarrow thread ID
3:
       用 (bid, tid, rid) 映射到边点的标号 nid
4:
       用 (bid, tid, rid) 映射到边源节点的标号 sid
5:
       用 (bid, tid, rid) 映射到分层图标号 lid
6:
       for e \in PE[lid][nid] do
7:
           if e.avalible > 0 then
8:
               if Price[lid|[sid|[nid|]k] < Price[lid|[sid|[e.s][k-1] + e.weight then]]
9:
                  Price[lid][sid][nid][k] = Price[lid][sid][e.s][k-1] + e.weight
10:
                  Pre[lid|[sid|[nid|[k] = e.s]]
11:
               end if
12:
           end if
13:
       end for
14:
15: end function
```

算法 4-6 kernel dynamic update

数组,将速率对应的所有分层图上的跳数为 0 的源节点代价初始化为 0,这是一个三层的 for 循环,第一层遍历速率标号,第二层遍历源节点标号,第三层遍历速率所对应的分层图标号;初始化 Price 数组后,在发射 kernel 之前需要先新建 |R| 个 GPU 流,不同的流将对不同速率的业务进行计算。k 为扩展的跳数标记,开始时 k 初始化为 1。while 循环中进行扩展操作,其中  $W_{max}$  为跳数限制,最大跳数不能超过  $W_{max}$ ,所以最多只能循环  $W_{max}$  次。while 循环中 for 循环用来发射不同的流,因为发射不同流的 kernel 是异步操作,for 循环不会去等待上 kernel 结束了才去执行下一个 kernel,所以可以认为所有 kernel 都是同时间发射的。

# 4.6 实验仿真分析

实验仿真中我的采用两个速率的链路,假设已知两种速率的业务的大致比例为 1:3,于是,我们初始时为速率 1 的业务分配 20 层的频谱连续分层网络,速率 2 的业务分配 60 层的频谱连续的分层网络。我们假设对业务的加入服从泊松过程,一共产生了 1000 个加入事件,每个加入事件间的时间间隔服从均值为 4 的负指数分布,当加入事件到达时,产生速率 1 的业务为  $d_1$  个,范围为 [200 - 400],产生速率为 2 的业务  $d_2$  个,其中  $d_1$  为 2\*|N| 到 4\*|N| 中的随机值, $d_2$  为 6\*|N| 到 12\*|N| 之间的随机值。初始时网络的节点为 N,平均度数为  $d_1$  。每个业务的服务时间满足均值为 ST 的负指数分布。我们在不同 ST 下进行仿真,观察各个算法在不同服务压力下的权值变化,跳数变化和阻塞率变化情况。

```
Require: 业务需求集合 TD: 各个分层图前驱链路集合 PE:
Ensure: 业务需求的最短路径集合 P
 1: 将业务根据速率和源节点重新组合成业务分组集合 D
 2: for D_r \in D do
      for d_{rs} \in D_r do
 3:
          for l \in L_r do
 4:
             for v \in V do
 5:
                 if v == s then
                    Price[l|[s][v][0] \leftarrow 0
 7:
                 else
 8:
                    Price[l][s][v][0] \leftarrow \infty
 9:
                 end if
10:
                 Pre[l][s][v][0] \leftarrow -1
11:
             end for
12:
          end for
13:
      end for
14:
15: end for
16: 新建 |R| 个流, 组成集合 S
17: k \leftarrow 1
18: while k \ll W_{max} do
      for r in R do
19:
          在流 S<sub>r</sub> 上发射 kernel dynamic update(PE,rid,k)
20:
       end for
21:
      k=k+1
23: end while
24: 根据前驱数组 Pre 重建路径, 然后把路径加入到集合 P
                           算法 4-7 并行动态规划的计算
```

### 4.6.1 对比算法

为了说明 PRORSA 对路径代价和网络阻塞率带来的优化效果,我们将 PRORSA/SRORSA 和不进行路径优化的贪心算法进行比较,我们称这个算法为 GRSA(Greedy),算法的执行伪代码如下 4-8所示:

当业务到达时,GRSA 先在第一层对所有业务求最短路径,得到一个路径跳数值,按照这个跳数值对业务进行排序,这是为了优先加入较短的业。然后逐层去寻找是否能够把业务加入到网络中,如果能加入到当前层中,那么就更新当前层上的相应链路的占用情况,如果没有找到合法路径,就在下一层进行搜寻。如果所有层都无法加入这个业务,那么业务就被阻塞,加入到阻塞集合。

**Require:** 业务需求集合 TD; 分层图集合 G; **Ensure:** 业务需求的路径集合 P; 阻塞的需求集合 Z

```
1: for r \in R do
     flag \leftarrow 0
2:
      for TD_r \in TD do
3:
         把 TD<sub>r</sub> 中的业务按照其在第一层分层图上的路径跳数进行排序
4:
         for d \in TD_r do
5:
            for g \in G_r do
               if 在分层图 g 上存在业务 d 的合法路径 p then
7:
                   更新分层图g上的链路占用情况
8:
                   把路径 p 加入到结果路径集合 P 中
9:
                  flag \leftarrow 1
10:
                  break
11:
               end if
12:
            end for
13:
14:
            if flag = 0 then
               把业务d加入阻塞集合Z中
15:
            end if
16:
17:
         end for
      end for
18:
19: end for
```

算法 4-8 贪心的分层 RSA 算法

### 4.6.2 无权图下的仿真结果

#### 4.6.2.1 路径优化分析

在无权图下,优化目标是最小化路径的跳数,图 4-8到图 4-12表示了无权图下的跳数优化结果,我们把 PRORSA 和 SRORSA 的优化结果与贪心算法 GRSA的算法权值优化结果进行比较,图中的横坐标表示业务到达的次数,我们一共产生了 1000 个加入事件,当网络状况较好的时候,比如,平均服务时间为 ST=5时,PRORSA/SRORSA 的平均跳数为 2.73,而 GRSA 的平均跳数为 3.73,平均跳数要少一跳左右,这样 PRORSA/SRORSA 可以大大的减小对网络资源的占用。随着平均服务时间 ST 的增加,PRORSA/SRORSA 和 GRORSA 的平均跳数都有所增加,但是 PRORSA/SRORSA 的增幅较小,从 ST=5 时的平均跳数为 2.73 增加到 ST=40 时的平均跳数为 2.82,也就是说不管在网络空闲还是繁忙的情况下,PRORSA/SRORSA 都能够很好得优化跳数。而 GRSA 的跳数随着 ST 的增加而大幅增加从 ST=5 时的平均 3.75 增加到 ST=40 时的平均 4.2。




图 4-8 B5H




图 4-9 B10H




图 4-10 B20H




图 4-11 B30H




图 4-12 B40H




图 4-13 B5T

#### 4.6.2.2 时间分析

图 4-13到图 4-17展示了在不同平均服务时间 ST 下的各种算法的计算时间,当 ST = 5 时,我们可以看到通过 GPU 加速的 PRORSA 的计算时间是 SPROA 的计算时间的 1/4,而实际上备选路径部分的 GPU 加速达到了 7-8 倍,但是由于步骤二的快速路径选择过程也需要消耗一部分时间,这部分时间不能进行 GPU 加速,实际上 PRORSA 的大部分算法时间花在了步骤二的路径选择上,所以使得总体的加速比下降为 4 倍左右。我们发现由于 PRORSA 的波动幅度比 SRORSA 的波动幅度小很多,这是因为 SRORSA 的大部分时间花在计算备选路上,备选路径的计算量随着业务数量和网络链路的占用情况变化较大,而 PRORSA 的计算量花在步骤二上,计算量变化较小。 GRSA 的计算时间略高于 PRORSA 的计算时间,而且 GRSA 的波动幅度很大,不够平稳,这是因为 GRSA 贪心策略占用链路资源过多,容易造成分层图链路的碎片化,使得计算量变化较大。

观察到随着 ST 的变化 PRORSA 的对 SRORSA 的加速比逐渐下降,这是因为随着网络压力的增加,可用链路变少,使得 SRORSA 的备选路径计算复杂度下降,PRORSA 加速优势变小。另外,随着 ST 的增加,PRORSA 和 SRORSA 的时间波动幅度增加,这是因为由于链路繁忙,使得大量业务不能一次性加入,步骤二到步骤一之间的循环次数增加,使得某些业务到达点的业务需要多次的循环,计算时间变长,从而拉大了时间变化幅度。

#### 4.6.2.3 阻塞率分析

图 4-18到图 4-21展示了随着 ST 的变化,PRORSA,SRORSA 和 GRSA 的阻塞率变化情况,其中 PRORSA,SRORSA 由于是同一种算法,所以其阻塞率几乎一样。当 ST=10 时,我们发现 PRORSA/SRORSA 的阻塞次数明显小于 GRSA。当 ST=20 时,PRORSA/SRORSA 的阻塞次数和阻塞幅度均小于 GRSA,在 GRSA 中




图 4-14 B10T




图 4-15 B20T






图 4-16 B30T





出现了一次相对较大的阻塞,但是 PRORSA/SRORSA 中没有出现这种不平稳的阻塞率突变。当 ST=30 时,我们发现 PRORSA/SRORSA 的阻塞次数和阻塞幅度比GRSA 小很多,GRSA 的平均阻塞率是 PRORSA/SRORSA 的 6 倍左右。当 ST=40 时,PRORSA,SRORSA 和 GRSA 的阻塞率都增加很多,但是 PRORSA/SRORSA 的阻塞情况还是大大优于 GRSA,可见在大服务压力的网络中,PRORSA/SRORSA 依然能够有效的减小阻塞率。

图 4-18 B10Z

# 4.6.3 带权图下的仿真结果

### 4.6.3.1 路径优化分析

图 4-22到图 4-26表示了权值的优化结果,我们把 PRORSA 和 SRORSA 的优化结果与贪心算法 GRSA 的算法权值优化结果进行比较,图中的横坐标表示业务到达的次数,一共产生 1051 个加入事件,网络链路的权值设置为 1 到 10 之间的整数值,当网络状况较好的时候,比如,平均服务时间为 ST=5 时,路径权值达到




图 4-19 B20Z




图 4-20 B30Z




图 4-21 B40Z




图 4-22 H5C




图 4-23 H10C




图 4-24 H20C




图 4-25 H30C





图 4-26 H40C






图 4-28 H20H

了平均 3.5 倍的优化,PRORSA 和 SRORSA 的权值在 3-10 之间波动,把业务的路 径权值控制在很小的范围,路径优化得非常的理想。另外,随着平均服务时间 ST 的增加,贪心算法 GRSA 的路径平均权值轻微增加,由平均 20 增加到平均 25,这 是因为 GRSA 是贪心的利用分层图,对链路的权值大小没有限制,不管在拥塞和不拥塞的网络条件下都会产生大量高权值的路径。观察 PRORSA 和 SRORSA 路径权值随着 ST 的变化发现,PRORSA 和 SRORSA 的链路权值随着 ST 的增加而不断上涨,从最初的均值为 7 到最后 (ST=40) 时的均值为 15,这是因为当网络压力较大时,网络中的可用链路会出现匮乏,每个分层图上的路径权值都会很大,使得优化选择的空间变小。

图 4-27到 4-29显示了带权情况下的路径跳数情况,可以看到当权值优化时,业务的跳数也得到了很大的优化,这是因为权值小的路径常常路跳径较短,而且 GRSA 是会贪心的在一个分层图上加入业务,导致分层图变得碎片化,容易求得跳数较大的路径,所以即使在带权图的优化中,跳数也会减小很大。




图 4-29 H40H

#### 4.6.3.2 时间分析

图 4-30到图 4-34展示了在不同平均服务时间 ST 下的各种算法的计算时间,当 ST = 5 时,我们可以看到通过 GPU 加速的 PRORSA 的计算时间是 SPROA 的计算 时间的 1/4, 而实际上备选路径部分的 GPU 加速达到了 7-8 倍, 但是由于步骤二的 快速路径选择过程也需要消耗一部分时间,这部分时间不能进行 GPU 加速,实际 上 PRORSA 的大部分算法时间花在了步骤二的路径选择上,所以使得总体的加速 比下降为 4 倍左右。我们发现由于 PRORSA 的波动幅度比 SRORSA 的波动幅度小 很多,这是因为 SRORSA 的大部分时间花在计算备选路上,备选路径的计算量随 着业务数量和网络链路的占用情况变化较大,而 PRORSA 的计算量花在步骤二上, 计算量变化较小。GRSA 的计算时间略高于 PRORSA 的计算时间,而且 GRSA 的 波动幅度很大,不够平稳,这是因为 GRSA 贪心策略占用链路资源过多,容易造 成分层图链路的碎片化,使得计算量变化较大。观察到随着ST的变化PRORSA的对 SRORSA 的加速比逐渐下降,这是因为随着网络压力的增加,可用链路变少, 使得 SRORSA 的备选路径计算复杂度下降,PRORSA 加速优势变小。另外,随着 ST 的增加, PRORSA 和 SRORSA 的波动幅度增加, 这是因为由于链路繁忙, 使得 大量业务不能一次性加入,步骤二到步骤一之间的循环次数增加,使得某些业务 到达点的业务需要多次的循环,计算时间变长。

#### 4.6.3.3 阻塞率分析

图 4-35到图 4-38展示了带权情况下随着 ST 的变化,PRORSA,SRORSA 和GRSA 的阻塞率变化情况,由于带权情况下的跳数也优化得很理想,所以其占用的链路资源也较少,阻塞情况得到改善。当 ST=10 时,我们发现 PRORSA/SRORSA 的阻塞次数明显小于 GRSA。当 ST=20 时,PRORSA/SRORSA 的阻塞次数和阻塞幅度均小于 GRSA,在 GRSA 中出现了一次相对较大的阻塞,但是 PRORSA/SRORSA




图 4-30 H5T




图 4-31 H10T




图 4-32 H20T




图 4-33 H30T





图 4-34 H40T






图 4-36 H20Z

中没有出现这种不平稳的阻塞率突变。当ST=30时,我们发现 PRORSA/SRORSA的阻塞次数和阻塞幅度比 GRSA 小很多,GRSA 的平均阻塞率是 PRORSA/SRORSA的 6倍左右。当ST=40时,PRORSA,SRORSA和 GRSA的阻塞率都增加很多,但是 PRORSA/SRORSA的阻塞情况还是大大优于 GRSA。




图 4-37 H30Z




图 4-38 H40Z

### 参考文献

- [1] OpenFlow Switch Specification, https://www.opennetworking.org/images /stories/downloads/sdn-resources/onf-specifications/openflow/openflow-switch-v1.5.0.noipr.pdf
- [2] N. McKeown, T. Anderson, H. Balakrishnan, G. Parulkar, L. Peterson, J. Rexford, S. Shenker, and J. Turner. Openflow: enabling innovation in campus networks. SIG-COMM Computer Communication Review, vol. 38, no. 2, pp. 69-74, 2008.
- [3] N. McKeown. Software-defined networking[J]. *INFOCOM keynote talk*,vol. 17, no. 2,pp. 30-32,2009
- [4] Kim H,Feamster N. Improving network management with software defined networking. *IEEE Communications Magazine*,vol. 51, no. 2,pp. 114-119,2013
- [5] B. A. Nunes, M. Mendonca, X. Nguyen, K. Obraczka, and T. Turletti, A survey of software-defined networking :past, present, and future of programming networks, *IEEE Communications Surveys & Tutorials*, vol. 16, no. 3, pp. 1617-1634, 2014.
- [6] R. Masoudi and A. Ghaffari, Software defined networks: a survey, Journal of Network and Computer Applications, vol.67, pp. 1-25, 2016.
- [7] C.-Y. Hong, S. Kandula, R. Mahajan, M. Zhang, V. Gill, M. Nanduri, and R. Wattenhofer. Achieving high utilization with software-driven wan, *in Proceedings of the ACM SIGCOMM*, pp. 15-26, 2013.
- [8] S. Jain, A. Kumar, S. Mandal, J. Ong, L. Poutievski, A. Singh, S. Venkata, J. Wanderer, J. Zhou, and M. Zhu et al. B4: Experience with a globally-deployed software defined wan, in *Proceedings of the ACM SIGCOMM*, pp. 3-14, 2013.
- [9] Cisco Visual Networking Index: Forecast and Methodology, 2016 □ C2021, http://www.cisco.com/c/en/us/solutions/collateral/service-provider/visualnetworking-index-vni/complete-white-paper-c11-481360.html
- [10] S. S. Soliman and B. Song, Fifth generation (5G) cellular and the network for tomorrow, Journal of Network and Computer Applications, vol.85, pp. 84-93, 2017.

- [11] C. Guo, L. Yuan, D. Xiang, et al. Pingmesh: a large-scale system for data center network latency measurement and analysis, *ACM SIGCOMM*, 2015.
- [12] S. Gay, R. Hartert, and S. Vissicchio. Expect the unexpected:sub-second optimization of rsegment routing, *IEEE INFOCOM*, 2017.
- [13] Nvidia. Programming guide: CUDA toolkit documentation, http://docs.nvidia.com/cuda/cuda-c-programming-guide/index.html#axzz4mVqP2TEC
- [14] Jason Sanders, Edward Kandrot. GPU 高性能之 CUDA 实战 [M], 机械工业出版 社,2011.
- [15] B. McCormick, F. Kelly, P. Plante, P. Gunning, and P. Ashwood-Smith. Real time alpha-fairness based traffic engineering, *in Proceedings of HotSDN*, 2014.
- [16] K. Kikuta, E. Oki, N. Yamanaka, N. Togawa, and H. Nakazato. Effective parallel algorithm for GPGPU-accelerated explicit routing optimization, *in Proceedings of GLOBECOM*, 2015.
- [17] Y. Lee and B. Mukherjee. Traffic engineering in next-generation optical networks, *IEEE Communications Surveys & Tutorials*, vol. 6, no. 3, pp. 16-33, 2004.
- [18] A. Mendiola, J. Astorga, E. Jacob, and M. Higuero. A survey on the contributions of software-defined networking to traffic engineering, *IEEE Communications Surveys & Tutorials*, vol. 19, no. 2, pp. 918-953, 2017.
- [19] N. Wang, K. Ho, G. Pavlou, and M. Howarth. An overview of routing optimization for Internet traffic engineering, *IEEE Communications Surveys & Tutorials*, vol. 10, no. 1, pp. 36-56, 2008.
- [20] Y. Wang and Z. Wang. Explicit routing algorithms for Internet traffic engineering, in Procedings of International Conference on Computer Communications and Networks, 1999.
- [21] M. Pioro and D. Medhi. Routing, flow, and capacity design in communication and computer networks, Morgan Kaufmann Publishers, 2004.
- [22] S. Agarwal, M. Kodialam, and T. V. Lakshman. Traffic engineering in software defined networks, *in proceedings of INFOCOMM*, 2013.

- [23] J. Rexford. Route optimization in IP networks, *in Handbook of Optimizationin Telecommunications*, Springer Science + Business Media, February 2006.
- [24] A. Elwalid, C. Jin, S. Low, and I. Widjaja. MATE: MPLS adaptive traffic engineering, *in proceedings of INFOCOMM*, 2001.
- [25] J. He, M. Chiang, and J. Rexford. DATE: distibuted adaptive traffic engineering, *in proceedings of INFOCOMM*, 2006.
- [26] A. R. Brodtkorb, T. R. Hagen, C. Schulz, and G. Halse. GPU Computing in Discrete Optimization Part I: Introduction to the GPU, *EURO Journal on Transportation and Logistics*, vol.2, No. 1, pp. 129-157, 2013.
- [27] K. Rocki and R. Suda. Accelerating 2-opt and 3-opt local search using GPU in the travelling salesman problem, *In Proceedings of IEEE/ACM International Conference on High Performance Computing and Simulation (HPCS)*, pp. 489-495, 2012.
- [28] C. Schulz. Efficient local search on the GPU investigations on the vehicle routing problem, *Journal of Parallel and Distributed Computing*, Vol. 73, no. 1, 14-31, 2013.
- [29] P. Harish and P. J. Narayanan, Accelerating large graph algorithms on the GPU using CUDA. *In Proceedings of International Conference on High performance Computing*, pp. 197-208, 2007.
- [30] Q. N. Tran. Designing efficient many-core parallel algorithms for all-pairs shortest-poaths using CUDA. *In Proceedings of International Conference on Information Technology: New Generations*, pp.7-12. 2010.
- [31] S. Rostrup, S. Srivastava, K. Singhal. Fast and memory-efficient minimum spanning tree on the GPU. *In Proceedings of International Workshop on GPUs and Scientific Applications*, 20011.
- [32] S. Kandula, D. Katabi, B. Davie, and A. Charny. Walking the tightrope: responsive yet stable traffic engineering, *in Proceedings of ACM SIGCOMM*, pp. 253-264, 2005.
- [33] H. Wang, H. Xie, and L. Qiu. COPE: traffic engineering in dynamic networks, *in Proceedings of ACM SIGCOMM*, pp. 99-110, 2006.
- [34] B. Fortz and M. Thorup. Internet traffic engineering by optimizing OSPF weights, in *Proceedings of IEEE INFOCOM*, pp. 519-528. 2000.

- [35] D. Xu, M. Chiang, and J. Rexford. Link-state routing with hop-by-hop forwarding can achieve optimal traffic engineering, *IEEE/ACM Transactions on Networking*, vol. 19, no. 6, pp.1717-1730, 2011.
- [36] A. Sharma, A. Mishra, V. Kumar, and A. Venkataramani. Beyond MLU: an application-centric comparison of traffic engineering schemes, *in Proceedings of IN-FOCOM*, 2011.
- [37] R. K. Ahuja, T. L. Magnanti, and J. B. Orlin, Network flows: Theory, Algorithms, and Applications, Prentice Hall, 1993.
- [38] P. Erdos and A. Renyi. On the evolution of random graphs. *Publications of the Mathematical Institute of the Hungarian Academy of Sciences*, vol. 5, pp. 17-61, 1960.
- [39] R. Albert and A. L. Barabasi. Statistical mechanics of complex networks. *Reviews of Modern Physics*, vol. 74, pp. 47-97, 2002.
- [40] IBM ILOG CPLEX Optimization Studio, https://www.ibm.com/bs-en/marketplace/ibm-ilog-cplex.
- [41] A. A. M. Saleh and J. M. Simmons, Technology and architecture to enable the explosive growth of the Internet, *IEEE Communication Magazine*., vol. 49,no. 1,pp.126-132
- [42] L. Zong, G. N. Liu, A. Lord, Y. R. Zhou and T. Ma.40/100/400 Gb/s mixed line rate transmission performance in flexgrid optical networks,in 2013 Optical Fiber Communication Conference, Anaheim, 2013
- [43] T. Wuth, M. W. Chbat, and V. F. kamalov, Multi-rate(100G/40G/10G) transport over deployed optical networks, in 2008 Optical Fiber Communication Conference, San Diego, 2008.
- [44] Spectral grids for WDM applications: DWDM frequencygrid, ITU-T, G.694.1.
- [45] H. Zang, J. P. Jue, B. Mukherjee. A review of routing and wavelength assignment approaches for wavelengthrouted optical WDM networks, *Optical Networks Magazine*, vol. 1,pp.47-59,2000.
- [46] R. Ramaswami and K. N. Sivarajan, Routing and wavelength assignment in all-optical networks. *IEEE Transactions on Networking*, vol. 3, no. 5, pp. 489-500, 1995.

[47] 敖发良,胡汉武,全光网静态路由选择和波长分配的分层图算法.光通信研究,vol.3,2003.