VHDL cz.1

Rafał Walkowiak IIn PP

Wer 2.1

12.2015

VHDL

• VHDL (ang. Very High Speed Integrated Circuits Hardware Description Language) jest popularnym językiem opisu sprzętu używanym w komputerowym projektowaniu układów cyfrowych w technologii układów programowalnych: FPGA i ASIC.

Charakterystyka VHDL

- Zawiera użyteczne konstrukcje semantyczne umożliwiające zwięzłą specyfikację złożonych układów cyfrowych.
- Projekt może posiadać <u>wielopoziomową hierarchię</u>.
- Możliwe jest korzystanie z <u>bibliotek gotowych</u> elementów.
- Możliwe jest tworzenie podukładów wykorzystywanych jako tzw. <u>komponenty</u> w tym samym lub innych projektach.

Struktura projektu

- Definiowanie jednostek projektowych.
- Określenie jednostki projektowej najwyższego poziomu.
- Pozostałe jednostki projektowe możliwe do wykorzystania jako komponenety jednostki najwyższego poziomu.
- Wykorzystanie jednostek projektowych z dołączonych bibliotek jako komponentów innych jednostek projektowych.

Jednostka projektowa – desing entity

Moduł deklaracji jednostki – wej-wy, parametry

```
-- deklaracja standardowej
   biblioteki i pakietu
library ieee;
-- import elementów pakietu biblioteki
use ieee.std_logic_1164.all;
entity sumator is
port(
        in std_logic;
a:
        in std logic;
b:
cin: in std_logic;
        out std_logic;
S:
        out std_logic);
cout:
end sumator;
```

Moduł opisu działania jednostki

```
architecture pierwsza of SUMator is
signal s1:std_logic;
begin
-- ZBIÓR WSPÓŁBIERZNIE
-- REALIZOWANYCH PROCESÓW
- KAŻDA LINIA ODDZIELNY PROCES
s1<= (a and not b) or (b and not a);
s <= (cin and not s1) or (not cin and s1);
cout<= (a and b) or (s1 and cin);
end pierwsza;
```

Deklaracja jednostki projektowej

```
entity sumator is
port(
      in std logic;
a:
b:
    in std logic;
cin: in std_logic;
      out std logic;
cout: out std logic);
generic; //opis wartości
  parametrów
end sumator;
```

Tryby portów:

- in sygnał wejściowy
- out sygnał wyjściowy
- inout sygnał wejściowy i wyjściowy
- buffer port wyjściowy z możliwością odczytu



Opis działania jednostki

architecture nazwa_arch of nazwa_jednostki is

Definicje i deklaracje: (typów, podtypów, stałych, sygnałów, komponentów, konfiguracji)

begin

- instrukcje przypisania wartości do sygnałów
- procesy
- komponenty

end nazwa_arch;

Elementy strukturalne języka VHDL

- »Słowa kluczowe
- »Identyfikatory
- »Obiekty danych
- **»Operatory**
- **»Atrybuty**
- »Instrukcje

Identyfikatory

- Mogą się składać z liter, cyfr i znaków podkreślenia
- Wielkość liter NIE ma znaczenia
- Nazwa musi się rozpoczynać od litery
- Nazwa nie powinna być dłuższa niż 16 znaków

Obiekty danych

- Obiekty danych służą do przechowywania wartości.
- Wyróżnia się trzy klasy obiektów:
 - sygnał signal
 - zmienne variable (możliwe tylko w procesach (obiekty lokalne) lub podprogramach)
 - stałe constant
- Odpowiednikiem sprzętowym sygnału jest ścieżka w układzie scalonym.
- Wartości zmiennych są przypisywane natychmiast. Wartości sygnałów są przypisywane zgodnie z regułami – np. z pewnym opóźnieniem. Zmienna nie ma odpowiednika sprzętowego i służy do obliczeń w ramach kodu VHDL.

Obiekty danych

Sygnaly:

- deklarowane w interfejsie jednostki projektowej oraz jako sygnały wewnętrzne jednostki;
- do przenoszenia informacji między procesami specyfikacji
- posiadają typ i wartość, która zmienia się w określonych możliwych do specyfikacji i sprawdzenia momentach czasu;

signal reset: std_logic;

signal dane: std_logic_vector(0 to 7);

Zmienne:

 deklarowane i używane do specyfikacji algorytmu wyłącznie wewnątrz obiektu "process"

```
variable zmienna: bit;
variable temp var: BIT VECTOR(0 TO 4) :="10101";
```

Typy danych

Dotyczą sygnałów, zmiennych i stałych

- BIT, BIT_VECTOR
- STD_LOGIC, STD_LOGIC_VECTOR,
- STD_ULOGIC, STD_ULOGIC_VECTOR,
- INTEGER, BOOLEAN,
- TYP WYLICZENIOWY

Typ - STD_LOGIC

- STD_LOGIC, STD_LOGIC_VECTOR —
- standardowy typ sygnałów posiadający 9 możliwych wartości, rozstrzygalny (możliwych wiele nośników – przypisań równoległych), funkcja rozstrzygająca
- Zastosowanie wymaga deklaracji:
 - LIBRARY IEEE;
 - use IEEE.Std Logic 1164.all;
 - Pakiet zawiera rozszerzenia standardowego VHDL:
 - std_logic,
 - funkcja rozstrzygająca,
 - funkcje logiczne dla std_logic, std_logic_vector
 - funkcje dla detekcji zboczy sygałów: rising_edge, falling_edge
 - funkcje konwersji typu (następna strona)

use IEEE.Std_Logic_1164.all; funkcje konwersji typów

funkcje	Typ argumentu	Typ wyniku
to_bit(a)	std_logic	bit
to_stdulogic(a)	bit	std_logic
to_bitvector(a)	std_logic_vector	bit_vector
to_stdlogicvector(a)	bit_vector	std_logic_vector

STD_LOGIC

Wartości (wielkie litery obowiązkowo) (9-ciowartościowy)

```
'U' – niezainicjowane,

'X','0','1'- silne: stan nieznany 0, 1

'Z' – stan wysokiej impedancji

'W','L','H' – słabe (odczyt): stan nieznany, 0, 1

'-' – stan dowolny
```

- STD_LOGIC_VECTOR jest tablica obiektów STD_LOGIC
- Dla STD_LOGIC_VECTOR operatory arytmetyczne: +,- są dostępne (przeciążenie) po zastosowaniu dodatkowo:

```
use IEEE.std_logic_unsigned.all;
```

Typ *std_ulogic* – charakterystyka jak wyżej, lecz typ nierozstrzygalny

Typy skalarne

- Bez elementów lub struktury
- Przyjmują wartości z określonego typem zakresu lub wartości wyszczególnione w deklaracji.

```
bit - typ dwuwartościowy 0, 1;
integer – liczby całkowite zakres predefiniowalny (2^{31}-1) do + (2^{31}-1), można ograniczyć: np. -
    variable a: integer range -10 to 10;
real – liczby rzeczywiste, zakres predefiniowany od – 1.0E+38 do + 1.0E+38
    można ograniczyć zakres, np:
    type przedzial is range -10.0 to +10.0;
Typ wyliczeniowy (definiowyany przez użytkownika):
     type wyliczeniowy is (zielony, zolty, czerwony);
Przykład użycia trybu wyliczeniowego:
          signal stan: wyliczeniowy;
           case stan is
              when zielony =>
                       stan <= zolty;
              when zolty =>
                       stan <= czerwony;</pre>
              end case;
```

Typ tablicowy

- Zakres typu tablicowego zmiennej lub stałej jest definiowany w ramach deklaracji typu lub deklaracji zmiennej za pomocą słów kluczowych: "to" "downto"
- Przykłady:

```
TYPE Byte IS ARRAY (7 DOWNTO 0) OF STD_LOGIC;
SIGNAL MAGISTRALA: Byte;

signal m1,m2: std_logic_vector(1 to 3);
variable X,Y: bit_vector (0 to 7);
m1<=m2;
M1(3 to 4) <= M2(0 to 1);
X(3 to 4) := Y(0 to 1);
m1(1 to 2) <= "00";
--podwójny "" dla wektora
m1(1) <='0';
--pojedynczy'' dla bitu
m2(3 downto 1) <= m1(3 downto 1);
```

Konkatenacja

- Operator konkatenacji: &
- Pozwala na łączenie obiektów w nową tablicę. Łączonymi obiektami mogą być tablica/e i skalar/y.

Wektor <= (Data1(0 to 2) & data2(2 to 5) & singlebit);

 typ wyniku powinien być typem tablicowym o rozmiarze będącym sumą rozmiarów elementów składowych

Stałe

- Stałe to obiekty danych, których wartości nie zmieniają się w trakcie symulacji.
- Stałe mogą być zadeklarowane w bloku deklaracji jednostki projektowej, architektury, pakiecie, procesie, funkcji i procedurze.
- Składnia: constant nazwa: typ:= wartość;
- Przykłady użycia:

```
constant zero:STD_LOGIC_VECTOR(3 DOWNTO 0):="0000";
constant tp: time:= 5 ns; -- predefinowany typ opisu czasu
```

Sygnały

- Sygnały mogą być zdefiniowane w bloku deklaracji jednostki lub w części deklaracyjnej architektury (pomiędzy architecture a begin).
- Przypisanie wartości do sygnału nie jest natychmiastowe lecz "harmonogramowane".
- Z sygnałem skojarzone są: typ i wartość
- Składnia deklaracji:

```
signal nazwa_sygnału:
typ_sygnału[:=wartość_początkowa];
Przykłady:
signal s1, s2 : bit;
signal liczba : integer := 7;
```

Sygnaly 20

Atrybuty sygnałów

Dostarczają dodatkowych informacji o obiektach (np. sygnałach, zmiennych, typach lub komponentach).

obiekt'atrybut[(parametr)];

- Predefiniowane atrybuty:
 - 'left; 'right;'high;'low;
 - lewy, prawy, najmniejszy, największy element danego typu, 'left = 'high jeśli definiowano downto
 - 'length;'range;– liczba bitów, zakres
 - 'event; 'stable;– przyjmuje wartość true/false –

informacja, że sygnał zmienił lub nie wartość

Sygnaly 21

Atrybuty sygnałów - przykłady

```
Użycie atrybutów dla:
signal x: std_logic_vector(7 downto 0)
Znaczenie: x'left (7), x'right (0), x'high (7),
x'range (7 downto 0) x'length (8)
x(x'left) \le '1'; -- najstarszy bit =1
x \le (x'high => '1', x'low => '1', others => '0');
               -- 10000001
```

Atrybuty sygnałów i typów -przykłady

```
type count is integer range 127 downto 0;
type states is (idle, read, write);
count'left oznacza 127
count'high oznacza 127
states'right oznacza write
states'high oznacza write
If Clock'event and Clock = '1' then Q <= D;
Analogiczne do 'event i 'stable informacje dostarczają funkcje
  określone dla sygnałów - rising_edge(nazwa_sygnalu),
  falling_edge(nazwa_sygnalu)
```

Sygnaly 23

Instrukcje

Sekwencyjne

- Porządek zapisu instrukcji sekwencyjnych zmienia działanie układu.
- Instrukcje sekwencyjne są stosowane w specyfikacji behawioralnej (ang. behavioral description).
 Przede wszystkim w tzw. procesach

Współbieżne

- Zachowanie układu jest niezależne od kolejności instrukcji przyporządkowania sygnałów.
- Stosowane w specyfikacji typu "przepływ danych" (ang. dataflow description).

Instrukcja przypisania

instrukcja współbieżna

```
X <= '1'; --skalar
Y <= "0000" -- wektor 4 bitowy
Wektor1 <= wektor2 & bit;
Z <= a nand c; -- nadanie wartości bez opóźnienia
Z <= a nand c after 10 ns;</pre>
```

-- nadanie wartości po czasie 10 s opóźnienia – opóźnienie inercyjne

Do obiektu **sygnal** można przyporządkować wartość obiektu **variable** podwarunkiem przynależności do tego samego typu.

Sygnaly 25

Operatory

- Służą do określenia sposobu wyznaczenia nowych wartości.
- Specyfikacja w tabeli poniżej wg malejącego priorytetu
- Dla operacji numerycznych konieczna zgodność typu argumentów

Klasa	operator	Typ danych
negacja	NOT	INTEGER, BIT, STD_LOGIC
MNOŻENIA	*,/, mod, rem	INTEGER
ZNAKU	+-	INTEGER
SUMOWANIA	+-	INTEGER, BIT, STD_LOGIC
PRZESUWANIA	sll, srl, sla, sra, rol, ror	STD_LOGIC,BIT
RELACYJNE	=, /=, <,<=,>,>=	Argumenty – tego samego typu; wynik – BOOLEAN
LOGICZNE konieczność określenia kolejności realizacji !!!	and, or, nand, nor, xor, xnor	BIT, BOOLEAN, STD_LOGIC

Instrukcja przypisania

Instrukcja przypisania (realizowana sekwencyjnie w procesie, równolegle poza procesem):
 Nazwa_sygnalu <= wyrazenie;

Przykład:

```
architecture strukturalna of error_test is
signal q_reg, q_next : std_logic_vector (7 downto 0);
begin
error <= we(2) and (we(1) or we(0));
b <= (0=>1,others => '0'); -- przypisuje 0 do wszystkich
  bitów oprócz zerowego wektora sygnału
q_reg <= q_next; -- przypisanie wektorów
end a;</pre>
```

Realizacja instrukcji współbieżnych

- Instrukcja współbieżnego przypisania wartości do sygnału ma ukrytą listę czułości, która zawiera wszystkie sygnały znajdujące się po prawej stronie symbolu <=.
- Instrukcja współbieżnego przypisania jest wykonywana zawsze, gdy nastąpi zmiana dowolnego sygnału występującego na liście czułości.
- Dla typów rozstrzygalnych współbieżne przypisania wartości do sygnałów powodują utworzenie kolejnych nośników (ang. driver) dla uaktualnianych sygnałów. W przypadku uaktualniania sygnału przez wiele instrukcji dla utworzonych nośników sygnału stosowana jest funkcja rozstrzygająca określająca stan sygnału. Wykorzystanie w przypadku magistral.
- W przypadku wielokrotnego przypisania w instrukcjach sekwencyjnych stosowany jest jeden nośnik sygnału.

Przypisanie selektywne: with-select-when

Instrukcje współbieżne

-- Przyporządkowanie do sygnału wybranego sygnalu

Przypisanie warunkowe: when else

Instrukcje współbieżne

- -- warunkowe przyporządkowanie wartości do sygnału
- -- nadaje się do wejść o różnym priorytecie

```
y <= j when a=b else
k when c=d else
m when others;</pre>
```


Z <= A when S= '1' else B;

-- zmiana wartości sygnału S (sygnał po prawej stronie wyrażenia przypisania - S znajduje się na "liście czułości") powoduje wykonanie instrukcji przypisania o wyniku zależnym od wartości sygnału S (zakładamy że A i B nie są sygnałami, jeśli są sygnałami to tak samo ich zmiana wyzwala nowe przypisanie).

Typy opóźnień

Opóźnienie inercyjne: efekt szybkich zmian sygnałów wejściowych obserwowany gdy przyczyna jest aktywna po okresie czasu równym wielkości opóźnienia (większość praktycznie spotykanych opóźnień w układach cyfrowych).

Opóźnienie transportowe: efekt zmian sygnałów wejściowych obserwowany niezależnie od szybkości zmian na wejściach.



Sygnaly 31

Generic

- Klauzula pozwalająca na przekazywanie informacji ze środowiska do bloku kodu.
- Umożliwia dostarczenie z zewnątrz bloku wartości parametrów bloku .
- Zdefiniowane w ramach jednostki mogą określać parametry modułów takie jak szerokość magistral, liczba bitów rejestrów, komparatorów, licznik pętli, parametry czasu.
- Dzięki konstruktorowi generic wykorzystanie komponentu może być elastyczne, gdyż w zależności od potrzeb można określić wartość parametru układu. Użycie zamiast generic obiektu constant wymaga przygotowania wielu różnych architektur układu – dla każdego potrzebnego wariantu.

```
entity rom is
generic (width: integer :=16);
port (Data :out bit_vector (width-1 downto 0));
```

Specyfikacja behawioralna układu

- Opis działania układu poprzez opis sposobu przetwarzania danych: lista operacji niezbędna do uzyskania oczekiwanego wyniku przetwarzania.
- Proces w VHDL jest sposobem opisu kolejnych kroków działań w przetwarzaniu danych.

Proces (1)

Składnia:

```
[etykieta:] process [ ( lista_czułości ) ] [ is ]
--definicje i deklaracje
begin
--instrukcje_sekwencyjne;
end process [ etykieta ] ;
```

- Lista czułości jest to lista sygnałów, których zmiana powoduje aktywację procesu (ponowne wykonanie wyspecyfikowanych kroków – lista czułości równoważna jest z wait on na końcu procesu)
- Przypisanie wartości sygnałów bazuje na bieżącej wartości sygnałów znajdujących się po prawej stronie znaku <=. Modyfikowane sygnały zostaną uaktualnione dopiero po wykonaniu wszystkich instrukcji procesu, które powoduje "zawieszenie" procesu. Sygnały zostają uaktualnione wartością ostatniego przypisania. Zmiany dotyczące obiektów zmiennych (variable) są wykonywane natychmiast.

Proces (2)

- Występuje wewnątrz architektury.
- 2. Instrukcje wewnętrzne wykonywane są sekwencyjnie
- 3. Procesy nie mogą być zagnieżdżane.
- 4. W części deklaracyjnej procesu można definiować: typy, podtypy, stałe, atrybuty i zmienne.
- 5. W części deklaracyjnej procesu nie można deklarować sygnałów.
- 6. Instrukcje danego procesu wykonywane w kolejności wystąpienia w kodzie, lecz równolegle z instrukcjami innych procesów.
- 7. Zgodnie z semantyką języka VHDL sygnał zachowuje wartość jeśli nie następuje do niego przypisanie.
- 8. Ze względu na 7 warto zatem dla czytelności kodu przypisywać wartości we wszystkich gałęziach konstrukcji **if** lub przypisać im wartość domyślną na początku procesu.

Instrukcje sekwencyjne

• Do wykorzystania w *procesach*

```
wait for 50 ns; -- czekaj 50 ns
wait until enable = '0'; -- czekaj aż enable będzie ponownie = 0
wait on input_A until input_B='1';
-- czekaj aż nastąpi zmiana input_A pod
-- warunkiem że input_B stanie się ponownie = 1
wait on input_A, input_B; -- lista czułosci;
```

- Konstrukcje:
 - If
 - Case
 - For

Instrukcja warunkowa if – then - else

- Instrukcja sekwencyjna
- Część elsif może wystąpić dowolną ilość razy
- Część else nie musi wystąpić
- Może być zagnieżdżana
- Składnia: if warunek then

 sekwencja_instrukcji1

 {elsif warunek then

 sekwencja_instrukcji2 }

 [else sekwencja_instrukcji3]

 end if;

Konstrukcje behawioralne i strukturalne - porównanie

Behawioralna (w procesie)

strukturalna

```
if a='0' then if b='0' then y2<='1'; y2<=(not a and not b) or else y1<='0'; (y2 and (not a or not b)); end if; y1<=(a and not b) or else if b='1' then y2<='0'; (y1 and (a or not b)); else
```

y1<='1'; end if;

end if;

a	b	y1	y2
0	0	y1	1
0	1	0	y2
1	1	y1	0
1	0	1	y2

Instrukcja wyboru - case

- Instrukcja sekwencyjna
- Można do porównania określać kilka możliwych wartości zmiennej lub zakres
- Wartości nie mogą się powtarzać
- Składnia: case zmienna is
 when wybór1 => sekwencja1_instrukcji;
 when wybór2 => sekwencja2_instrukcji;
 [when others => sekwencja3_instrukcji;]
 end case;
- -- w kodzie powyżej znak => oznacza "to"

Petle for i while

Instrukcje sekwencyjne

```
i:=3;
etykieta1: for i in 3 downto 0 loop
                                          etykieta2: while ( i > 0 ) loop
   if reset = '1' then
                                             if reset = '1' then
        dane wy(i) \le '0';
                                                  dane wy(i) <= '0';
   end if;
                                             end if;
End loop etykieta1;
                                             i:=i-1;
                                          End loop etykieta2;
--wyjscia z pętli
exit etykieta when i > 14;
if i>14 then exit etykieta;
```

Przerwa w realizacji pętli (1)

```
-- gdy reset jest równy 0 zeruj elementy wektora A
L5: for licznik in 1 to 10 loop
        exit L5 when reset = '1';
        A(licznik):='0';
    end loop L5;
```

Przerwa w realizacji pętli (2)

```
-- jeśli się zmieni stan magistralii
-- zbadaj stan magistrali – zlicz liczbę jedynek
signal Magistrala: bit_vector (3 downto 0);
signal Jedynki: integer;
LiczJedynki:process(Magistrala)
   variable liczba jedynek:integer:=0;
   begin
         for licznik in 3 downto 0 loop
                  next when Magistrala(licznik)='0';
                  liczba jedynek:= liczba jedynek+1;
         end loop;
         Jedynki<= liczba jedynek;</pre>
   end process LiczJedynki
```

Syganał a zmienna w procesie


```
signal A integer;
variable B integer;
process (A);
A<= A+1; -- wyrażenie niepoprawne
           -- operacja powtarzana
           -- nieskończenie wiele razy
B := B+1; -- wyrażenie poprawne
end process;
```

Proces przerzutnika D

```
-- Przerzutnik synchroniczny z
-- zerowaniem synchronicznym
-- kompletny, uruchomiony projekt
library IEEE;
use ieee.std_logic_1164.all;
entity D is
               port
              : in std_logic;
       CLK: in std logic;
             in std logic;
       CLR:
               : in std logic;
       pre
               : out std logic;
       Q
       NQ
              : out std logic );
end d;
```

```
architecture first of D is
begin
Synch D: process (CLK)
constant low:std_logic:='0';
constant high:std_logic:='1';
begin
   if rising edge(CLK) then
          if (CLR='0') then
                    Q<=low; NQ<= high;
          else if ((CLR='1') and (PRE='0'))
                    then
                    NQ<=low; Q<= high;
          else
                    Q \le D; NQ \le not D;
                    end if:
          end if:
   end if:
end process Synch D;
end first;
```

Przerzutnik D synchroniczny z zerowaniem synchronicznym




Przerzutnik zatrzaskowy z zerowaniem

```
--kompletny uruchomiony projekt
library IEEE;
use ieee.std logic 1164.all;
entity D Latch is
    port
    ( D
            : in std logic;
           : in std logic;
           : in std logic;
           : in std logic;
    pr
    Q
           : out std logic;
    NQ
           : out std logic
end d l;
```

```
architecture first of D_Latch is
begin
LATCH: process (C, D, CL,PR)
constant low:std_logic:='0';
constant high:std logic:='1';
begin
if CL=low then
        Q<=low; NQ<= high;
 else if (CL=high) and (PR=low)
   then NQ<=low; Q<= high;
    else if C=high then
        Q<=D; NQ<= not D;
      end if:
   end if;
end if:
end process LATCH;
end first;
```

Przerzutnik zatrzaskowy z zerowaniem



Proces multipleksera

```
Mux 2to1: process (A,B,SEL)

begin
Y<=A;

if (SEL='1') then Y <= B; -- instrukcja sekwencyjna
end if;
end process Mux2to1
```

Komponent


- Jednostka projektowa raz zdefiniowana i przeznaczona do wielokrotnego wykorzystania w projektach.
- Komponenty można tworzyć w ramach projektu w pliku głównym, plikach dołączonych do projektu lub w bibliotece projektu.
- W celu korzystania z komponentów konieczne są:
 - Definicja komponentu lub wskazanie biblioteki- źródła
 - Deklaracja komponentu w bloku deklaracji architektury jednostki projektowej wykorzystującej komponent (zawiera porty - parametry formalne)
 - Konkretyzacja specyfikacja wykorzystania komponentu (zawiera przyporządkowanie do parametrów formalnych parametrów aktualnych związanych z wykorzystaniem komponentu)
- Trzy rodzaje specyfikacji użycia (konkretyzacji) układu: bezpośrednia, powiązania portów pozycją w specyfikacji, powiązania portów nazwami portów.
- Projekty zawierające komponenty do wykorzystania w innych projektach mogą stanowić pakiety przechowywane w bibliotekach.

Przykład wykorzystania komponentu konkretyzacja poprzez powiązanie portów poprzez pozycję w specyfikacji

```
architecture strukturalna of uklad1 is
```

```
-- deklaracja komponentu w architekturze jego wykorzystania
component mux3 5to1
port(adres,d1,d2,d3,d4,d5,d6,d7,d8: in std_logic_vector(2 downto 0);
wy:out std_logic_vector(2 downto 0)); -- są parametry formalne
end component;
-- pozostałe deklaracje
begin
-- użycie jednostki – konkretyzacja komponentu w innym innym układzie
mult1:mux3_5to1 port map (adr,we0, we1,we2,we3,we4,we5,we6,we7,wy);
-- są to parametry aktualne związane z użyciem komponentu
--pozostała część definicji architektury układ1
end strukturalna:
```

Bramki trójstanowe Trzeci stan logiczny



WE	E'	WY
0	0	1
0	1	Z
1	0	0
1	1	Z

Koncepcja:


W niektórych implementacjach bramek logicznych oprócz logicznego "0" i logicznej "1" istnieje trzeci stan logiczny

•stan wysokiej impedancji (ang. high impedance) Z.

Gdy wyjście układu nie jest połączone galwanicznie z układem cyfrowym znajduje się ono w stanie wysokiej impedancji – nie jest wysterowane (ani do poziomu wysokiego ani niskiego). Zastosowanie:

podłączenie układu do magistrali jako jednego z możliwych źródeł jej wysterowania. Konieczne zapewnienie wykluczającego się wyboru źródła.


Bramki trójstanowe zastosowanie



```
Library IEEE;
Use IEEE.std_logic_1164.all;
entity zrodla is
     port (
    en_a: in boolean;
    en_b: in boolean;
    a: in std_logic;
    b: in std_logic;
    y: out std_logic);
end zrodla;
architecture przyklad of zrodla is
begin
y<= a when en_a else 'Z';
y<= b when en b else 'Z';
end przyklad;
-- wielokrotne równoległe przypisanie
   wartości do portu wyjściowego, funkcja
   rozstrzygająca użyta do określenia stanu
```

sygnału (typy rozstrzygalne sygnałów).

Sygnały wielostanowe – magistrala (1,0,Z)



-- Altera devices contain tri-state buffers in the I/O. Thus, a tri-state-- buffer must feed a top-level I/O in the final design. Otherwise, the-- Quartus II software will convert the tri-state buffer into logic.

Przykład: odwróć magistralę

```
constant MSB : natural := 7;
subtype ZakresMagistrali is natural range MSB downto 0;
process (MagistralaWejsciowa)
variable NowaMagistrala: bit_vector(ZakresMagistrali)
begin
for i in ZakresMagistrali loop
    NowaMagistrala(MSB-i):= MagistralaWejsciowa(i);
end process;
```