Podstawy techniki cyfrowej zima 2015


Rafał Walkowiak

Wykład: synteza wyższego poziomu

Układy cyfrowe

synteza strukturalna wyższego poziomu

- Ogólna struktura logiczna UC:
 - bloki funkcjonalne dla realizacji określonych funkcji przetwarzania danych czyli układ operacyjny lub ścieżka danych (ang. data path)
 - układ sterowania (automat lub układ mikroprogramowalny)



Synteza strukturalna układu opracyjnego

Analizując algorytm pracy układu opisany siecią działań dobiera się:

- bloki funkcjonalne służące do przechowywania zmiennych,
- bloki operacyjne służące do wykonywania operacji występujących w algorytmie,
- bloki funkcjonalne służące do przesyłania danych między rejestrami i blokami operacyjnym.

Projektowanie układów cyfrowych na poziomie przesłań międzyrejestrowych (RTL)

Cechy charakterystyczne podejścia:

- zastosowanie koncepcji zmiennych i opis działań za pomocą sekwencji operacji (opisu charakterystycznego dla algorytmów).
- wykorzystanie rejestrów do przechowywania wartości pośrednich – rejestry modelują zmienne z algorytmu
- zaprojektowana ścieżka danych ma za zadanie realizować opisane w algorytmie operacje na wartościach przechowywanych w rejestrach.
- układ sterujący powinien zapewnić kolejność operacji (realizowanych na zawartości rejestrów) zgodną z opisem z algorytmu.

Metodologia RTL

Operacja przesłania międzyrejestrowego (register transfer)
generuje wartość zapisywaną do rejestru wynikowego wyznaczoną
na podstawie argumentów wejściowych pobranych z odpowiednich
rejestrów:

$$Rrez \leftarrow f(Rarg_1, Rarg_2, ..., Rarg_n)$$

- Funkcja jest realizowana w ramach modułu funkcjonalnego w układzie wykonawczym.
- Operacje przesłania międzyrejestrowego odbywają się w rytm taktów zegara systemowego.

Realizacja operacji przesłań międzyrejestrowych

Operację Rrez ← f(Rarg_ 1, Rarg_2, ..., Rarg_n) jest realizowana w kolejnych krokach:

- wraz z narastającym zboczem zegara systemowego rejestry Rarg_
 Rarg_2, ..., Rarg_n otrzymują nowe wartości,
- 2. funkcja **f** oblicza wartość na podstawie zawartości rejestrów Rarg_ 1, Rarg_2, ..., Rarg_n,
- 3. wynik obliczeń jest przesyłany na wejście danych rejestru Rrez,
- 4. kolejne narastające zbocze zegara systemowego powoduje:
 - zapamiętanie nowej wartości w rejestrze Rrez
 - uaktualnienie zawartości rejestrów Rarg_ 1, Rarg_2, ..., Rarg_n
- 5. Kontynuacja pracy od kroku 2

Układ sterujący systemu cyfrowego

- Układ sterujący ma za zadanie wymusić odpowiednią kolejność operacji RT.
- Realizowany jest on w postaci maszyny stanów (czyli FSM) tworzonej na podstawie sieci działań algorytmu, który ma zostać zrealizowany.
- Kroki realizacyjne układu sterowania:
 - konwersja sieci działań algorytmu na diagram ASM czyli diagram algorytmicznego układu sekwencyjnego (ASM- Algorithmic State Machine)
 - realizacja układu sterowania na podstawie DASM.

Diagramy ASM

- Diagramy ASM stanowią alternatywną (obok grafu stanów) metodę opisu automatów.
- Pozwalają one reprezentować cyfrowe układy sekwencyjne w postaci sieci działań.
- Diagram ASM składa się z bloków ASM. Blok zawiera:
 - klatkę operacyjną (klatkę stanu),
 - klatki decyzyjne i
 - warunkowe klatki wyjść.
- Klatka operacyjna przedstawiana jest jako prostokąt i reprezentuje stan automatu, nazwę stanu umieszcza się obok prostokąta. Wewnątrz klatki umieszcza się akcje przedstawiające przypisania wartości do sygnałów, jakie powinny zostać wykonane w momencie wejścia automatu do tego stanu. Odpowiadają one wyjściom Moore'a automatu.
- Klatki decyzyjne sprawdzają warunki wejściowe (stan sygnału) w celu określenia ścieżki przejścia automatu do następnego stanu. Możliwe jest powiązanie wielu klatek decyzyjnych w jedną dla opisania złożonych warunków przejść automatu.
- Warunkowe klatki wyjść także opisują przypisania do sygnałów. Umieszczane są
 one na ścieżkach wyjściowych ze stanu dlatego reprezentują wyjścia Mealy'ego.

Przykład: instancja i algorytm dla problemu konwersji liczby binarnej na BCD BIN→BCD

Lk	ld	b			ld	а		
	0	0	0	0	0	0	0	0
7	0	0	0	0	0	0	0	0
6	0	0	0	0	0	0	0	1
5	0	0	0	0	0	0	1	0
4	0	0	0	0	0	1	0	0
3	0	0	0	0	1	0	0	0
						+	1	1
	0	0	0	0	1	0	1	1
2	0	0	0	1	0	1	1	0
						+	1	1
	0	0	0	1	1	0	0	1
1	0	0	1	1	0	0	1	0
0	0	1	1	0	0	1	0	0
			6			4		

			lb				
0	1	0	0	0	0	0	0
1	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0

Wejście, wynik tymczasowy w 2 częściach, przesunięcie z testem Konwersja liczby $64_{\rm D}$ = $01000000_{\rm BIN}$ Na liczbę $01100100_{\rm BCD}$

Start Ładuj(LB) – 8 BITÓW LDA:=0; - 4 BITY LDB:=0; - 4 BITY LK:=8 LDB>=5 LDB:=LDB+3 LDA>=5 LDA:=LDA+3 LDB:=SHL(LDB,LDA₃) $LDA:=SHL(LDA,LB_7)$ LB:=SHL(LB) LK:=LK-1; LK=0 LD:=LDB&LDA **KONIEC**

Konwersja liczby binarnej na BCD BIN→BCD ALGORYTM

Ograniczamy rozmiar instancji do liczb wprowadzając 2 rejestry (algorytm w postaci ogólnej) < 99

LDA,LDB – młodsza i starsza część wyniku częściowego

LB – konwertowana liczba binarna

LD – wynik BCD

LK – licznik kroków- liczba bitów konwertowanej liczby

L B₇ -oznacza aktualny najstarszy bit liczby konwertowanej

BIN→BCD przykład

Lk	ld	b			ld	а		
	0	0	0	0	0	0	0	0
7	0	0	0	0	0	0	0	0
6	0	0	0	0	0	0	0	1
5	0	0	0	0	0	0	1	0
4	0	0	0	0	0	1	0	0
3	0	0	0	0	1	0	0	0
						+	1	1
	0	0	0	0	1	0	1	1
2	0	0	0	1	0	1	1	0
						+	1	1
	0	0	0	1	1	0	0	1
1	0	0	1	1	0	0	1	0
0	0	1	1	0	0	1	0	0
			6			4	votoza	

			lb				
0	1	0	0	0	0	0	0
1	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0

Konwersja liczby $64_{\rm D}$ = $01000000_{\rm BIN}$ Na liczbę $01100100_{\rm BCD}$


Realizacja układu operacyjnego

Na podstawie sieci działań algorytmu można określić schemat układu operacyjnego uwzględniając:


- dane wejściowe, pośrednie i wyjściowe algorytmu przechowywane w rejestrach
- operacje wykonywane na danych.

W wyniku powstanie struktura powiązań elementów cyfrowych realizujących operacje RTL wraz z listą sygnałów sterujących realizacją tych operacji i listą sygnałów określających wyniki tych operacji.

Schemat układu operacyjnego BIN→BCD



WEKTOR SYGNAŁÓW STERUJĄCYCH ZAWIERA 10 SYGNAŁÓW: INDYWIDUALNE STEROWANIE REJESTRAMI R1,R2,R3 (ZEROWANIE, PRZESUW, ŁADOWANIE), STEROWANIE LICZNIKIEM, ŁADOWANIE R4, A_{MUX} Układy sekwencyjne posiadają niezaznaczone wejścia synchronizujące – zegarowe !!




TABLICA PRZEJŚĆ AUTOMATU STERUJĄCEGO BIN →BCD

nazwa	STAN	W	Е	J	S	С	I	A	
znaczenie		000	001	011	010	110	111	101	100
START	A0	A0	A0	A0	A0	A1	A1	A1	A1
LOAD	A1	A2							
КОМРА	A2	A3	A3	A6	A6	A6	A6	A3	A3
КОМРВ	А3	A4	A4	A7	A7	A7	A7	A4	A4
SHL	A4	A2	A5	A5	A2	A2	A5	A5	A2
WYNIK	A5	A0	A0	Α0	A0	A0	A0	A0	A0
ADD A	A6	A3	A3	A3	A3	A3	А3	A3	A3
ADD B	A7	A4							

Wektor wejść zawiera kolejno (od MSB): START, K>=5, LK=0 Wektor wyjść zawiera 10 sygnałów sterujących aktywowanych zgodnie z informacjami zawartymi w diagramie ASMD (STRONA POPRZEDNIA).


STRUKTURA I SYGNAŁY WSPÓŁPRACY MODUŁÓW UKŁADU KONWERSJI BIN-BCD



Ważne: Synchronizowanie układów przeciwnymi fazami tego samego sygnału zegarowego pozwala na realizację w aktualnym stanie operacji na rejestrach zgodnie z zasadami określonymi za pomocą sygnałów sterujących, ustalonych w aktualnym stanie automatu.

np. w tym samym stanie automatu A4: pojawia się zgoda na zliczanie, następuje zwiększenie licznika (zegar w przeciw-fazie) i wychodząc ze stanu mamy informację o stanie licznika - pozwala to na udanie się do stanu A2 (dalsze praca) lub A4 (koniec).

STRUKTURA I SYGNAŁY WSPÓŁPRACY MODUŁÓW UKŁADU KONWERSJI BIN-BCD



KOLEJNOŚĆ DZIAŁAŃ W SYSTEMIE:

- 1. UAKTYWNIONE WEJŚCIA STERUJĄCE,
- 2. ZBOCZE A NOWY STAN AUTOMATU (na podstawie stanu przetwarzania) NOWE STEROWANIE DO UO,
- 3. PROPAGACJA SYGNAŁÓW W UO,
- 4. ZBOCZE B ZAPIS WYNIKU PRZETWARZANIA W UO,
- 5. PROPAGACJA STANU PRZETWARZANIA DO US.

Na zielono oznaczono jeden cykl pracy układu cyfrowego.

Przykład drugi: Algorytm NWD

- Największym wspólnym dzielnikiem (NWD) dwóch liczb naturalnych dodatnich nazywamy największą liczbę naturalną, która jest jednocześnie dzielnikiem każdej z liczb.
- Algorytm Euklidesa
 NWD (a, b)
 if a = 0 return b
 while b ≠ 0
 if a > b
 a := a b
 else
 b := b a
 return a

а	b	а	b
77	35	35	77
42	35	35	42
7	35	35	7
7	28	28	7
7	21	21	7
7	14	14	7
7	7	7	7
7	0	7	0

Zaprojektować układ wykonawczy dla NWD

NWD – synteza funkcjonalna w VHDL największy wspólny dzielnik

```
if a = 0 then
Algorytm Euklidesa
                                        result <= std_logic_vector(b);
  NWD (a, b)
                                        working := false; done <= '1';
   if a = 0 return b
                               elsif b = 0 then
                                        result <= std_logic_vector(a);
   while b \neq 0
                                        working := false; done <= '1';</pre>
      if a > b
                                   else
                                        if a < b then
              a := a - b
                                            b <= b - a;
      else
                                        else
              b := b - a
                                            a <= a - b;
                                        end if;
   return a
```


NWD – opis funkcjonalny w VHDL Opis bazujący na algorytmie

```
//przetwarzania przez start
                                                                               done <= '0';
                                                                               if start= '1' then
library ieee;
                                                                                            working := true;
use ieee.std logic 1164.all; use ieee.numeric std.all;
                                                                                             a <= unsigned(inA);
entity nwd is
port(
                                                                                              b <= unsigned(inB):
      rst: in std logic;
                                                                               else
      clk: in std logic;
                                                                                            working := false;
      start : in std logic; -- załaduj jeśli skończyłeś pracę
                                                                               end if;
      inA, inB: in std logic vector(31 downto 0);
                                                                      else
      done: out std logic; -- wynik gotowy
                                                                               if a = 0 then
      result : out std logic vector(31 downto 0)
                                                                                 result <= std logic vector(b);
);
                                                                                 working := false; done <= '1';</pre>
end nwd
                                                                               elsif b = 0 then
                                                                                 result <= std logic vector(a);
architecture functional of nwd is
                                                                                 working := false; done <= '1';
signal a, b: unsigned(31 downto 0);
                                                                                  else
begin
                                                                                            if a < b then
process(rst, clk)
                                                                                                          b \le b - a;
variable working: boolean;
                                                                                            else
begin
                                                                                                          a \le a - b;
if rst = '1' then //rst inicjuje przetwarzanie
                                                                                            end if;
                          //asynchronicznie
                                                                                 end if;
    working := false;
                                                                               end if;
    done <= '0':
                                                                        end if;
     a <= (others => '0');
                                                                 end process;
    b <= (others => '0');
                                                                 end functional;
```


elsif rising edge(clk) then

if not working then // zapobiega przerwaniu

NWD - opis funkcjonalny w VHDL – realizacja Cyclone II




NWD - opis funkcjonalny w VHDL – realizacja w Cyclone II- opis RTL



Metoda realizacji UC przy użyciu diagramu ASMD


(diagramu ASM ze zintegrowaną ścieżką danych)

- Brak podziału na część operacyjną i sterującą układu cyfrowego.
- Operacje RT są zintegrowane z opisem automatu sterującego.
- Operacje RT przedstawione są bezpośrednio na diagramie.
- W klatkach decyzyjnych testuje się wartości rejestrów reprezentujących zmienne (a nie wartości sygnałów dostarczonych z układu wykonawczego).



Opis układu za pomocą ASMD

Stan	
Brak działania – nop	S1
Ładuj dane do rejestrów - load	S2
Test warunków (wartości rej) - test	S3
Zapisz wynik B (przepisz wart. rej) WRB	S4
Zapisz wynik A (przepisz wart. rej) WRA	S5
Zmniejsz B (wartość rej) DECB	S6
Zmniejsz A (wartość rej) DECA	S7



NWD-RTL

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity nwd is
  port(
             : in std logic;
     rst
    clk
             : in std logic;
    clk ena : in std logic;
             : in std logic;
     start
    inA, inB : in std_logic_vector(31 downto 0);
     done
             : out std logic;
     result
             : out std logic vector(31 downto 0)
end nwd;
architecture RTL of nwd is
  type STATE TYPE is (nop, load, test, dec a, dec b, WRA,
     WRB);
  signal state reg, state next : STATE TYPE;
  signal a reg, a next
                             : unsigned(31 downto 0);
                              : unsigned(31 downto 0);
  signal b reg, b next
  signal result reg, result next : unsigned(31 downto 0);
  signal done reg, done next
                                  : std logic;
begin
```

```
process(rst, clk) -- Proces modelujący rejestry zmiennych algorytmu
  begin
    if rst = '1' then
                  <= (others => '0');
       a reg
                  <= (others => '0');
      b reg
      result reg <= (others => '0');
                    <= '0':
      done reg
    elsif rising edge(clk) then
      if clk ena = '1' then
        a reg
                  <= a next;
        b reg <= b next;
        result reg <= result next;
        done reg <= done next;
      end if;
    end if;
  end process;
```

```
process(state reg, start, inA, inB, a reg, b reg, result reg) --
     opis przetwarzania danych z stanach – OPIS
     REALIZOWANYCH W STANACH FUNKCJI
begin
  done next <= '0';
  a next <= a reg;
  b next <= b reg;
  result next <= result reg;
  case state reg is
    when nop =>
       if start = '1' then
              state next <= load;
       else
              state next <= nop;
       end if;
     when load =>
       a next <= unsigned(inA);</pre>
       b next <= unsigned(inB);</pre>
       result next <= (others => '0');
       state next <= test;
     when test =>
       if a reg = 0 then
              state next <= WRB;
       elsif b reg = 0 then
              state next <= WRA;
       else
         if a reg < b reg then
            state next <= decb;
         else
            state next <= deca;
         end if;
       end if;
```

NWD-RTL

```
when deca =>
         a next <= a reg - b reg;
         state next <= test;
      when decb =>
         b next <= b reg - a reg;
         state next <= test;
      when WRB =>
         result next <= unsigned(b reg);
         done next <= '1';
         state next <= nop;
      when WRA =>
         result next <= unsigned(a reg);
         done next <= '1';
         state next <= nop;
       when others =>
         state next <= nop;
    end case;
  end end process;
  done <= done reg;
  result <= std logic vector(result reg);
end RTL:
Proces pozwala na przygotowanie kolejnego (next) stanu układu(bez
wejścia do niego) i nowych (next) wartości rejestrów na podstawie
wykonanych w stanie operacji (odejmowanie, podstawianie itp.) możliwe
wielokrotne przypisania wartości (por. lista czułości) uwzględniające czas
propagacji układu wykonawczego (ważne ostatnie przypisanie). Z wartości
* next korzystają pozostałe procesy w momencie synchronizacji (zbocze
CLK) – wyznaczenie nowego stanu – nowy stan wyznaczany w oparciu o
proponowane wartości (*next) rejestrów, których wartości tym samym
zboczem (synchronicznie) są uaktualniane.
                                                           28
```

DASMD* a VHDL

- Projektowanie z wykorzystaniem ASMD pozwala na bezpośrednią (bez określenia struktury układu wykonawczego i sygnałów sterujących) realizację algorytmu zadanego schematem blokowym jako sytemu cyfrowego.
- Proste operacje RT z DASMD mogą być realizowane jako operatory języka VHDL.
- Złożone operacje RT mogą być realizowane jako niezależne moduły sprzętowe i wykorzystane w postaci komponentów projektowanego systemu cyfrowego.
- * Diagram algorytmicznego układu sekwencyjnego ze zintegrowaną ścieżką danych

Układy mikroprogramowane


- Technika realizacji układów sterowania polegająca na bezpośredniej transformacji sieci działań (diagramu ASM) na mikroinstrukcje mikroprogramu sterowania.
- Sieć działań automatu pozwala na przyporządkowanie stanów UKŁADU STEROWANIA poszczególnym segmentom sieci działań oraz określenie mikroinstrukcji realizowanych w elementarnym takcie pracy układu sterującego.
- Do podstawowych czynności układu sterującego w stanie A należy:
 - 1. wygenerowanie mikrorozkazu Z_A,
 - 2. badanie warunku x i
 - 3. określenie stanu następnego A' (i związanej z nim mikroinstrukcji).

Mikroinstrukcje

Moora:

- A_i : $Z=Z_{Ai}$, if x then $A'=A_i$ else $A'=A_k$
- Skok warunkowy zależny od wejścia, dwa adresy docelowe (zawartość rozkazu), sterowanie zależne od stanu A_i
- Meale'go
 - A_i : if x then $Z=Z_{A1i}$, $A'=A_i$ else $Z=Z_{A2i}$, $A'=A_k$
 - Skok warunkowy dwa adresy docelowe (zawartość rozkazu), sterowanie zależne od stanu i wejścia
- Częścią składową mikroprogramowalnego układu sterowania jest pamięć ROM zawierająca mikroprogram pracy całego układu czyli wykaz instrukcji realizowanych w poszczególnych stanach wewnętrznych A_i (stanach określonych adresem mikroinstrukcji A_i)

Mikroprogramowany układ sekwencyjny




Mikroinstrukcja składa się z:

- pola operacyjnego Z
- pola adresowego B i
- pola warunku C


Układy mikroprogramowalne

Mikroprogramowany układ sterowania



W zależności od wartości warunku (pole C rozkazu) następuje przejście do kolejnego stanu (kolejny adres - zgoda na zliczanie licznika) lub skok (zgoda na zapis równoległy licznika) zgodnie z zwartością pola adresowego

$$A_i$$
: $Z=Z_{Ai}$, if x_c then $A'=A_i$ else $A'=A_{i+1}$



UKŁAD STERUJĄCY ver 3 Zaimplementowane instrukcje:

 A_i :Z, if x_c then $A'=A_i$ else $A'=A_{i+1}$ ---Instrukcja skoku warunkowego <C.Z.S>

 A_{i} :Z, if x_{c} then $A'=A_{i+1}$ else $A'=A_{i+2}$ -- - Instrukcja warunkowego pominiecia kolejnej instrukcji <A,Z,S>

A_{i:} :Z, A'=A_i --skok bezwarunkowy

Pola rozkazowe:

- •B pole adresu
- •C pole warunku (strowania)
- •Z pole operacyjne
- •S pole typu instrukcji

Dekoder mikroinstrukcji w

zależności od zakodowanego typu instrukcji (pole S) generuje sygnały sterowania licznikiem (ładowanie, zgoda na zliczanie) i sygnały adresowe multipleksera adresowego.

Inne mikroinstrukcje

Mikroinstrukcje obsługi podprogramu:

Implementacja stosu za pomocą rejestru śladu (RS) do zapisania adresu powrotu z podprogramu

$$A_i : RS = A_{i+1}, A' = A_i$$

-- skok do (wywołanie) podprogramu od adresu Aj z zapisaniem kolejnego (i+1) adresu jako adresu powrotu

 A_k : if x_c then A'=RS else A'= A_{k+1}

-- warunkowy powrót z podprogramu (skorzystanie z zawartości rejestru śladu)

Mikroinstrukcje realizacji pętli:


zapamiętanie początku pętli w rejestrze śladu.

$$A_i : RS = A_i$$
, $A' = A_{i+1}$

-- Początek pętli: zapamiętanie początku pętli i przejście do pierwszego rozkazu pętli

 A_k : if x_c then A'= RS else A'= A_{k+1}

-- warunkowo: powrót na początek pętli lub wykonanie kolejengo rozkazu



UKŁAD STERUJĄCY nr 4

IMPLEMENTOWANE TYPY INSTRUKCJI:

 A_i : Z, $A'=A_{i+1}$ --Przejście bezwarunkowe

A_i : Z, A'=A_i – skok bezwarunkowy

 A_i : Z, if x_c then $A'=A_{i+1}$ else $A'=A_i$

-- oczekiwanie na spełnienie warunku

 A_i : if xc then $A'=A_i$, RS= A_{i+1} else $A'=A_{i+1}$

-- warunkowy skok do podprogramu

A_i: if xc then A'=RS else A'=A_{i+1}

-- warunkowy powrót z podprogramu

Multiplekser ma 4 wejścia:

- skoku skoku
- oczekiwania
- przejścia +1(rejestr zamiast licznika)
- powrotu wg rejestru śladu
- -Dekoder mikroinstrukcji określa na podstawie pola typu instrukcji i warunku (jeśli ma być uwzględniony) sterowanie bieżącej mikroinstrukcji (zapis RS) i generację kolejnej mikroroinstrukcji..

36