### Sławomir Kulesza


Technika cyfrowa


# Synteza układów kombinacyjnych

Wykład dla studentów III roku Informatyki

### Bramki logiczne

Bramki logiczne to podstawowe elementy logiczne realizujące elementarne funkcje przełączające (AND, OR, NOT) lub ich niezbyt złożone kombinacje (NAND, NOR, XOR, XNOR).





## System wskaźników negacji (SWN)

System wskaźników negacji wykorzystywany jest do tworzenia schematów układów logicznych w konwencji abstrakcyjnych stanów logicznych (0/1), a więc w oderwaniu od od faktycznie występujących w układzie poziomów wielkości elektrycznych (np. napięć).


Wewnętrzny stan logiczny: stan logiczny istniejący wewnątrz bramki na jej wejściu lub wyjściu.

Zewnętrzny stan logiczny: stan logiczny istniejący na zewnątrz bramki, tj.:

- na linii przed jakimkolwiek wskaźnikiem na wejściu układu,
- na linii wyjściowej po jakimkolwiek wskaźniku na wyjściu.

### Reguły użycia SWN

- 1) Brak wskaźnika negacji oznacza tożsamość stanu wewnętrznego i zewnętrznego układu.
- 2) Obecność wskaźnika negacji oznacza, że stan wewnętrzny jest negacją stanu zewnętrznego.




### Konwencje stanów

SWN może służyć do opisu realnych układów jeśli powiąże się abstrakcyjne stany logiczne 0 oraz 1 z rzeczywistymi poziomami napięć:

Logika dodatnia: logiczne 0 wiąże się z niskim poziomem napięcia, zaś logiczną 1 z poziomem wysokim. Stosowana powszechnie.

Logika ujemna: logiczne 0 wiąże się z wysokim poziomem napięcia, zaś logiczną 1 z poziomem niskim. Stosowana sporadycznie.



## SWN a wybór logiki

#### Funktor NAND w logice dodatniej

$$\begin{array}{c|c}
x & \xrightarrow{L \to 0} & A \\
y & \xrightarrow{L \to 0} & B & C \xrightarrow{0 \to L} z = \overline{C} = \overline{xy}
\end{array}$$

#### Funktor NOR w logice ujemnej

$$\begin{array}{c|c}
x & \xrightarrow{L \to 1} & A \\
y & \xrightarrow{L \to 1} & C & \xrightarrow{D \to H} & C & C & C & C & C
\end{array}$$


X	У	A	B	C	Z
L	L	0	0	0	Н
L	Н	0	1	0	Н
Н	L	1	0	0	Н
Н	Н	1	1	1	L

Stany

wev	vi ięu z	2116	Zev	vi ién z	2116
			11	1	ر' ـ
X	У	A	В	C	Z
L	L	1	1	1	Н
L	Н	1	0	1	Н
Н	L	0	1	1	Н
Ш	Н	$\cap$	$\bigcap$	$\bigcap$	


**Poziomy** 

## Symbole dualne funktorów



## System wskaźników polaryzacji

System wskaźników polaryzacji (SWP) wykorzystywany jest do oznaczenia konwencji logiki użytej w odniesieniu do określonej końcówki układu.



X	У	A	В	C	Z
L	L	0	0	0	Н
L	Н	0	1	0	Н
Н	L	1	0	0	Н
Н	Н	1	1	1	L

- 1. Brak wskaźnika polaryzacji oznacza wybór logiki dodatniej.
- 2. Obecność wskaźnika polaryzacji oznacza wybór logiki ujemnej.

W wielu przypadkach wskaźnik polaryzacji można utożsamiać ze wskaźnikiem negacji.

#### KROK 1

Określenie ilości sygnałów wejściowych i wyjściowych, określenie funkcji przełączającej za pomocą tablicy prawdy i jej konwersja na kanoniczną formę boolowską.

#### KROK 2

Minimalizacja formy boolowskiej.

#### KROK 3

Sporządzenie schematu układu na podstawie zminimalizowanej postaci formy boolowskiej, w ramach narzuconego SFP (np. NAND/Negative-OR).


#### **KROK 4**

Optymalizacja konfiguracji schematowej.

Schemat układu kombinacyjnego opisanego formą sumacyjną można utworzyć z symboli funktorów wybranego SFP, na przykład NAND i równoważnych im funktorów Negative-OR:


#### **REGULA 1**

Graficznym symbolem bramki wyjściowej (pierwszy poziom układu) jest symbol Negative-OR




#### **REGUŁA 2**

Do wejść bramki wyjściowej przyłącza się wyjścia bramek NAND (drugi poziom układu):




#### **REGUŁA 3**

Na dalszych poziomach nieparzystych stosuje się symbole Negative -OR, a na parzystych symbole NAND:




#### **REGUŁA 4**

Każda linia połączeniowa powinna mieć na obydwu końcach wskaźniki negacji albo nie mieć ich w ogóle:





Możliwe są odstępstwa od reguły 4 związane z połączeniami w obrębie jednego poziomu lub z występowaniem sprzężeń zwrotnych:



#### **REGUŁA 5**

Zmienne na wejściach ze wskaźnikami negacji są zanegowane w formie boolowskiej (i odwrotnie):






Większa czytelność schematu

101010110

### Realizacja funkcji XOR

#### Opis funkcji XOR:


$$f(a,b) = ab'+a'b = a(a'+b') + b(a'+b')$$




### Realizacja funkcji XNOR

#### Opis funkcji XNOR:

$$f(a,b) = (ab'+a'b)' = (a'+b)(a+b') = ab+a'b'$$



Funkcja XNOR realizuje operację porównania (komparacji):



### Układy komplementarne

Funkcje XOR oraz XNOR stanowią przykład bramek komplementarnych (realizujących wzajemne dopełnienia funkcji przełączającej)

#### Kryteria optymalizacji układowej

Kryterium 1 – Minimalna złożoność układowa.

Układ optymalny zawiera minimalną liczbę bramek oraz minimalną łączną ilość wejść. Czynnikiem ograniczającym jest jednak topografia użytych układów scalonych, a więc ilość i rodzaj bramek w strukturze układu scalonego, ilość wejść bramek oraz obciążalność ich wyjść.


Złożoność układową można kształtować poprzez wybór systemu funkcjonalnie pełnego realizującego układ oraz ustalenie ilości poziomów układu. Nie bez znaczenia jest również konieczność doprowadzenia dopełnień zmiennych wejściowych.


#### Kryteria optymalizacji układowej

Kryterium 2 – Minimalne opóźnienie propagacji sygnałów.

Kryterium to narzuca budowę układu logicznego o możliwie najmniejszej ilości poziomów (minimalnie 2), który posiada strukturę równoległą (równe czasy przechodzenia sygnałów w obrębie danego poziomu). Kryterium to nie zawsze jest zbieżne z wymaganiem minimalnej złożoności układowej

## Wybór liczby poziomów układu






#### **Układy 2-poziomowe**

Każdą funkcję logiczną można zrealizować w układzie 2-poziomowym:

- 1) OR AND lub równoważnie: Negative-OR NAND (forma sumacyjna),
- 2) AND OR lub równoważnie: Negative-AND NOR (forma iloczynowa).

W praktyce okazuje się, że bramki z inwersją są szybsze niż bramki bez inwersji.




#### Układy wielopoziomowe

Realizacja układów wielopoziomowych możliwa jest dzięki faktoryzacji form sumacyjnych. Niech dana jest forma:

F=ADF + AEF + BDF + BEF + CDF + CEF + G

Po faktoryzacji otrzymamy:




#### Analiza czasowa układów kombinacyjnych


Analiza czasowa układów wynika z konieczności wypełnienia założeń Kryterium 2 – Minimalnego opóźnienia propagacji sygnałów. Ujawnione przez nią chwilowe zmiany sygnału na wyjściach bramek mogą być objawem nieprawidłowego działania układu: powstawania hazardów i zakłóceń.

Opóźnienie bramki – czas potrzebny na to, aby zmiana sygnału wejściowego spowodowała zmianę sygnału wyjściowego.

Czas narastania i czas opadania sygnału są zwykle różne.



#### Analiza czasowa układów kombinacyjnych



Przełączanie bramek idealnych i nieidealnych.

#### Hazardy w układach kombinacyjnych

Hazardem nazywamy zakłócenie stanu logicznego na wyjściu układu podczas procesów przejściowych (przełączania wejść układu).

#### Źródła hazardów:


- różne drogi (czasy) propagacji sygnału wejściowego do wyjścia;
- jednoczesna zmiana co najmniej dwóch sygnałów wejściowych, propagujących się do wyjścia drogami o różnych opóźnieniach;
- niejednoczesna zmiana stanów sygnałów wejściowych, propagujących się do wyjścia drogami o jednakowych opóźnieniach.


#### Rodzaje hazardów:

- 1) Hazardy statyczne nieidealne własności przełączające,
- 2) Hazardy dynamiczne nieidealne własności transmisyjne.

#### Hazardy statyczne


Hazardem statycznym nazywamy krótkotrwałe zakłócenie prawidłowego stanu logicznego na wyjściu układu.







#### Hazardy dynamiczne


Hazardem dynamicznym nazywamy zakłócenie pracy układu, gdy po prawidłowej zmianie stanu na wyjściu wystąpi krótkotrwały powrót do stanu poprzedniego. Może wystąpić przy przesyłaniu jednego sygnału do wyjścia drogami o różnych opóźnieniach





## Hazardy dynamiczne






## Twierdzenie o eliminacji hazardów strukturalnych

Układ zrealizowany za pomocą wszystkich prostych implikantów (implicentów) nie zawiera statycznych hazardów strukturalnych.

#### Analiza występowania hazardów

- 1. Numerujemy wszystkie elementy logiczne zaczynając od wyjścia, a kończąc na wejściach postępując wszystkimi drogami sygnału.
- 2. Wykonujemy w tabelach Karnaugh poszczególnych wyjść bramek operacje logiczne zaczynając od elementów o numerach najwyższych i postępując w kierunku wyjścia układu.
- 3. W tabelach Karnaugh odpowiadających wyjściom kolejnych elementów logicznych zaznaczamy miejsca pojawienia się hazardu.
- 4. Z tabeli dla elementu wyjściowego wypisujemy rodzaje hazardu występujące w układzie i przy jakich przejściach one się ujawniają.
- 5. Do układu dołączamy gałęzie odpowiadające przejściom z hazardem.



Zgodnie z prawami de Morgana

$$(2)=\overline{(5)}+\overline{(4)}$$

= (2)					
C \ AB 00 01 11 10					
0	0	0	1	1	
1	1	1	1	1	

Na wyjściu bramki (2) nie ma żadnych hazardów.

$$(1)=\overline{(2)}+\overline{(3)}$$

$$(1) = \overline{(2)} + \overline{(3)}$$

(2)						
C \ AB 00 01 11 10						
0	1	1	0	0		
1	0	0	0	0		

+ (3)					
C \ AB	00	01	11	10	
0	0	0	1	0	
1	0	0	1	0	


= (1)					
C \ AB 00 01 11 10					
0	1	1	1	0	
1	0	0	1	0	

Na wyjściu elementu **(1)** wystąpi hazard statyczny przy przejściu z (010) na (110). Eli<u>m</u>inujemy go pokrywając dwie sąsiednie jedynki wspólnym implikantem **bc** i projektując układ jeszcze raz wg funkcji

$$F = \overline{ac} + ab + b\overline{c}$$

$$F = \overline{ac} + ab + b\overline{c}$$


Po wprowadzeniu poprawek układ prezentuje się następująco:



Hazard dynamiczny w układzie likwiduje się projektując układ bez hazardów statycznych.


### Wykorzystanie hazardów

#### Detektor narastającego zbocza sygnału



### Wykorzystanie hazardów

Detektor opadającego zbocza sygnału



#### Wykorzystanie hazardów

Detektor obu zboczy impulsu (podwajacz częstotliwości)

