

آزمایش پنجم معماری کامپیوتر

دانشکده مهندسی کامپیوتر، دانشگاه صنعتی شریف

سایه جارالهی، ۹۸۱۰۱۳۳۹ آرین احدی نیا، ۹۸۱۰۳۸۷۸ امیررضا سلیمانبیگی، ۹۸۱۰۹۸۳۷

استاد درس: جناب آقای دکتر سربازی آزاد دستیار آموزشی: سرکار خانم غیبی

فهرست عناوين

قدمه	٣
اژولهای آماده مورد استفاده	٣
۴۰۰۸: جمع کننده چهاربیتی با محاسبه بیت نقلی موازی	٣
۴۵۵۵: رمزگشا ۲ به ۴	٣
۷۴۱۵۱: تسهیمکننده ۸ به ۱ تک بیتی	٣
۷۴۱۹۸: شیفترجیستر هشت بیتی	٣
حوه انجام آزمایش	٣
ماژول صفر، یک و منفی یک	٣
ماژول وارونكننده	٤
تسهیمکننده هشت بیتی با عرض بیتی هشت	٤
مدار محاسبه كننده	٤
مدار ALU	٥
ماژول نهایی	٦
و و ح های مدل	٦

مقدمه

در این آزمایش به پیادهسازی یک واحد محاسبه و منطق میپردازیم. واحد محاسبه و منطق نوعا یک مدار ترکیبی است اما در این آزمایش ثباتهای واسط منتهی به این مدار ترکیبی را که برای دریافت ورودی و نوشتن خروجی استفاده میشوند و ثبات پرچمها را قرار میدهیم.

ما ژولهای آماده مورد استفاده

۴۰۰۸: جمع کننده چهاربیتی با محاسبه بیت نقلی موازی

دیتاشیت این ماژول در این لینک در دسترس است.

۴۵۵۵: رمزگشا۳۲ مه ۴

دیتاشیت این ماژول در این لینک در دسترس است.

۷۴۱۵۱: تسهیمکننده ٔ ۸ به ۱ تک بیتی

دیتاشیت این ماژول در این لینک در دسترس است.

۷۴۱۹۸: شیفت رجیستر هشت بیتی

دیتاشیت این ماژول در این لینک در دسترس است.

نحوه انجام آزمایش

ماژول صفر، یک و منفی یک

این سه ماژول همواره مقادیر ثابت صفر، یک و منفی یک به صورت هشت بیتی هستند. توجه کنید که مقدار منفی یک به صورت مکمل دوم $^{\text{T}}$ آن نمایش داده می شود.







شکل ۱ ماژولهای منفی یک، یک و صفر (به ترتیب از راست به چپ) که همواره مقدار ثابت هشت بیتی را برمیگردانند.

Arithmetic and Logic Unit

Flags Register ^r

Decoder *


Multiplexer [§]

Shift Register°

Two's Complement ¹

ماژول وارونكننده


این ماژول یک ورودی هشت بیتی به انضمام یک بیت کنترلی invert دریافت میکند. در صورتی که ورودی کنترلی فعال باشد، وارون ورودی و در غیر این صورت خود ورودی برگردانده می شود. برای پیاده سازی این مدار از دروازه XOR استفاده شده است. به تعبیری XOR را می توان دروازه NOT با ورودی کنترلی فعال/غیرفعال در نظر گرفت که اگر یکی از ورودی های آن فعال باشد خروجی آن وارون ورودی دیگر و در غیر این صورت خود ورودی دیگر خواهد بود. بنابرین با استفاده از هشت گیت XOR می توان عملیات وارونه سازی را پیاده سازی کرد.



شکل ۲ ماژول وارونکننده، این ماژول با استفاده از هشت دروازه XOR در صورت فعال بودن ورودی invert مکمل اول ورودی را برمی گرداند.

تسهیمکننده هشت بیتی با عرض بیتی هشت

این ماژول یک تسهیمکننده هشت بیتی با عرض بیتی هشت است. برای پیادهسازی این ماژول از هشت عدد تسهیمکننده یک بیتی ۷۴۱۵۱ استفاده کردهایم که تسهیمکننده iام آنها وظیفه تسهیم بیت iام را برعهده خواهد داشت. این تسهیمکننده به انضمام هشت خروجی هشت بیتی خود، سه ورودی انتخابی نیز دارد و در خروجی هشت بیت انتخاب شده را خروجی میدهد.



شکل ۳ تسهیم کننده هشت بیتی با عرض هشت، با استفاده از هشت تسهیمکننده یک بیتی تسهیم هشت بیت انجام می شود. ۲۵ الی ۲۳ ورودی های هشت بیتی مدار و ۵ خروجی هشت بیتی مدار است. ورودی سه بیتی ۶ نقش ورودی انتخابی را بر عهده دارد.

مدار محاسبهكننده


با استفاده از مدار وارونکننده که پیشتر طراحی کردیم، مدار محاسبه کننده را می سازیم. این مدار یک ورودی کنترلی دارد که نشان دهنده جمع یا تفریق بودن عملیات است. جمع و تفریق به وسیله دو جمع کننده ۴۰۰۸ که به صورت آبشاری به

هم متصل شدهاند پیادهسازی شده است. در صورتی که عملیات تفریق باشد، با استفاده از ماژول Invertor مکمل اول آن محاسبه می شود و آن را به مدار جمع کننده می دهیم. در این حالت ورودی نقلی جمع کننده را برابر یک می دهیم و به این صورت عدد دوم را مکمل دوم می کنیم. در صورتی که عملیات جمع باشد، با ورودی دوم بدون تغییر و با ورودی نقلی صفر جمع را انجام می دهیم.

همچنین در این بخش پرچمهای carry sign rzero و worflow را محاسبه میکنیم. پرچم voerflow و carry sign برچم برچم برچم و محاسبه میکنیم. پرچم NOR قابل محاسبه می فعال می شود که همه هشت بیت برابر با صفر باشند فعال می شود. این پرچم با استفاده از یک گیت NOR قابل محاسبه است. پرچم carry نیز به سادگی از خروجی جمعکننده بدست می آید. پرچم sign نیز برابر بیت پرارزش خروجی خواهد بود. برای محاسبه پرچم overflow نیز می دانیم که در صورتی که دو عدد هم علامت باشند، علامت نهایی باید برابر علامت اعداد باشد، در صورتی که دو عدد غیرهم علامت باشند، قطعا سرریز اتفاق نمی افتد. بنابرین با استفاده از رابطه زیر که با یک مدار ترکیبی قابل پیاده سازی است، می توانیم وقوع یا عدم وقوع سرریز را بررسی کنیم. فرض بفرمایید a0 و رودی های a1 بیتی مدار هستند و a2 برابر حاصل جمع این دو است.

 $overflow = and(xnor(a_{n-1}, b_{n-1}), xor(a_{n-1}, s_{n-1}))$

بنابرین در نهایت مدار به صورت زیر پیادهسازی میشود.




شکل ٤ مدار ترکیبی ALU با قابلیت محاسبه پرچمهای overflow، sign، zero و carry

مدار ALU

در نهایت با سرهم بندی ماژولهای فوق، ماژول نهایی ALU بدست می آید. با استفاده از تسهیم کننده هشت بیتی هشت به یک با توجه به سه بیت آخر کد دستور ورودی دوم محاسبه کننده را انتخاب می کنیم. همچنین بیت اول کد دستور را که مشخص کننده مقصد است که مشخص کننده محاسبه کننده می دوم و سوم کد دستور را که مشخص کننده مقصد است را به یک رمزگشا می دهیم. ورودی Load ثبات مقصد با خروجی این رمزگشا فعال می شود. خروجی مدار محاسبه کننده نیز به

Opcode ^v


هر چهار ثبات متصل شده که در صورتی که ورودی Load آنها فعال شود، حاصل محاسبه در آنها ریخته شود. با استفاده از یک رجیستر ۸ بیتی استفاده شده است چراکه ممکن است در آینده پرچمهای دیگری نیز اضافه شوند. همچنین ورودی reset نیز به صورت ناهمگام مدار را به حالت اولیه بازنشانی میکند.



شکل ۵ ALU به همراه ثباتهای مورد نظر، این ALU با دریافت OPCODE محاسبه را انجام داده و نتایج را در ثباتهای خود بازنویسی میکند. پرچمهای محاسبات زیر در رجیستر FLAGS ثبت می شود.

ماژول نهایی

در نهایت مدار را برای استفاده در بخشهای دیگر لفافبندی میکنیم تا به شکل زیر در آید. توجه بفرمایید که به منظور ساده تر شدن فرآیند تست کلاک به صورت ورودی تعریف شده است.




شکل 7 مدار لفاف بندی شده به همراه کنترل ورودی و خروجی


خروجیهای مدار

حال با یک دنباله از عملیاتهای مختلف مدار را مورد آزمون قرار میدهیم.


Wrapping^




شکل ۷ عملیات: جمع، ثبات مقصد: ثبات صفرم، ثبات مبدا: مقدار ثابت یک. پس از شش کلاک مقدار شش در ثبات صفرم ذخیره میگردد.




شکل ۸ عملیات: جمع، ثبات مقصد: ثبات یکم، ثبات مبدا: مقدار ثابت صفر. پس از یک کلاک مقدار ثبات صفرم در مقدار ثبات اول قرار میگیرد.




شکل ۹ عملیات: تفریق، ثبات مقصد، ثبات صفرم، ثبات مبدا: ثبات صفرم. حاصل تفریق ثبات صفرم از ثبات صفرم برابر صفر است. بنابرین پس از یک کلاک پرچم zero فعال میگردد. همچنین از آنجایی که این تفریق به صورت مکمل دوم انجام می شود، پرچم carry نیز فعال می شود. مقدار صفر در ثبات صفرم قرار می گیرد.




شکل ۱۰ عملیات: جمع، ثبات مقصد: ثبات صفرم، ثبات مبدا: مقدار ثابت منفی یک. پس از یک کلاک مقدار منفی یک در ثبات صفرم قرار میگیرد. پرچم علامت نیز به دلیل منفی بودن حاصل محاسبات فعال میگردد.




شکل ۱۱ عملیات: جمع، ثبات مقصد: ثبات صفرم، ثبات مبدا: مقدار ثابت منفی یک. پس از دو کلاک دیگر مقدار 3- در ثبات صفرم قرار میگیرد.




شکل ۱۲ عملیات: جمع، ثبات مقصد: ثبات دوم، ثبات مبدا: ثبات اول. حاصل حمع شش و منفی سه برابر سه می شود که در ثبات دوم قرار گرفته است. همچنین پرچم carry نیز مطابق انتظار فعال شده است.




شکل ۱۳ عملیات: جمع، ثبات مقصد: ثبات صفرم، ثبات مبدا: مقدار ثابت یک. پس از چهار کلاک و واحد به واحد اضافه شدن ثبات صفرم، مقدار یک در آن قرار میگیرد.



شکل ۱۶ عملیات: جمع، ثبات مقصد: ثبات صفرم، ثبات مبدا: ثبات صفرم. به این صورت در هر مرحله مقدار ذخیره شده در ثبات صفرم دو برابر می شود. پس از شش کلاک مقدار ۶۴ در ثبات صفرم قرار می گیرد.



شکل ۱۵ با یک بار دیگر تکرار عملیات مرحله قبل سرریز رخ می دهد و پرچم overflow فعال می شود. توجه بفرمایید که حداکثر مقدار در نمایش مکمل دوم در ۸ بیت برابر ۱۲۷ است و مقدار ۱۲۸ باعث سرریز می شود.



شکل ۱۲ با غیر فعال شدن reset مدار به حالت اولیه بازنشانی می شود. توجه بفرمایید که ورودی reset، فعال پایین یا همان active Low است.