

Documentatie proiect – implementare MIPS 32, ciclu unic

1. Descriere generala

Proiectul consta in implementarea unui procesor MIPS simplificat utilizand limbajul VHDL, testat si sintetizat pe placa de dezvoltare Basys3. Proiectul urmeaza modelul arhitecturii clasice MIPS pe 5 etape: IF (Instruction Fetch), ID (Instruction Decode), EX (Execute), MEM (Memory Access) si WB (Write Back).

2. Componente functionale

Implementarea este structurata modular, utilizand urmatoarele fisiere:

2.1 Ifetch.vhd – Instruction Fetch

ROL: aduce instructiunea curenta din memoria de instructiuni

Elemente:

- Registru PC (Program Counter) care se incrementeaza cu 4 la fiecare ciclu de ceas
- Memorie ROM ce contine instructiunile programului

Ofera ca iesire instructiunea catre etapa de decodificare si noua valoare a PC-ului.

2.2 ID.vhd – Instruction Decode

ROL: decodifica instructiunea, extrage campurile importante (OpCode, registre, valori imediate)

Primește instructiunea de 32 de biti de la IF si semnalele de control de la UC si trimite catre EX operanzii si semnalele relevante.

2.3 RegFile.vhd – Register File

- Contine 32 de registre de cate 32 de biti
- Suporta citirea a doua registre si scrierea intr-unul singur in acelasi ciclu de ceas

2.4 UC.vhd – Unit of Control

ROL: genereaza semnale de control in functie de opcode-ul instructiunii

Converteste instructiunea in semnale precum: RegWrite, ALUSrc, MemRead, Branch etc. Astfel permite selectarea si coordonarea fluxului de date

2.5 MUX.vhd – Multiplexor

Un multiplexor parametrizat pentru a putea fi folosit oriunde este nevoie a alege între mai multe surse de date.

Exemple:

- Selectarea între valoarea imediată și registru pentru ALU
- Selectarea între valoarea din memorie și rezultatul ALU pentru scrierea în registru

2.6 EX.vhd – Execute

- Contine ALU care execută operații aritmetice și logice
- Primește datele de la ID și controlează semnalul Zero pentru instrucțiunea de tip branch
- Efectuează și calculul adresei de memorie pentru lw/sw

2.7 MEM.vhd – Memory Access

Simulează o memorie RAM pentru date.

Permite:

- Citirea: pentru lw, datele sunt trimise către WB
- Scrierea: pentru sw, datele din registru sunt stocate în memorie

2.8 MPG.vhd – Debounce pentru butoane (Multiple Pulse Generator)

ROL: elimină efectul de bouncing la apăsarea butoanelor fizice de pe placă. De asemenea este folosit pentru a înregistra tranziții clare de la utilizator (ex: trecerea la următoarea instrucțiune)

2.9 View_instructions_on_basys.vhd – Afisare instrucțiuni

Converteste instrucțiunea MIPS într-un format afisabil pe cele 4 afișoare cu 7 segmente.

Utilizează un switch pentru a selecta partea inferioară (biti 15 – 0) sau superioară (biti 31 – 16) ai instrucțiunii, astfel întregul cuvânt de 32 de biti să poată fi vizualizat în două părți.

Ușurează depanarea și monitorizarea instrucțiunilor direct pe placă.

2.10 Test_env.vhd – Mediu de test

Integrează toate componentele de mai sus într-o schemă de ansamblu și permite simularea și verificarea funcționării corecte a instrucțiunilor.

3. Probleme intampinate


- **Limitarea afisajului:** Basys3 dispune de 4 afisoare cu 7 segmente ceea ce a impus implementarea unui mecanism de comutare pentru vizualizarea completa a instructiunii
- **Sincronizare cu ceasul:** a fost necesar un modul de debounce pentru butoane (MPG.vhd) deoarece semnalele de intrare generate manual pot provoca glitch-uri
- **Decodificarea instructiunilor:** Unele erori initiale in semnalele de control au dus la comportamente neasteptate, rezolvate prin debug
- **Scrierea incorecta in registre:** Semnalul RegWrite nu era activat corect sau adresa de scriere nu era valida. Am testat fiecare instructiune R-type si am verificat ca semnalele de adresare, date si control erau corect propagate.

4. Semnale de control

Unitatea de control este responsabila pentru generarea semnalelor care ghideaza executia fiecărei instructiuni. Aceste semnale influenteaza selectarea datelor, activarea scrierilor si citirilor in registre/memorie si determinarea salturilor conditionate.

SEMNAL	DESCRIERE
RegWrite	Activeaza scrierea in registrul destinatie in etapa WB
MemRead	Permite citirea din memoria de date (util pentru instructiunea lw)
MemWrite	Permite scrierea in memoria de date (util pentru instructiunea sw)
MemtoReg	Selecteaza daca valoarea scrisa in registru vine din memorie sau din ALU
ALUSrc	Alege intre operandul 2 din registru si o valoare imediata pentru ALU
ALUOp	Codifica tipul de operatie aritmetica/logica
Branch	Activeaza logica de salt conditionat
Jump	Activeaza saltul neconditionat
Br_ne	Semnal specific pentru branch daca nu sunt egale. Se activeaza daca operand1 != operand2

5. RTL schematic generat in vivado



6. Descriere instructiuni

Tip operatie	Nume operatie	Sintaxa in asamblare	Descrierea RTL	Cod masina	exemplu
R	ADD addition	add \$d, \$s, \$t	$\$d \leftarrow \$s + \$t; PC \leftarrow PC + 4$	000000 000000 ttttt dddddd 000000	add \$2, \$1, \$3
	SUB subtraction	sub \$d, \$s, \$t	$\$d \leftarrow \$s - \$t; PC \leftarrow PC + 4;$	000000 000000 ttttt dddddd 000000	sub \$3, \$5, \$4
	SLL shift left logical	sll \$d, \$t, h	$\$d \leftarrow \$t \ll h; PC \leftarrow PC + 4;$	000000 000000 ttttt dddddd hhhhhh 000000	sll \$4, \$16, 2
	SRL shift right logical	srl \$d, \$t, h	$\$d \leftarrow \$t \gg h; PC \leftarrow PC + 4;$	000000 000000 ttttt dddddd hhhhhh 000000	srl \$2, \$3, \$4
	AND	and \$d, \$s, \$t	$\$d \leftarrow \$s \& \$t; PC \leftarrow PC + 4;$	000000 000000 ttttt dddddd 000000 100100	and \$3, \$5, \$3
	OR	or \$d, \$s, \$t	$\$d \leftarrow \$s \$t; PC \leftarrow PC + 4;$	000000 000000 ttttt dddddd 000000 100100	or \$2, \$3, \$4
	XOR	xor \$d, \$s, \$t	$\$d \leftarrow \$s \wedge \$t; PC \leftarrow PC + 4;$	000000 000000 ttttt dddddd 000000 100110	xor \$3, \$2, \$2
	SRA shift right arithmetic	sra \$d, \$t, h	$\$d \leftarrow \$t \ggg h; PC \leftarrow PC + 4;$	000000 000000 ttttt dddddd hhhhhh 000000	sra \$2, \$5, \$3
	ADDI add immediate	addi \$t, \$s, imm	$\$t \leftarrow \$s + SE(imm); PC \leftarrow PC + 4;$	001000 000000 ttttt dddddd 000000	addi \$2, \$3, \$5
	LW load word	lw \$t, offset(\$s)	$\$t \leftarrow MEM[\$s + SE(offset)]; PC \leftarrow PC + 4;$	100011 000000 ttttt dddddd 000000	lw \$2, 5(\$5)
I	SW store word	sw \$t, offset(\$s)	$MEM[\$s + SE(offset)] \leftarrow \$t; PC \leftarrow PC + 4;$	101011 000000 ttttt dddddd 000000	sw \$3, 5(\$6)
	BEQ branch on equal	beq \$s, \$t, offset	$\text{if } \$s = \$t \text{ then } PC \leftarrow PC + SE(offset); \text{ else } PC \leftarrow PC + 4;$	000100 000000 ttttt dddddd 000000	beq \$2, \$2, 3
	ORI or immediate	ori \$t, \$s, imm	$\$t \leftarrow \$s SE(imm); PC \leftarrow PC + 4;$	001011 000000 ttttt dddddd 000000	ori \$2, \$3, 4
	BNE branch on not equal	bne \$s, \$t, offset	$\text{if } \$s \neq \$t \text{ then } PC \leftarrow PC + SE(offset); \text{ else } PC \leftarrow PC + 4;$	000101 000000 ttttt dddddd 000000	bne \$3, \$4, 2
J	jump	j addr	$PC \leftarrow PC + 4; 31:28 J(addr << 2)$	000010 000000 ttttt dddddd 000000	j 5

SRA – Shift Right Arithmetic: realizeaza o deplasare aritmetica la dreapta, pastrand semnul

XOR – Exclusive OR: realizeaza XOR bit cu bit intre doua registre

ORI – OR Immediate: realizeaza un OR logic intre un registru si o valoare imediata zero-extinsa

BNE – Branch on Not Equal: sare la o eticheta daca doua registre NU sunt egale

7. Viitoare imbunatatiri

- Implementarea hazardelor și forwarding pentru execuție mai eficientă în pipeline.
- Adăugarea unor instrucțiuni suplimentare (and, or, slt, bne etc.).
- Extinderea memoriei pentru programe mai complexe.