ΗΜΥ 314 – Εργαστήριο Αρχιτεκτονικής Υπολογιστών

Εργαστήρια 3 & 4

Pipelined MIPS Μικροεπεξεργαστής MIPS: Υλοποίηση με Διασωλήνωση/Διοχέτευση

Μαρία Κ. Μιχαήλ Αναπληρώτρια Καθηγήτρια ΗΜΜΥ

 Η περιγραφή των εργαστηριακών ασκήσεων γίνεται στο ακόλουθο PDF αρχείο, που είναι αναρτημένο στο Blackboard:

ECE314.Fall.2025.Lab.Exercises.3.and.4.pdf

Αφού μελετήσετε ενδελεχώς το πιο πάνω αρχείο, προχωρήστε στα επόμενα slides...


Supported MIPS32 Instructions


25 supported instructions

Singe-cycle implementation does NOT support: jal jr lui

Pipelined implementation does NOT support:
j jal jr lui

Add	add
Add Immediate	addi
Add Imm. Unsigned	addiu
Add Unsigned	addu
And	and
And Immediate	andi
Branch On Equal	beq
Branch On Not Equal	bne
Jump	j
Jump And Link	jal
Jump Register	jr
Load Upper Imm.	lui
Load Word	lw
Nor	nor
Or	or
Or Immediate	ori
Set Less Than	slt
Set Less Than Imm.	slti
Set Less Than Imm.	sltiu
Unsigned	
Set Less Than Unsig.	sltu
Shift Left Logical	sll
Shift Right Logical	srl
Similar ragina Logical	311
Store Word	SW





Επανάληψη σχετικής ύλης από ΗΜΥ 212

Σχεδιασμός επεξεργαστή MIPS με υλοποίηση Διασωλήνωσης


Επανάληψη σχετικής ύλης από ΗΜΥ 212

Ύλη που αφορά την Εργαστηριακή Άσκηση 3

Υλοποίηση Διασωλήνωσης χωρίς Μονάδες Ανίχνευσης Κινδύνων και Προώθησης

Διασωλήνωση [ή Διοχέτευση] (Pipelining)

Διασωληνώση: επικαλυπτόμενη εκτέλεση πολλαπλών εντολών σε έναν κύκλο του ρολογιού, όπως σε μια γραμμή συναρμολόγησης



ΗΜΥ 314 – Εργαστήριο Αρχιτεκτονικής Υπολογιστών, Εργαστήρια 3 και 4 Μαρία Μιχαήλ

8

+ (Αρ. φορτίων – 1) χ χρόνο σταδίου =

 $2 + 3x0.5 = 3.5 \text{ } \omega \text{pec}$

Διασωλήνωση (συν.)

- Μια εργασία (εντολή) χωρίζεται σε βήματα, τα οποία ονομάζονται στάδια της διασωλήνωσης
- Το κάθε στάδιο απαιτεί τον ίδιο χρόνο εκτέλεσης
- Τα διάφορα στάδια μπορούν να διασωληνωθούν εάν τα στάδια που εκτελούνται ταυτόχρονα δεν χρειάζονται τις ίδιες λειτουργικές μονάδες του μικροεπεξεργαστή
- Η χρήση διασωλήνωσης βελτιώνει την ικανότητα διεκπεραίωσης (throughput), όχι τον χρόνο εκτέλεσης για μια εργασία
- Όταν εκτελείται ένας μεγάλος αριθμός εργασιών, δημιουργείται
 επιτάχυνση (speedup) λόγω της διασωλήνωσης (η επιτάχυνση δεν μπορεί να είναι μεγαλύτερη από τα στάδια της διασωλήνωσης)
- Για το προηγούμενο παράδειγμα,
 speedup = (4x2) / (2+3x0.5) = 2.29
 Θεωρήστε ένα φορτίο με 100 εργασίες,
 speedup = (100x2) / (2+99x0.5) = 3.88


Διασωλήνωση για τον MIPS

- Ισχύουν οι ίδιοι γενικοί κανόνες. Υπάρχουν 5 βασικά βήματα:
 - 1. Προσκόμιση Εντολής από Μνήμη (*Instruction Fetch*)
 - 2. Ανάγνωση Καταχωρητών και Αποκωδικοποίηση Εντολής (*Reg*)
 - 3. Εκτέλεση Αριθμητικής Εντολής ή Υπολογισμός Διεύθυνσης (ΑLU)
 - 4. Προσπέλαση Μνήμης για Δεδομένα (*Data access*)
 - 5. Ενημέρωση Καταχωρητή Γραφής (*Reg*)
- Επομένως, **η διασωλήνωση έχει 5 στάδια**
- Δεδομένου ενός μεγάλου φορτίου εργασίας (workload) ο επεξεργαστής με διασωλήνωση θα είναι περίπου 5 φορές γρηγορότερος από αυτόν χωρίς διασωλήνωση


Κίνδυνοι Διασωλήνωσης

- Υπάρχουν 3 κατηγορίες κινδύνων:
 - Δομικοί (Structural): μια εντολή δεν μπορεί να εκτελεστεί στον προγραμματιζόμενο κύκλο διότι ο επεξεργαστής δεν υποστηρίζει το συνδυασμό των εντολών που πρέπει να εκτελεστούν στον ίδιο κύκλο (Τι θα συμβεί αν ο MIPS ενός κύκλου έχει μόνο 1 μονάδα μνήμης αντί για 2;).
 - Εύκολη η λύση για τον MIPS... [Two memories, see later]
 - Δεδομένων (Data): μια εντολή δεν μπορεί να εκτελεστεί στον προγραμματιζόμενο κύκλο διότι τα απαιτούμενα δεδομένα δεν είναι ακόμη διαθέσιμα
 - Ελέγχου (Control): μια εντολή δεν μπορεί να εκτελεστεί στον προγραμματιζόμενο κύκλο διότι η εντολή που προσκομίστηκε και μπήκε στο σωλήνα δεν είναι αυτή που θα έπρεπε να είχε προσκομιστεί (δηλ., η ροή των εντολών δεν είναι αυτή που αναμένεται)

Βασική Ιδέα Υλοποίησης Διασωλήνωσης




Πόσες εντολές μπορούν να εκτελούνται ταυτόχρονα;



Σκίαση δεξιά □ Ανάγνωση Σκίαση αριστερά □ Γραφή


Βασική Ιδέα Υλοποίησης Διασωλήνωσης (συν.)



• Τι πρέπει να προσθέσουμε για να διασπάσουμε το διάδρομο δεδομένων σε στάδια;

Διαχωρισμός του Διαδρόμου Δεδομένων σε Στάδια

 Εισαγωγή καινούριων καταχωρητών (δεν είναι προσβάσιμοι από τον προγραμματιστή) για να κρατούν τα δεδομένα, έτσι ώστε τα κομμάτια του διαδρόμου δεδομένων να μπορούν να διαχωριστούν κατά τη διάρκεια της εκτέλεσης των εντολών



Καινούριοι καταχωρητές


Παράδειγμα εντολής Load (1w)


1 Προσκόμιση Εντολής:

Ανάγνωση εντολής από μνήμη με τη διεύθυνση του PC και αποθήκευσή της στον καταχωρητή IF/ID. Αύξηση του PC κατά 4 και αποθήκευση στον PC και στον IF/ID (για beq)

2. Αποκωδικοποίηση Εντολής και ανάγνωση αρχείου καταχωρητών (ΑΚ):

Ανάγνωση του ΑΚ με τα κατάλληλα πεδία εντολής από τον IF/ID για Read register 1/2 και αποθήκευση του στον ID/EX. Sign-extend και αποθήκευση του offset στον ID/EX, μαζί με το PC+4






Παράδειγμα εντολής Load (1w) (συν.)


3. Υπολογισμός διεύθυνσης:

διεύθυνσης: Η ALU παίρνει τις απαραίτητες τιμές από τον ID/EX (Read register 1 και 32-bit sign-extended offset) και αποθηκεύει το αποτέλεσμα στον ΕΧ/ΜΕΜ



4. Προσπέλαση Μνήμης:


Ανάγνωση από την μνήμη με την διεύθυνση που είναι το αποτέλεσμα που υπολογίστηκε από την ALU στο προηγούμενο στάδιο, και αποθήκευση των δεδομένων στον MEM/WB



Παράδειγμα εντολής Load (1w) (συν.)

5. Γραφή στο ΑΚ:

Τα δεδομένα από την μνήμη που αποθηκεύτηκαν στον ΜΕΜ/WB στο προηγούμενο στάδιο γράφονται στο ΑΚ



Σκίαση δεξιά→ Ανάγνωση Σκίαση αριστερά → Γραφή

1η Βασική Ιδέα

Κάθε φορά που προχωρεί μια εντολή από ένα στάδιο του σωλήνα στο επόμενο, αποθηκεύεται στον αντίστοιχο εσωτερικό καταχωρητή <u>οποιαδήποτε</u> πληροφορία μπορεί να χρειαστεί από <u>οποιοδήποτε</u> μεταγενέστερο στάδιο

Παράδειγμα εντολής Store (sw)

Στάδια 1, 2 \rightarrow ίδια με 1w


1. Προσκόμιση Εντολής:

Ανάγνωση εντολής από μνήμη με τη διεύθυνση του PC και αποθήκευσή της στον καταχωρητή IF/ID. Αύξηση του PC κατά 4 και απόθήκευση στον PC και στον IF/ID (για beg)

2. Αποκωδικοποίηση Εντολής και ανάγνωση αρχείου

καταχωρητών (ΑΚ):

Ανάγνωση του ΑΚ με τα κατάλληλα πεδία εντολής από τον IF/ID για Read register 1/2 και αποθήκευση του στον ID/EX. Sign-extend και αποθήκευση του offset στον ΙD/ΕΧ, μαζί με το PC+4



ΗΜΥ 314 - Εργαστήριο Αρχιτεκτονικής Υπολογιστών, Εργαστήρια 3 και 4 Μαρία Μιχαήλ

Παράδειγμα εντολής Store (sw) (συν.)

3. Υπολογισμός διεύθυνσης:


Η ALU παίρνει τις απαραίτητες τιμές από τον ID/EX (Read register 1 και 32-bit signextended offset) και αποθηκεύει το αποτέλεσμα στον FX/MFM

Η τιμή του Read register 2 μεταφέρεται από τον ID/EX στον ΕΧ/ΜΕΜ

4. Προσπέλαση Μνήμης:

Πρόσβαση στη μνήμη με την διεύθυνση που είναι το αποτέλεσμα που υπολογίστηκε από την ΑLU στο προηγούμενο στάδιο και αποθήκευση δεδομένων


Που θα βρούμε τα δεδομένα που θα αποθηκευτούν στη μνήμη; [EX/MEM]



Παράδειγμα εντολής Store (sw) (συν.)

5. Γραφή στο ΑΚ

Καμία απαραίτητη ενέργεια (παρόλα αυτά η εκτέλεση του είναι απαραίτητη!)




2η Βασική Ιδέα


Κάθε λογικό στοιχείο (λειτουργική μονάδα) στον διάδρομο δεδομένων (Μνήμες Εντολών και Δεδομένων, ΑLU, θήρες ανάγνωσης ΑΚ και θήρες γραφής ΑΚ) μπορούν να χρησιμοποιηθούν μόνο σε ένα στάδιο της διασωλήνωσης. Διαφορετικά, μπορεί να δημιουργηθούν δομικοί κίνδυνοι.

Πρόβλημα

- Μπορείτε να διακρίνεται κάποιο πρόβλημα, ακόμα και στην απουσία εξαρτώμενων δεδομένων;
- Ποιά εντολή μπορεί να δημιουργήσει το πρόβλημα;




WB for Load






Διόρθωση Διαδρόμου Δεδομένων



Για την εντολή **Ιw**, πρέπει ο **αριθμός** του καταχωρητή γραφής να μεταφέρεται μέσω των καινούριων καταχωρητών στο τελευταίο στάδιο της εντολής (5°)

Μονάδα Ελέγχου με Διασωλήνωση

- Πρώτα εξετάζουμε την απλή, «ιδανική», κατάσταση...
- Ξεχωρίζουμε τα σήματα ελέγχου στο διάδρομο δεδομένων (τα ίδια με αυτά της υλοποίησης χωρίς διασωλήνωση)
- PC, IF/ID, ID/EX, EX/MEM, MEM/WB πρέπει να μπορούν να ενημερωθούν σε κάθε κύκλο (στάδιο διασωλήνωσης), έτσι δεν χρειάζονται σήματα ελέγχου για




Μονάδα Ελέγχου με Διασωλήνωση (συν.)

- Υπάρχουν 5 στάδια. Τι πρέπει να ελεγθεί σε κάθε στάδιο (βλέπε προηγούμενο slide);
 - Προσκόμιση Εντολής και Αύξηση PC (PCSrc)
 - Αποκωδικοποίηση Εντολής / Ανάγνωση Καταχωρητών
 - Εκτέλεση (ALUOp, ALUSrc, Zero, RegDst) [3 signals, 4 signal bits]
 - Στάδιο Μνήμης (Branch, MemRead, MemWrite) [3 signal bits]
 - Γραφή στο AK (MemtoReg, RegWrite) [2 signal bits]
- Πώς θα χειριζόμασταν το θέμα του ελέγχου σε ένα εργοστάσιο κατασκευής αυτοκινήτων;
 - Με ένα πολυδάπανο κέντρο ελέγχου που θα λέει στον καθένα τι πρέπει να κάνει και πότε;
 - Η ένα αυτοματοποιημένο σύστημα που επιτρέπει στο κάθε αυτοκίνητο να «κουβαλάει» μαζί του τα σήματα ελέγχου;

Μονάδα Ελέγχου με Διασωλήνωση (συν.)


	Σήματα Ελέγχου για Εκτέλεση/Υπολογισμό Διέυθυνσης (Στάδιο 3)			Σήματα Ελέγχου για Προσπέλαση Μνήμης (Στάδιο 4)			Σήματα Ελέγχου για Ενημερωση ΑΚ (Στάδιο 5)		
Κατηγορία	Reg	ALU	ALU	ALU		Mem	Mem	Reg	Mem to
Εντολής	Dst	Op1	Op0	Src	Branch	Read	Write	write	Reg
R-format	1	1	0	0	0	0	0	1	0
lw	0	0	0	1	0	1	0	1	1
SW	Χ	0	0	1	0	0	1	0	Χ
beq	Χ	0	1	0	1	0	0	0	Х

 Τα σήματα ελέγχου μεταφέρονται από στάδιο σε στάδιο, όπως τα υπόλοιπα απαραίτητα δεδομένα




These are the same 9 control signal bits we saw in the Single-Cycle Implementation! The only control signal missing is the "Jump" signal.


Διάδρομος Δεδομένων με Μονάδα Ελέγχου



Γρηγορότερη απόφαση διακλαδώσεως



Σύνοψη: Εργαστηριακές Ασκήσεις 3 και 4



Επανάληψη σχετικής ύλης από ΗΜΥ 212

Ύλη που αφορά την Εργαστηριακή Άσκηση 4

Προσθήκη Μονάδων **Ανίχνευσης Κινδύνων** και **Προώθησης** στην υλοποίηση **Διασωλήνωσης**

Data Hazards in ALU Instructions

Consider this sequence:


```
sub $2, $1,$3
and $12,$2,$5
or $13,$6,$2
add $14,$2,$2
sw $15,100($2)
```

- We can resolve hazards with forwarding
 - How do we detect when to forward?



Εξάρτηση (Dependency) – Κίνδυνοι Δεδομένων

- Μπορεί να δημιουργηθεί πρόβλημα όταν μια εντολή ξεκινήσει να εκτελείται πριν την ολοκλήρωση κάποιας άλλης
 - Οι εξαρτήσεις που «προχωρούν πίσω στο χρόνο» είναι βασικά κίνδυνοι δεδομένων
 - Οι 4 τελευταίες εντολές εξαρτώνται από το αποτέλεσμα του καταχωρητή \$2 από την 1ⁿ εντολή
 - Θεωρήστε ότι ο \$2 είχε την τιμή 10 πριν την εντολή sub και -20 μετά την sub
 - Η εξάρτηση μεταξύ των sub και add μπορεί να αφαιρεθεί αν το ΑΚ σχεδιαστεί ώστε να επιτρέπει ανάγνωση και γραφή σε 1 κύκλο



Λύση βάση Λογισμικού (Software Solution)

- Ο μεταγλωττιστής αποτρέπει τη δημιουργία κινδύνων
- Πού εισάγουμε "nop" (μια εντολή που δεν κάνει καμία πράξη που να αλλάζει την κατάσταση του επεξεργαστή);

```
sub $2, $1, $3
and $12, $2, $5
or $13, $6, $2
add $14, $2, $2
sw $15, 100($2)
```


NOP in MIPS:

sl1 \$0,\$0,0

(All 32 bits of this instruction are 0)


Λύση βάση Λογισμικού (Software Solution)


- Ο μεταγλωττιστής αποτρέπει τη δημιουργία κινδύνων
- Πού εισάγουμε "nop" (μια εντολή που δεν κάνει καμία πράξη που να αλλάζει την κατάσταση του επεξεργαστή);



Πρόβλημα: Αυξάνει τον χρόνο εκτέλεσης κατά 2 κύκλους!

Dependencies & Forwarding









Προώθηση (Forwarding)


- Χρήση προσωρινών αποτελεσμάτων, χωρίς να περιμένει ο επεξεργαστής να γραφτούν στο αρχείο καταχωρητών (ΑΚ):
 - Προώθηση στην ALU (ALU forwarding)
 - Προώθηση στο ΑΚ για χειρισμό read/write στον ίδιο καταχωρητή (Register File forwarding)






Υλοποίηση Προώθησης

- Pipeline_Register.Instruction_Register υποδηλώνει την τιμή ενός καταχωρητή που ορίζεται σε μια εντολή (rs, rt, ή rd) και που είναι αποθηκευμένη σε έναν από τους καινούριους καταχωρητές (IF/ID, ID/EX, EX/MEM, MEM/WB). Π.χ.,
 - EX/MEM.RegisterRd (= rd στον EX/MEM)
 - ID/EX.RegisterRs (= rs στον ID/EX)
 - ID/EX.RegisterRt (= rt στον ID/EX)



- Για την υλοποίηση προώθησης στην ALU:
 - 1. EX/MEM.RegisterRd = ID/EX.RegisterRs / Rt υποδηλώνει έναν κίνδυνο δεδομένων στο στάδιο ΕΧ, όπου ο *σωστός* 1^{ος}/2^{ος} τελεστής της ALU βρίσκεται στον EX/MEM.RegisterRd, και όχι στον ID/EX.RegisterRs / Rt
 - 2. MEM/WB.RegisterRd = ID/EX.RegisterRs / Rt υποδηλώνει έναν κίνδυνο δεδομένων στο στάδιο MEM, όπου ο **σωστός** 1ος/2ος τελεστής βρίσκεται στον MEM/WB.RegisterRd, και όχι στον ID/EX.RegisterRs / Rt

Looking Ahead: Datapath with Forwarding





- Είναι πάντα απαραίτητη η προώθηση;
 - Χρειάζεται μόνο όταν το σήμα RegWrite είναι ενεργοποιημένο. Γιατί; [Some instructions do NOT write to registers]
 - Επίσης, για τον MIPS, όταν ένας από τους τελεστές είναι ο καταχωρητής \$0 η αντίστοιχη τιμή που χρησιμοποιείται είναι πάντα το μηδέν (δεν είναι ανάγκη να προωθηθεί ο \$0) [If Rd of forwarding instruction is register \$0, no need to forward]
- Οι είσοδοι της ALU πρέπει να έρθουν από πολυπλέκτες οι οποίοι επιλέγουν να προωθήσουν όταν είναι απαραίτητο
- Συνθήκη Ανίχνευσης Κινδύνων στο στάδιο ΕΧ και σήματα ελέγχου που πρέπει να ενεργοποιηθούν:


Ανίχνευση Κινδύνων ΕΧ και Προώθηση


```
if (EX/MEM.RegisterRd != 0)
and (EX/MEM.RegisterRd == ID/EX.RegisterRs)) ForwardA = 10
if (EX/MEM.RegWrite)
and (EX/MEM.RegisterRd != 0)
and (EX/MEM.RegisterRd == ID/EX.RegisterRt)) ForwardB = 10
```

Συνθήκη Ανίχνευσης Κινδύνων στο στάδιο ΜΕΜ και σήματα ελέγχου που πρέπει να ενεργοποιηθούν:


Ανίχνευση Κινδύνων ΜΕΜ και Προώθηση


```
if (MEM/WB.RegWrite)
and (MEM/WB.RegisterRd != 0)
and (MEM/WB.RegisterRd == ID/EX.RegisterRs)) ForwardA = 01
if (MEM/WB.RegWrite)
and (MEM/WB.RegisterRd != 0)
and (MEM/WB.RegisterRd == ID/EX.RegisterRt)) ForwardB = 01
```





Forwarding Paths







 Τι θα συμβεί αν έχουμε την πιο κάτω ακολουθία εντολών;

```
add $s1, $s1, $s2
add $s1, $s1, $s3
add $s1, $s1, $s4 # $s1=$s1+$s2+$s3+$s4
 Θα δουλέψει αυτό;
            [Όχι]
 Αυτό;
            [Ναι]
```

Double Data Hazard

Consider the sequence:

```
add $1,$1,$2
add $1,$1,$3
add $1,$1,$4
```

- Both hazards occur
 - Want to use the most recent
- Revise MEM hazard condition
 - Only fwd if EX hazard condition isn't true



 Η συνθήκη ανίχνευσης κινδύνων στο στάδιο ΜΕΜ πρέπει να περιλαμβάνει και την πιο κάτω προϋπόθεση:


Ανίχνευση Κινδύνων ΜΕΜ και Προώθηση

```
if (MEM/WB.RegisterRd != 0)
and (MEM/WB.RegisterRd != ID/EX.RegisterRs)
and (MEM/WB.RegisterRd == ID/EX.RegisterRs)) ForwardA = 01

if (MEM/WB.RegWrite)
and (MEM/WB.RegisterRd != 0)
and (EX/MEM.RegisterRd != ID/EX.RegisterRt)
and (MEM/WB.RegisterRd == ID/EX.RegisterRt)) ForwardB = 01
```

In other words: If we have BOTH EX and MEM hazards, treat the situation as an EX hazard to get the most recent result.


Datapath with Forwarding





Η προώθηση δεν είναι πάντα δυνατή

- Η εντολή **lw** μπορεί ακόμη να προκαλέσει κίνδυνο (Load-Use Hazard):
 - − Μια εντολή προσπαθεί να διαβάσει έναν καταχωρητή. Στο προηγούμενο στάδιο υπάρχει μια εντολή 1_w που γράφει στον ίδιο καταχωρητή.



 Επομένως, χρειάζεται μια μονάδα ανίχνευσης κινδύνων που να καθυστερεί (με "stall") την εντολή που ακολουθεί (αμέσως μετά) την εντολή 1w

Υλοποίηση για Stall (για Load-Use Hazards)

- Απαιτεί μια μονάδα ανίχνευσης κινδύνων (hazard detection unit) (επιπρόσθετα της μονάδας προώθησης) που λειτουργεί κατά τη διάρκεια του σταδίου ID (2° στάδιο) της εντολής που ακολουθεί την εντολή load και εισάγει stall όπου χρειάζεται
- Ανίχνευση Κινδύνων και Stalling

```
if (ID/EX.MemRead and [Is the instruction in the EX stage a Load?]


((ID/EX.RegisterRt == IF/ID.RegisterRs) or

(ID/EX.RegisterRt == IF/ID.RegisterRt))) [Is the destination register of the Load in the EX stage a source of the instruction in the ID stage?]

stall the pipeline
```


Γνωστό σαν Load-Use Hazard

Ανίχνευση κινδύνου Load-Use



Παράδειγμα με Stall

 Μπορούμε να εισάγουμε καθυστέρηση (stall) με το να «κρατήσουμε» μια εντολή στο ίδιο στάδιο




How to Stall the Pipeline

- Force control values in ID/EX register to 0
 - EX, MEM and WB do nop (no-operation)
- Prevent update of PC and IF/ID register
 - Using instruction ("and") is decoded again
 - Following instruction ("or") is fetched again
 - 1-cycle stall allows MEM to read data for lw
 - Can subsequently forward to EX stage




Stall/Bubble in the Pipeline






Stall/Bubble in the Pipeline



Datapath with Hazard Detection


[For Load-Use Hazards]



in this stage (ID)

Κίνδυνοι Διακλαδώσεως ή Ελέγχου (Branch/Control)

Reminder: Pipelined Control




Κίνδυνοι Διακλαδώσεως ή Ελέγχου

Branch or Control Hazards

Time (in clock cycles)

Μέχρι να υπολογιστεί η συνθήκη της διακλάδωσης, κάποιες εντολές έχουν ήδη αρχίσει να εκτελούνται! Η συνθήκη της διακλάδωσης δεν υπολογίζεται μέχρι το στάδιο ΜΕΜ → οι επόμενες 3 εντολές φορτώνονται ανεξάρτητα της συνθήκης!




- Προβλέπουμε ότι η συνθήκη της διακλάδωσης δεν ισχύει ("branch not taken")
 - Πρέπει να προσθέσουμε υλικό για να ξεφορτωθούμε (flush) 3 εντολές, αν η πρόβλεψη είναι λανθασμένη

Κίνδυνοι Διακλαδώσεως (συν.)


- Μπορούμε να μειώσουμε τον αριθμό των εντολών που πρέπει να ξεφορτωθούμε λόγω λανθασμένης πρόβλεψης
- Η εκτέλεση λειτουργιών για branch (υπολογισμός διεύθυνσης και συνθήκης διακλάδωσης) μετακινείται σε προηγούμενα στάδια (πριν το στάδιο MEM)
- Μπορούμε να μετακινήσουμε τον υπολογισμό της συνθήκης διακλάδωσης στο στάδιο ID;
 - NAI. Με αυτόν τον τρόπο θα χρειάζεται να κάνουμε flush μόνο μια εντολή (στο IF στάδιο) αν η πρόβλεψη διακλάδωσης (branch not taken) είναι λανθασμένη
- Ο υπολογισμός της συνθήκης διακλάδωσης κατά τη διάρκεια του σταδίου ID μπορεί να δημιουργήσει κινδύνους:
 - Απαιτείται προώθηση σε καινούρια λογική που θα υπολογίζει τη συνθήκη (μέχρι στιγμής, η προώθηση γινόταν στην ALU)
 - Πιθανόν να συνεχίσει να χρειάζεται stall (π.χ., ALU εντολή αμέσως πριν την εντολή διακλάδωσης)
 A stall may still be needed. For example, if an ALU instruction

immediately preceding a branch produces one of the operands for the comparison in the branch, a stall will be required, since the EX stage for the ALU instruction will occur AFTER the ID cycle of the branch.

Γρηγορότερη απόφαση διακλαδώσεως



Απόρριψη Εντολών (Flushing)




Reducing Branch Delay

- Move hardware to determine outcome to ID stage
 - Target address adder
 - Register comparator
- Example: branch taken


```
36: sub $10, $4, $8
40: beq $1, $3, 7
44: and $12, $2, $5
48: or $13, $2, $6
52: add $14, $4, $2
56: slt $15, $6, $7
...
72: lw $4, 50($7)
```

Example: Branch Taken




64

Example: Branch Taken






Data Hazards for Branches (Case 1)






Data Hazards for Branches (Case 1)






Data Hazards for Branches (Case 2)






Data Hazards for Branches (Case 2)






Data Hazards for Branches (Case 2)






Data Hazards for Branches (Case 3)






Data Hazards for Branches (Case 3)






Data Hazards for Branches (Case 3)





Σύνοψη: Σύγκριση Απόδοσης

 Η διασωλήνωση δε βελτιώνει το χρόνο εκτέλεσης, αλλά την ικανότητα διεκπεραίωσης (throughput)



Σύνοψη: Εργαστηριακές Ασκήσεις 3 και 4

