

Escola Politécnica da Universidade de São Paulo

Departamento de Engenharia de Computação e Sistemas Digitais

PCS 3635 – Laboratório Digital 1

Turma 2 - Professor Edson Toshimi Midorikawa

Bancada A3

Experiência 3

Projeto de uma Unidade de Controle

Nome Completo Igor Pontes Tresolavy Thiago Antici de Souza Rodrigues **nºUSP** 12553646 12551412

1. Introdução e Objetivos

Esta experiência tem como objetivo o estudo e desenvolvimento de uma unidade de controle em VHDL de um circuito digital simples, e o teste e sintetização do circuito em simulação e uma placa FPGA DE0-CV.

Além disso, com base no fluxo de dados desenvolvido na experiência anterior, objetiva-se desenvolver um circuito digital composto da unidade de controle e fluxo de dados, testando-se cada componente de maneira iterativa e incremental, a fim de atingir-se um circuito cujo funcionamento corresponda às especificações desejadas.

O funcionamento do circuito digital a ser desenvolvido pode ser descrito em texto corrido como a seguir:

"O circuito do sistema digital sequencial inclui um conjunto de 16 dados de 4 bits que é armazenado em uma memória interna, cujos endereços são percorridos por meio de um contador interno. Depois do acionamento do sinal reset, o circuito deve aguardar o início de sua operação que é realizado com o acionamento do sinal de entrada iniciar. Depois de iniciar seu funcionamento, o circuito deve armazenar o valor das chaves de entrada (sinal chaves) e depois comparar o conteúdo armazenado das chaves com o respectivo dado da memória e deve indicar o resultado da comparação na saída de depuração db igual. O conteúdo armazenado das chaves é apresentado na saída de depuração db_chaves. Em seguida, o contador interno deve ser incrementado para posicionar o endereçamento da memória para permitir o acesso ao próximo dado da memória. As saídas de depuração db contagem e db memoria indicam, respectivamente, o endereço e o dado armazenado pela memória, ao passo que a saída de depuração db_estado, por sua vez. deve indicar o código do estado vigente da Unidade de Controle em determinado instante do funcionamento do sistema digital. O ciclo de comparação e reposicionamento da memória deve prosseguir até que todos os 16 dados sejam verificados. Ao final da operação, o sinal de saída pronto deve ser acionado por um período de clock. Depois disso, o circuito deve voltar para o estado inicial para aguardar a próxima ativação de iniciar"

A seguir, explicitam-se as alterações realizadas no fluxo de dados da experiência anterior a fim de atingir os requisitos funcionais da descrição acima, seguidas da especificação da unidade de controle do circuito em VHDL.

Finalmente, as descrições da unidade de controle e do fluxo de dados são acopladas. Ao longo do documento, há extenso uso de simulações e análises de formas de onda para a verificação da corretude lógica das descrições em VHDL.

2. Descrição do Projeto

a. Projeto Lógico do Fluxo de Dados

Apresentam-se, a seguir, diagramas correspondentes ao fluxo de dados da experiência 02 (anterior) e da atual experiência:




Figura 1 — Fluxo de Dados da experiência 2.




Figura 2 — Fluxo de Dados da experiência atual.

Nota-se que, além do nome de alguns sinais, houve modificação em relação à origem dos dados da entrada *B* do comparador. No fluxo de dados desta experiência, os dados das chaves da placa FPGA são primeiro armazenados no componente *registrador_n* para posteriormente serem comparados ao valor de saída da memória *ram_16x4* — como especificado na descrição introdutória do circuito: "Depois de iniciar seu funcionamento, o circuito deve armazenar o valor das chaves de entrada [...]".

O componente *registrador_n* consiste em um elemento de memória de 4 bits síncrono em borda de subida com sinal de *clear* assíncrono. A entidade do componente em VHDL é dada abaixo:

```
entity registrador n is
37
         generic (
             constant N: integer := 8
39
         port (
40
             clock : in std logic;
41
42
             clear : in std logic;
             enable : in std logic;
43
                    : in std logic vector (N-1 downto 0);
44
             D
                    : out std logic vector (N-1 downto 0)
45
     end entity registrador n;
47
```

Figura 3 — Interface da entidade VHDL do componente *registrador_n*, contido no arquivo *registrador_n.vhd* do material experimental. A constante *N* define a quantidade de bits de armazenamento do registrador. O sinal de *clock* é sensível à borda de subida e, se o enable estiver ativo (nível lógico '1'), carrega o valor da entrada *D* no registrador, cujo valor será refletido na saída *Q*. O *clear* restaura a saída *Q* para '0' assincronamente.

Adicionou-se, então, o componente *registrador_n* ao fluxo de dados da experiência anterior como mostra a figura 2 e alterou-se a interface da entidade como descrito na figura 4. Também alterou-se o conteúdo da memória *ram_16x4* com os dados do arquivo *ram_conteudo_jogada.mif*, disponibilizado junto ao material da experiência. Finalmente, testou-se o componente em simulação seguindo o plano de testes descrito na tabela 1, cuja codificação se encontra presente no arquivo *fluxo_dados_tb.vhd*, também disponível junto ao material:

```
entity fluxo dados is
29
         port (
             clock
                                  : in std logic;
                                        std_logic;
31
             zeraC
                                  : in std logic;
32
             contaC
                                        std logic;
             escreveM
                                        std logic;
34
             zeraR
                                        std logic;
             registraR
35
                                        std logic vector (3 downto 0);
             chaves
36
             chavesIgualMemoria : out std logic;
             fimC
                                  : out std logic;
                                  : out std_logic_vector (3 downto 0);
             db contagem
             db memoria
                                  : out std logic vector (3 downto 0);
                                  : out std logic vector (3 downto 0)
             db chaves
42
         );
     end entity;
```

Figura 4 — Interface da entidade VHDL do componente *fluxo_dados*, contido no arquivo *fluxo_dados.vhd* do material experimental. Há uma correspondência direta entre os sinais da entidade e os sinais da figura 2.

#	Operação	Sinais de controle	Resultado Esperado
c.i	Condições iniciais (todas as entradas desativadas)	clock=0, zeraC=0, contaC=0, zeraR=0, registraR=0, chaves=0000	chavesIgualMemoria=0 a=0 fimC=0 db_contagem=0000 db_memoria=0001 db_chaves=0000
1	Zerar contador e registrador (manter outras entradas desativadas)	zeraC=1, zeraR=1, clock ↑	chavesIgualMemoria=0 fimC=0, db_contagem=0000, db_memoria=0001, db_chaves=0000
2	Verificar saídas com chaves=0001 (manter outras entradas desativadas)	zeraC=0, contaC=0, zeraR=0, registraR=0, chaves=0001, clock ↑	chavesIgualMemoria=0 fimC=0, db_contagem=0000, db_memoria=0001, db_chaves=0000
3	Registrar chaves com chaves=0001 (manter outras entradas desativadas)	chaves=0001, registrarR=1, clock ↑	chavesIgualMemoria=1 fimC=0 db_contagem=0000 db_memoria=0001 db_chaves=0001
4	Verificar saídas com chaves=0001 (manter outras entradas desativadas)	chaves=0001, clock ↑	chavesIgualMemoria=1 fimC=0 db_contagem=0000 db_memoria=0001 db_chaves=0001
5	Incrementar contador (manter outras entradas desativadas)	contaC=1, clock ↑	chavesIgualMemoria=0 fimC=0 db_contagem=0001 db_memoria=0010 db_chaves=0001
6	Registrar chaves com chaves=0010 (manter outras entradas desativadas)	chaves=0010 clock ↑	chavesIgualMemoria=1 fimC=0 db_contagem=0001 db_memoria=0010 db_chaves=0010

7	Verificar saídas com chaves=0010 (manter outras entradas desativadas)	chaves=0010 clock ↑	chavesIgualMemoria=1 fimC=0 db_contagem=0001 db_memoria=0010 db_chaves=0010
8	Incrementar contador (manter outras entradas desativadas)	contaC=1, clock ↑	chavesIgualMemoria=0 fimC=0 db_contagem=0010 db_memoria=0100 db_chaves=0010
9	Registrar chaves com chaves=1000 (manter outras entradas desativadas)	chaves=1000 clock ↑	chavesIgualMemoria=0 fimC=0 db_contagem=0010 db_memoria=0100 db_chaves=1000
10	Verificar saídas com chaves=1000 (manter outras entradas desativadas)	chaves=1000 clock ↑	chavesIgualMemoria=0 fimC=0 db_contagem=0010 db_memoria=0100 db_chaves=1000
11	Incrementar contador até final da contagem	contaC=1 clock ↑ (13x)	chavesIgualMemoria=0 fimC=1 db_contagem=1111 db_memoria=0100 db_chaves=1000

Tabela 1 — Plano de Testes para o Circuito do Fluxo de Dados




Figura 5 — Formas de onda de simulação do componente fluxo_dados.

Dado que a parcela do fluxo de dados correspondente à experiência anterior já foi testada e verificada, assumiu-se que a única fonte de erros possível nesta etapa de teste consiste no *registrador_n* e a interligação dos seus sinais com o resto do fluxo de dados. No entanto, não houve intercorrências durante o teste.

Destaca-se em azul, na tabela 1, alguns sinais em especial. No caso de teste 1, reiniciou-se a contagem do *contador_163* e configurou-se as *chaves* para 0. No teste 2, nota-se que, mesmo com o sinal *chaves* possuindo o mesmo valor que o armazenado no endereço da memória *ram_16x4* correspondente ao valor da contagem *db_contagem*, o comparador *comparador_85* não acusa igualdade nos dados (*chavesIgualMemoria* = '0'), pois estes não haviam sido carregados no

registrador_n até então. No caso de teste 3 e 4, no entanto, após uma borda de subida de clock, constata-se que chaves/gual/Memoria = '1'.

No caso do teste 5, após a mudança no valor do contador, o dado de saída da memória alterou-se e o comparador deixou de acusar igualdade em seus valores de entrada A e B. O restante dos casos seguem de maneira análoga aos aqui citados, com destaque para o teste 10, no qual confirma-se *chavelgualMemoria* = '0' para o caso no qual o dado de saída de memória não equivale ao valor carregado pelas chaves no *registrador_n*.

b. Projeto Lógico de uma Unidade de Controle

A partir da descrição em texto corrido do funcionamento desejado do circuito digital (exposta na introdução), pode-se caracterizar o comportamento da unidade de controle responsável por coordenar o fluxo de dados em pseudocódigo e no formato de máquina de estados, como exibido abaixo:

```
Algoritmo: um sistema digital simples
entradas: iniciar, chaves
saídas: pronto
depuração: chaves, contagem, memória, estado, igual, iniciar
{
    while (verdadeiro) {
        espera acionamento do sinal iniciar
        inicia circuito para condições iniciais
        while (não atingiu o último dado) {
            compara chaves de entrada com dados armazenados e atualiza
saídas
            incrementa contador interno
        }
        ativa saída pronto
}
```

Figura 6 — Pseudocódigo do sistema digital descrito na introdução deste relatório.




Figura 7 — Máquina de estados de alto nível da unidade de controle do circuito digital descrito na introdução deste relatório (imagem retirada dos materiais da experiência).

Pode-se, por fim, mapear os sinais de controle de alto nível aos sinais de controle reais dos componentes do fluxo de dados da figura 2, como na figura 8 abaixo:




Figura 8 — Máquina de estados de baixo nível de abstração do circuito digital descrito na introdução deste relatório. Nota-se que os sinais de controle do fluxo de dados da figura 2 (contaC, zeraC, escreveM, registraR e zeraR) estão todos representados, assim como os sinais de condição fimC (uma das saídas do fluxo de dados) e INICIAR do fluxo de dados. O sinal pronto é um sinal de status da unidade de controle e indica o fim da contagem do contador_163. (imagem retirada dos materiais da experiência).

O arquivo unidade_controle.vhd contém uma descrição em VHDL da unidade de controle do circuito digital em desenvolvimento. A descrição pode ser dividida em duas partes: uma combinatória e uma sequencial. A parcela combinatória é responsável pelo cálculo lógico do próximo estado da máquina. A parcela sequencial, por sua vez, realiza a transição do estado atual para o calculado, de maneira síncrona sensível à borda de subida do clock.

Seguiu-se, então, com a análise estática e modificação da descrição VHDL, comparando-se a descrição funcional do circuito com o código escrito, como exposto a seguir. O código-fonte completo da unidade de controle (unidade_controle.vhd) se encontra no apêndice a.

A figura 9 apresenta a implementação da funcionalidade descrita na introdução deste relatório: "Depois do acionamento do sinal reset, o circuito deve aguardar o início de sua operação que é realizado com o acionamento do sinal de entrada iniciar".

```
-- memoria de estado
43
          process (clock, reset)
44
          begin
45
              if reset='1' then
                   Eatual <= inicial;</pre>
46
              elsif clock'event and clock = '1' then
47
                   Eatual <= Eprox;</pre>
48
49
              end if:
50
          end process;
```

Figura 9 — Descrição comportamental da parcela sequencial do circuito. *Eatual* corresponde ao estado atual da máquina, enquanto *Eprox*, ao próximo estado, calculado pelo circuito combinatório. Nota-se que o sinal *reset*, que não foi representado na máquina de estados da figura 8, é assíncrono; *i.e.* retorna a máquina ao estado inicial independente do estado atual. Uma borda de subida de *clock* causa a transição de estados, caso *reset=*'0'.

Na figura 10, é possível identificar as dependências das transições de estados de acordo com os sinais de condição identificados na figura 8.

```
Eprox <=
53
                               Eatual=inicial and iniciar='0' else
54
            inicial
                        when
                               Eatual=inicial and iniciar='1' else
55
            preparacao
                        when
                               Eatual=preparacao else
56
            registra
                        when
            comparacao
                               Eatual=registra else
57
                        when
                               Eatual=comparacao and fimC='0' else
            proximo
                        when
            fim
                               Eatual=comparacao and fimC='1' else
                        when
             registra
                        when
                               Eatual=proximo else
            inicial
                        when
                               Eatual=fim else
61
            inicial;
62
```

Figura 10 — Descrição da lógica combinatória para cálculo do próximo estado. É possível identificar e relacionar diretamente os sinais de condição da descrição com os representados nas arestas de transição da máquina de estados da figura 8.

```
logica de saída (maquina de Moore)
64
65
         with Eatual select
                             '1' when preparacao,
              zeraC <=
                             '0' when others;
67
69
         with Eatual select
              zeraR <=
                             'l' when inicial | preparacao,
70
                             '0' when others;
71
72
         with Eatual select
73
              registraR <=
                             '1' when registra,
74
                             '0' when others;
75
76
         with Eatual select
77
              contaC <=
                             '1' when proximo,
78
                             '0' when others;
79
80
81
         with Eatual select
                             '1' when fim,
82
              pronto <=
                             '0' when others;
83
```

Figura 11 — Descrição dos sinais de controle associados a cada estado (a máquina descrita é de Moore). Analogamente ao caso da figura 9, há uma relação direta entre os valores dos sinais da descrição e os sinais representados dentro de cada estado da figura 8.

Destaca-se a presença de inconsistências relativas aos estados *preparacao* e *proximo*. No diagrama de transição de estados disponibilizado junto ao material da experiência, o estado *preparacao* não possui *zeraR* como um de seus sinais ativos. Na máquina de estados descrita em VHDL, no entanto, constata-se a presença do sinal tanto no estado *inicial*, quanto no estado *preparacao*. Todavia, concluiu-se que há maior corretude na descrição VHDL do que no diagrama de transição de estados, dado que o *registrador_n* deve armazenar o conteúdo das chaves somente no estado *registra*. O estado *proximo*, por sua vez, deveria possuir a transição para o estado *fim*, dado que o sinal *fimC* só é igual a '1' quando *contaC* também o é, o que nunca ocorrerá no estado *comparacao*. Modificou-se, então, a máquina de estados e a codificação para atender à esses requisitos:

```
logica de proximo estado
52
         Eprox <=
53
                               Eatual=inicial and iniciar='0' else
54
             inicial
                         when
                         when Eatual=inicial and iniciar='1' else
             preparacao
             registra
                         when Eatual=preparacao else
56
                        when Eatual=registra else
             comparacao
             proximo
                         when Eatual=comparacao else
58
                         when Eatual=proximo and fimC='1' else
             fim
                                 Eatual=comparacao and fimC='1' else
             --fim
60
                          when
                         when Eatual=proximo and fimC='0' else
             registra
61
                               Eatual=fim else
             inicial
                         when
62
             inicial;
```

Figura 12 — Descrição da lógica combinatória para cálculo do próximo estado após modificação.




Figura 13 — Máquina de estados de baixo nível de abstração após modificação (transições dependentes do sinal *reset* omitidas).

Finalmente, para fins de depuração, mapeou-se cada estado para um valor binário, como a seguir:

```
85
            saida de depuracao (db estado)
86
         with Eatual select
87
             db estado <= "0000" when inicial,
                           "0001" when preparacao,
88
                           "0100" when registra,
89
                           "0101" when comparacao,
                           "0110" when proximo,
91
                           "1100" when fim,
92
93
                           "1111" when others;
```

Figura 14 — Mapeamento dos estados para valores em binário, usados para a depuração do código.

Considerou-se, portanto, a partir da análise estática, que a codificação da máquina de estados está coerente com a descrição da funcionalidade do circuito.

c. Projeto do Sistema Digital

Tendo-se aferido a descrição lógica do circuito, pode-se prosseguir para o acoplamento do fluxo de dados à unidade de controle. Utilizou-se a figura 2 como base para a interligação dos sinais, ligando-se o sinal *escreveM* ao nível lógico '0' (não há escrita na memória nesta experiência). Abaixo está representado a entidade *circuito_exp3*, contida no arquivo *circuito_exp3.vhd*. O código-fonte completo do componente se encontra no apêndice b.

```
entity circuito exp3 is
16
17
         port (
             clock
                          : in std logic;
18
                          : in std logic;
19
             reset
                          : in std logic;
             iniciar
20
                          : in std_logic_vector (3 downto 0);
21
             chaves
                          : out std logic;
22
             pronto
             db igual
                          : out std logic;
23
             db iniciar : out std logic;
24
             db contagem : out std logic vector (6 downto 0);
25
             db memoria : out std logic vector (6 downto 0);
26
             db chaves
                          : out std logic vector (6 downto 0);
27
                          : out std logic vector (6 downto 0)
28
             db estado
29
     end entity;
```

Figura 15 — Interface da entidade VHDL do componente *circuito_exp3*, contido no arquivo *circuito_exp3.vhd*. Há uma correlação direta entre os sinais listados acima e os representados na figura 2. Ligou-se os sinais de depuração à saídas de *displays* de sete segmentos (os mesmos da experiência anterior), cujas entradas ligaram-se, respectivamente, aos sinais *chaveslgualMemoria* (fluxo de dados), *iniciar*, *db_contagem* (fluxo de dados), *db_memoria* (fluxo de dados), *db_chaves* (fluxo de dados), *db estado* (unidade de controle).

Testou-se, então, o componente *circuito_exp3* de acordo com os casos de teste descritos na tabela 2. Nota-se que modificou-se o penúltimo caso de teste a fim de garantir a transição para o estado *fim* levando em conta as alterações realizadas na unidade de controle descritas na seção anterior.

#	Operação	Sinais de controle	Resultado Esperado
c.i.	Condições iniciais	clock=0 reset=0 iniciar=0 chaves=0000	pronto=0 db_igual=0 db_contagem=0000 db_memoria=0001 db_chaves=0000 db_estado=0000
1	"Resetar" circuito e observar a saída da memória	reset=1 clock ↑	pronto=0 db_igual=0 db_contagem=0000 db_memoria=0001 db_chaves=0000

			db_estado=0000
2	Acionar sinal de clock 5 vezes com iniciar=0	reset=0 iniciar=0 clock ↑ (5x)	(permanece no estado inicial) pronto=0 db_igual=0 db_contagem=0000 db_memoria=0001 db_chaves=0000 db_estado=0000
3	Ajustar chaves para 0100, ativar iniciar=1 e acionar clock 1x	chaves=0100 iniciar=1 clock ↑	(muda para estado preparação) pronto=0 db_igual=0 db_contagem=0000 db_memoria=0001 db_chaves=0000 db_estado=0000 → 0001
4	Mantém chaves em 0100 e acionar clock 1x	chaves=0100 iniciar=0 clock ↑	(muda para estado registra) pronto=0 db_igual=0 db_contagem=0000 db_memoria=0001 db_chaves=0000 db_estado= 0001 → 0100
5	Mantém chaves em 0100 e acionar clock 1x	chaves=0100 iniciar=0 clock ↑	(muda para estado comparação) pronto = 0 db_igual=0 db_contagem=0000 db_memoria=0001 db_chaves=0100 db_estado = 0100 → 0101
6	Mantém chaves em 0100 e acionar clock 1x	chaves=0100 clock ↑	(muda para estado próximo) pronto=0 db_igual=0 db_contagem=0000 db_memoria=0001 db_chaves=0100 db_estado=0100 →0110
7	Mantém chaves em 0100 e acionar clock 3x	chaves=0100 clock ↑ (3x)	(passa pelos estados registra, comparação e próximo) pronto=0 db_igual=0 db_contagem=0001 db_memoria=0010 db_chaves=0100
8	Mantém chaves em 0100 e acionar clock 3x	chaves=0100 clock ↑ (3x)	(passa pelos estados registra, comparação e próximo) pronto=0 db_igual=1 db_contagem=0010 db_memoria=0100 db_chaves=0100
9	Mantém chaves em 0100 e acionar clock 9x	chaves=0100 clock ↑ (9x)	(passa 3x pelos estados registra, comparação e próximo) pronto=0 db_igual varia 0-1-0 db_contagem varia 0011-0100-0101 db_memoria varia 1000-0100-0010 db_chaves=0100
10	Ajustar chaves para 0001 e acionar clock 6x	chaves=0001 clock † (6x)	$\begin{array}{c} pronto=0\\ db_igual=0\rightarrow 1\\ db_contagem=0110\rightarrow 0111\\ db_memoria=0001\\ db_chaves=0000\rightarrow 0001\\ db_estado=3x(0110\rightarrow 0100\rightarrow 0101)\rightarrow 0110\\ \end{array}$
11	Ajustar chaves para 0010 e acionar clock 6x	chaves=0010 clock ↑ (6x)	pronto=0 db_igual= 1 → 0 → 1 db_contagem= 0111 → 1000 → 1001 db_memoria= 0001 → 0010 db_chaves= 0001 → 0010 db_estado= 3x(0110 →0100→0101) →0110
12	Ajustar chaves para 0100 e acionar clock 6x	chaves=0100 clock ↑ (6x)	pronto=0 db_igual= 1 → 0 → 1

			db_contagem= $1001 \rightarrow 1010 \rightarrow 1011$ db_memoria= $0010 \rightarrow 0100$ db_chaves= $0010 \rightarrow 0100$ db_estado= $3x(0110 \rightarrow 0100 \rightarrow 0101) \rightarrow 0110$
13	Ajustar chaves para 1000 e acionar clock 6x	chaves=1000 clock ↑ (6x)	pronto=0 db_igual= 1 → 0 → 1 db_contagem= $1011 \rightarrow 1100 \rightarrow 1101$ db_memoria= $0100 \rightarrow 1000$ db_chaves= $0100 \rightarrow 1000$ db_estado= $3x(0110 \rightarrow 0100 \rightarrow 0101) \rightarrow 0110$
14	Ajustar chaves para 0000 e acionar clock 3x	chaves=0000 clock ↑ (3x)	pronto=0 db_igual= 1 → 0 db_contagem= 1101 → 1110 db_memoria= 1000 → 0001 db_chaves= 1000 → 0000 db_estado= 0110 →0100→0101 →0110
15	Mantém chaves em 0000 e acionar clock <mark>4x</mark>	chaves=0000 clock ↑ <mark>(4x)</mark>	$\begin{array}{c} \text{(passa pelo estado fim)} \\ \textbf{pronto = 0 } \rightarrow \textbf{1} \\ \text{db_igual= 0} \\ \text{db_contagem= } 1110 \rightarrow 1111 \rightarrow 0000 \\ \text{db_memoria= } 0001 \rightarrow 0100 \rightarrow 0001 \\ \text{db_chaves= } 0000 \\ \text{db_estado= } 0110 \rightarrow 0100 \rightarrow 0101 \rightarrow 0110 \\ \rightarrow 1100 \\ \end{array}$
16	Mantém chaves em 0000 e acionar clock	chaves=0000 clock ↑	(termina no estado inicial) pronto = 1 → 0 db_igual= 0 db_contagem= 0000 db_memoria= 0001 db_chaves= 0000 db_estado= 1100 → 0000

Tabela 2 — Plano de Teste para o Circuito da Experiência.




Figura 16 — Formas de onda de simulação do componente *circuito_exp3*.




Figura 17 — Formas de onda de simulação detalhadas dos casos finais de teste do componente *circuito_exp3*.

Dadas as modificações citadas anteriormente, o plano de testes seguiu como esperado. No caso de teste 1 reinicia-se o *contador_163* e o *registrador_n*. Nos casos subsequentes, percorre-se a memória e compara-se sua saída com os valores das chaves armazenados no *registrador_n*, verificando-se sempre o *status* do sinal *db_igual*, que acusa igualdade entre os sinais citados. Finalmente, ao fim da contagem, certifica-se a mudança do estado *proximo* para o estado *fim*, e deste para o estado *inicial*.

Abaixo encontra-se um diagrama RTL do circuito desenvolvido:




Figura 18 — visão RTL (Register Transfer Level) do circuito digital simulado.

3. Síntese do circuito

Após a aferição dos componentes e do circuito completo, prosseguiu-se com a designação de pinos da entidade topo (*circuito_exp3*) como apresentado na tabela 4. Antes, alterou-se a interface VHDL entidade *circuito_exp3* a fim de adicionar-se os sinais de depuração *db_zeraC*, *db_contaC*, *db_fimC*, *db_zeraR*, *db_registraR*.

```
entity circuito exp3 is
16
17
         port (
             clock
                          : in std logic;
18
                          : in std logic;
19
             reset
                          : in std logic;
             iniciar
20
                          : in std logic vector (3 downto 0);
21
             chaves
                          : out std logic;
22
             pronto
                          : out std logic;
23
             db iqual
             db iniciar
                          : out std logic;
24
             db contagem : out std logic vector (6 downto 0);
25
                          : out std logic vector (6 downto 0);
             db memoria
26
                          : out std logic vector (6 downto 0);
             db chaves
27
                          : out std logic vector (6 downto 0);
             db estado
28
                            : out std logic;
             db zeraC
29
                          : out std logic;
             db contaC
30
             db fimC
                        : out std logic;
31
             db zeraR
                          : out std logic;
32
             db registraR: out std logic
33
34
     end entity;
```

Figura 19 — Interface da entidade VHDL do componente *circuito_exp3*, contido no arquivo *circuito_exp3.vhd*, com sinais de depuração adicionais: *db_zeraC*, *db_contaC*, *db_fimC*, *db_zeraR*, *db_registraR*, ligados nos respectivos sinais sem o prefixo *db_* do fluxo de dados.




Figura 20 — Visão Register Transfer Level do circuito final a ser sintetizado e programado na FPGA.




Figura 21 — Máquina de estados obtidas pela funcionalidade *State Machine Viewer*, do software Quartus. Essa máquina equivale à descrita na figura 13.

Sinal	Pino na placa DE0-CV	Pino no FPGA	Analog Discovery
CLOCK	GPIO_0_D0	PIN_N16	StaticIO – Button 0/1
RESET	GPIO_0_D1	PIN_B16	StaticIO – Button 0/1
INICIAR	chave SW0	PIN_U13	
CHAVES(0)	chave SW1	PIN_V13	
CHAVES(1)	chave SW2	PIN_T13	
CHAVES(2)	chave SW3	PIN_T12	
CHAVES(3)	chave SW4	PIN_AA15	
PRONTO	led LEDR0	PIN_AA2	
DB_IGUAL	led LEDR1	PIN_AA1	
DB_INICIAR	led LEDR2	PIN_W2	
DB_ZERAC	led LEDR4	PIN_N2	
DB_CONTAC	led LEDR5	PIN_N1	
DB_FIMC	led LEDR6	PIN_U2	
DB_ZERAR	led LEDR8	PIN_L2	
DB_REGISTRAR	led LEDR9	PIN_L1	
DB_CONTAGEM	display HEX0	PIN_U21 PIN_V21 PIN_W22 PIN_W21 PIN_Y22 PIN_Y21 PIN_AA22	
DB_MEMORIA	display HEX1	PIN_AA20	

		PIN_AB20 PIN_AA19 PIN_AA18 PIN_AB18 PIN_AA17 PIN_U22	
DB_CHAVES	display HEX2	PIN_Y19 PIN_AB17 PIN_AA10 PIN_Y14 PIN_V14 PIN_AB22 PIN_AB21	
DB_ESTADO	display HEX5	PIN_N9 PIN_M8 PIN_T14 PIN_P14 PIN_C1 PIN_C2 PIN_W19	

Tabela 3 — Designação de pinos da placa FPGA DE0-CV.

4. Apêndice

a. Código-fonte unidade_controle.vhd

```
2. -- Arquivo : unidade_controle.vhd
3. -- Projeto : Experiencia 3 - Projeto de uma unidade de controle
4. -----
5. -- Descricao : unidade de controle
              1) codificação VHDL (maquina de Moore)
7. --
8. --
9. --
10. --
                 db estado
11. --
13. -- Revisoes :
14. -- Data Versao Autor Descricao
15. --
18. --
19. library ieee;
20. use ieee.std logic 1164.all;
21.
22. entity unidade_controle is
23. port (
24.
25.
26.
27.
28.
29.
30.
31.
32.
33.
35. end entity;
36.
37. architecture fsm of unidade_controle is
     type t estado is (inicial, preparacao, registra, comparacao, proximo, fim);
39.
40. begin
41.
42.
43.
```

```
44.
        begin
45.
46.
47.
48.
49.
           end if;
50.
51.
52.
53.
54.
                        when Eatual=inicial and iniciar='0' else
           preparacao when Eatual=inicial and iniciar='1' else
55.
56.
                       when Eatual=preparacao else
57.
           comparacao when Eatual=registra else
58.
                       when Eatual=comparacao and fimC='0' else
59.
                       when Eatual=comparacao and fimC='1' else
           fim
60.
                       when Eatual=proximo else
61.
                       when Eatual=fim else
62.
63.
64.
       -- logica de saída (maquina de Moore)
65.
66.
                          '1' when preparacao,
67.
68.
69.
       with Eatual select
70.
                          '1' when inicial | preparacao,
71.
72.
73.
       with Eatual select
74.
75.
76.
77.
        with Eatual select
78.
79.
80.
81.
        with Eatual select
82.
83.
84.
85.
        -- saida de depuracao (db estado)
86.
       with Eatual select
87.
88.
                         "0001" when preparacao, -- 1
```

```
89. "0100" when registra, -- 4
90. "0101" when comparacao, -- 5
91. "0110" when proximo, -- 6
92. "1100" when fim, -- C
93. "1111" when others; -- F
94.
95. end architecture fsm;
```

b. Código-fonte circuito_exp3.vhd

```
2. -- Arquivo : circuito exp3.vhd
3. -- Projeto : Experiencia 3 - Projeto de uma unidade de controle
4. -----
5. -- Descricao : implementacao em vhdl da entidade topo do projeto
8. -- Data Versao Autor
11. -----
12.
13. library ieee;
14. use ieee.std logic 1164.all;
15.
16. entity circuito_exp3 is
17. port (
18.
19.
20.
21.
22.
23.
24.
25.
26.
27.
        db chaves : out std logic vector (6 downto 0);
28.
29.
30. end entity;
31.
32. architecture toplevel of circuito exp3 is
33.
34.
35.
36.
```

```
reset
                          : in std_logic;
38.
39.
40.
41.
42.
43.
44.
45.
46.
47.
48.
49.
50.
51.
52.
53.
54.
55.
56.
57.
58.
59.
60.
61.
                  db memoria
62.
63.
64.
65.
66.
67.
68.
69.
70.
71.
72.
73.
74.
75.
76.
77.
78.
79.
80.
81.
```

```
82.
        signal s_db_estado : std_logic_vector(3 downto 0);
83.
84. begin
85.
86.
       FD: fluxo dados
87.
88.
89.
90.
91.
                escreveM => '0',
92.
93.
94.
95.
96.
97.
98.
99.
100.
101.
102.
103.
104.
105.
106.
107.
108.
109.
110.
111.
112.
113.
114.
115.
116.
117.
118.
119.
120.
121.
122.
123.
124.
                 hexa => s_db_contagem,
125.
126.
```

```
127.
128. HEX1: hexa7seg
129.
130.
131.
132.
133.
134. HEX5: hexa7seg
135.
136.
137.
138.
139.
140. db_iniciar <= iniciar;
141.
142. end toplevel;
143.
```