

Tarea 2

Diseño y Verificación de Máquinas de Estado Finitos

Sistemas Digitales Programables

Máster Universitario en Ingeniería de Sistemas Electrónicos

2020/2021

Irene Garcia do Amaral



Diseño de un controlador para un motor paso a paso

Implementación en Verilog:

```
input CLK, RESET, UP_DOWN, HALF_FULL, ENABLE,
output A, B, C, D, INH1, INH2
reg [5:0] Estado_Actual, Estado_Siguiente; parameter [5:0] S1=6'b010111, S2=6'b001011, S3=6'b100111, S4=6'b100010, S5=6'b101011, S6=6'b001001, S7=6'b011011, S8=6'b010010;
assign {A, B, C, D, INH1, INH2} = Estado_Actual;
always @(posedge CLK, negedge RESET)
begin
  if(!RESET)
     Estado_Actual <= S1;
alca</pre>
   else
Estado_Actual <= Estado_Siguiente;
always @(Estado_Actual, ENABLE, UP_DOWN, HALF_FULL)
begin
   case (Estado_Actual)
        S1:
    if(ENABLE)
    if(HALF_FULL) //modo FULL
    if(UP_DOWN)
        Estado_Siguiente = S2;
    else
        Estado_Siguiente = S8;
    //modo HALF
                    else //modo HALF

if(UP_DOWN)

Estado_Siguiente = S3;

else

Estado_Siguiente = S7;
               else
   Estado_Siguiente = S1;
        S2:

if(ENABLE)

if(HALF_FULL) //modo FULL

if(UP_DOWN)

Estado_Siguiente = S3;

else

Estado_Siguiente = S1;

//modo HALF
                    else    //modo HALF
    if(UP_DOWN)
        Estado_Siguiente = S4;
                         else
Estado_Siguiente = S8;
               else
   Estado_Siguiente = S2;
        else
Estado_Siguiente = S2;
                    else    //modo HALF
    if(UP_DOWN)
        Estado_Siguiente = S5;
                         else
Estado_Siguiente = S1;
               else
   Estado_Siguiente = S3;
        S4:
if(ENABLE)
if(HALF_FULL) //modo FULL
if(UP_DOWN)
Estado_Siguiente = S5;
else
Estado_Siguiente = S3;
//modo HALF
                    else //modo HALF
if(UP_DOWN)
Estado_Siguiente = S6;
                         else
Estado_Siguiente = S2;
               else
   Estado_Siguiente = S4;
```

Máster Universitario en Ingeniería de Sistemas Electrónicos Sistemas Digitales Programables

```
S5:

if(ENABLE)

if(HALF_FULL) //modo FULL

if(UP_DOWN)

Estado_Siguiente = S6;

else

Estado_Siguiente = S4;

//modo HALF
                             else
Estado_Siguiente = S3;
                        else
   Estado_Siguiente = S5;
                S6:

if(ENABLE)

if(HALF_FULL) //modo FULL

if(UP_DOWN)

Estado_Siguiente = S7;

else

Estado_Siguiente = S5;

//modo HALF
                             else //modo HALF
if(UP_DOWN)
Estado_Siguiente = S8;
                                   else
Estado_Siguiente = S4;
                       else
   Estado_Siguiente = S6;
                S7:

if(ENABLE)

if(HALF_FULL) //modo FULL

if(UP_DOWN)

Estado_Siguiente = S8;

else

Estado_Siguiente = S6;

//modo HALF
                             else //modo HALF

if(UP_DOWN) Estado_Siguiente = S1;

else

Estado_Siguiente = S5;
                        else
   Estado_Siguiente = S7;
                S8:

if(ENABLE)
if(HALF_FULL) //modo FULL
if(UP_DOWN)
Estado_Siguiente = S1;
else
Estado_Siguiente = S7;
//modo_HALF
                             else //modo HALF
if(UP_DOWN)
Estado_Siguiente = S2;
                                   else
Estado_Siguiente = S6;
                        else
   Estado_Siguiente = S8;
      default: Estado_Siguiente = S8;
endcase
end
endmodule
```

RTL Viewer:




Figura 1: RTL Viewer del controlador para un motor paso a paso



Implementación del Testbench:

Utilizando un testbench han sido realizadas 8 tasks para simulación:

- Test de RESET
- Test en modo HALF, UP e IMPAR
- Test en modo HALF, UP y PAR
- Test en modo HALF, DOWN e IMPAR
- Test en modo HALF, DOWN y PAR
- Test de DISABLE

```
`timescale 1ns/1ps
   module tb_control_motor();
   localparam T = 20;
   reg CLK, RESET, UP_DOWN, HALF_FULL, ENABLE;
  wire A, B, C, D, INH1, INH2;
 lixo control_motor_inst
⊟(
        CLK(CLK), // input CLK_sig
.RESET(RESET), // input RESET_sig
.UP_DOWN(UP_DOWN), // input UP_DOWN_sig
.HALF_FULL(HALF_FULL), // input HALF_FULL_sig
.ENABLE(ENABLE), // input ENABLE_sig
.A(A), // output A_sig
.B(B), // output B_sig
.C(C), // output C_sig
.D(D), // output U_sig
.INH1(NH1), // output INH1_sig
.INH2(INH2) // output INH2_sig
  );
  defparam control_motor_inst.S1 = 'b010111;
defparam control_motor_inst.S2 = 'b000101;
defparam control_motor_inst.S3 = 'b10011;
defparam control_motor_inst.S4 = 'b100010;
defparam control_motor_inst.S5 = 'b100101;
defparam control_motor_inst.S6 = 'b001001;
defparam control_motor_inst.S6 = 'b001001;
defparam control_motor_inst.S8 = 'b010010;
   // defparam [5:0] Estado_Actual, Estado_Siguiente; -----????
initial
⊟begin
         RESET = 1;
UP_DOWN = 1;
HALF_FULL = 0; //HALF=0, FULL=1
ENABLE = 0;
         $display("COMIENZA LA SIMULACIÓN!");
#(T*1);
         reset(5);
ModoHalfUpImpar(10);
ModoHalfUpPar(10);
ModoHalfDownImpar(10);
ModoHalfDownPar(10);
ModoFullUp(10);
ModoFullDown(10);
Disable(5);
          $display("FIN DE SIMULACIÓN!");
$stop;
L always
B begin
CLK = 0;
#(T/2) CLK <= ~CLK;
end
     /* ----- ZONA DE TASK ----- */
 ⊟task reset(input integer ciclos_reset); //TEST DE RESET ⊟begin
         gin
$display("Caso RESET (%d ciclos)", ciclos_reset);
         RESET = 0;
#(T*2);
RESET = 1;
    end
endtask
 Etask ModoHalfUpImpar(input integer ciclos_halfupimpar); //TEST EN MODO HALF, UP, IMPAR and ENABLE
        :gin
$display("Caso 1: TEST EN MODO HALF UP IMPAR (%d ciclos)", ciclos_halfupimpar);
         HALF_FULL = 1'b0;

UP_DOWN = 1'b1;

#(T*2) RESET = 1'b1;

@(negedge CLK) ENABLE = 1'b1;

#(T*12)

@(negedge CLK) ENABLE = 1'b0;

#(T*5);
```

Máster Universitario en Ingeniería de Sistemas Electrónicos Sistemas Digitales Programables

```
Btask ModoHalfUpPar(input integer ciclos_halfuppar); //TEST EN MODO HALF, UP, PAR and ENABLE
Bbegin
Sdisplay("Caso 1: TEST EN MODO HALF UP PAR (%d ciclos)", ciclos_halfuppar);
       HALF_FULL = 1'b1;

UP_DOWN = 1'b0;

#(7*2) RESET = 1'b1;

@(negedge CLK) ENABLE = 1'b1;

#(7*3/4) HALF_FULL = 1'b0;

#(7*3/4) HALF_FULL = 1'b0;

#(7*5);
Etask ModoHalfDownImpar(input integer ciclos_halfdownimpar); //TEST EN MODO HALF, DOWN, IMPAR and ENABLE Ebegin | Sdisplay("Caso 1: TEST EN MODO HALF UP IMPAR (%d ciclos)", ciclos_halfdownimpar);
       HALF_FULL = 1'b1;

UP_DOWN = 1'b0;

\(\psi(\pi^2)\) ESET = 1'b1;

\(\pi(\pi_0\) ENABLE = 1'b1;

\(\pi(\pi^2)\) HALF_FULL = 1'b0;

\(\pi(\pi^2)\) ('\pi^2);

\(\pi(\pi^2)\) ('\pi^2);

\(\pi(\pi^2)\) ('\pi^2);

\(\pi(\pi^2)\) ('\pi^2);
   endtask
HALF-FULL = 1'b1;

UP_DOWN = 1'b0;

#(T*2) RESET = 1'b1;

@(negedge CLK) ENABLE = 1'b1;

#(T*3/4) HALF-FULL = 1'b0;

#(T*12)

@(negedge CLK) ENABLE = 1'b0;

-end

endtask
Btask ModoFullUp(input integer ciclos_fullup); //TEST EN MODO FULL, UP and ENABLE
    egin
$display("Caso 1: TEST EN MODO FULL UP(%d ciclos)", ciclos_fullup);
      HALF_FULL = 1'b1;

UP_DOWN = 1'b1;

#(T*2) RESET = 1'b1;

@(negedge CLK) ENABLE = 1'b1;

#(T*12)

@(negedge CLK) ENABLE = 1'b0;

#(T*5);
Btask ModoFullDown(input integer ciclos_fulldown); //TEST EN MODO FULL, DOWN and ENABLE
      gin
$display("Caso 1: TEST EN MODO FULL DOWN (%d ciclos)", ciclos_fulldown);
      HALF_FULL = 1'b1;

UP_DOWN = 1'b0;

#(T*2) RESET = 1'b1;

@(negedge CLK) ENABLE = 1'b1;

#(T*12)

@(negedge CLK) ENABLE = 1'b0;

#(T*5);
  end
endtask
end
endtask
  endmodule
```

RTL Simulation:



Figura 2: RTL Simulation del controlador para un motor paso a paso con todas las tasks mencionadas arriba



Diseño de una máquina de estados para el juego de luces para el coche fantástico

Implementación en Verilog:

La implementación de *cartop_2* está dividida en 3 bloques:

- Bloco1: contiene el counter2 y el FSM_luces_kit_medvedev
- Bloco2: contiene el FSM_speed_mealy y el contador_up_down
- Bloco3: contador_variable

FSM_luces_kit_medvedev:

Máster Universitario en Ingeniería de Sistemas Electrónicos Sistemas Digitales Programables

Cartop_2:

RTL Viewer:




Figura 3: RTL Viewer del coche fantástico