

Tarea 1

Diseño de Sistemas Secuenciales

Sistemas Digitales Programables

Máster Universitario en Ingeniería de Sistemas Electrónicos

2020/2021

Irene Garcia do Amaral



Diseño de un decodificador de hexadecimal a 7-segmentos

Implementación en Verilog:

RTL Viewer:




Figura 1: RTL Viewer del decodificador de hexadecimal a 7-segmientos



Diseño de un contador parametrizable

Implementación en Verilog:

RTL Viewer:




Figura 2: RTL Viewer del contador parametrizable



Waveform:




Figura 3: Waveform del contador parametrizable

Implementación del Testbench:

Utilizando un testbench han sido realizadas 6 tasks para simulación:

- Test de reset
- Test de contador en modo UP
- Test del enable e reset en modo UP
- Test de contador en modo DOWN
- Test del enable e reset en modo DOWN
- Test de disable

```
`timescale 1ns/1ps
  module tb_contador ();
  localparam T = 20;
                                  CLK, RST_n;
ENABLE, UP_DOWN;
  reg
reg
                [ 4:0]
                                  COUNT;
// Instanciación del DUT (Device Under Test)

Econtador #(.fin_cuenta(20)) DUT (
    .iclk(CLK),
    .iRST_n(RST_n),
    .iENABLE (ENABLE),
    iun DOWN(UR DOWN)
        .iUP_DOWN(UP_DOWN),
.oCOUNT(COUNT),
        .oTC(TC)
□ begin
                RST_n = 1'b0;
CLK = 1'b0;
ENABLE = 1'b0;
UP_DOWN = 1'b1;
                 $display("COMIENZA LA SIMULACIÓN!");
#(T*1);
                 caso1(5);
caso2(6);
reset(3);
                 caso3(5);
Disable(4);
                 caso4(6);
reset(4);
                 $display("FIN DE SIMULACIÓN!");
                 $stop;
          end
```

Máster Universitario en Ingeniería de Sistemas Electrónicos Sistemas Digitales Programables

```
always

| begin
| t(T/2) CLK <= ~CLK;
| end
    /* ----- ZONA DE TASK ----- */
  UP_DOWN = 1'b1;

ENABLE = 1'b1;

RST_n = 1'b0;

#(T*ciclos_reset);

RST_n = 1'b1;
    end
endtask
 Etask casol(input integer ciclos1); //TEST EN MODO UP
Ebegin
Sdisplay("Caso 1: TEST EN MODO UP (%d ciclos)", ciclos1);
UP_DOWN = 1'b1;
#(T*2) RST_n = 1'b1;
@(negedge CLK) ENABLE = 1'b1;
#(T*22)
@(negedge CLK) ENABLE = 1'b0;
#(Traciclos1);
            #(1°22)
@(negedge CLK) ENABLE = 1'b0;
#(T*ciclos1);
     end
endtask
  ⊟task caso2(input integer ciclos2); //TEST COM ENABLE E RESET EN MODO UP ⊟begin
            Sdisplay("Caso 2: TEST COM ENABLE E RESET ACTIVOS EN MODO UP (%d ciclos)", ciclos2);
           fork

UP_DOWN = 1'b1;

RST_n = 1'b1;

ENABLE = 1'b1;

#(T*2)ENABLE = 1'b0;

#(T*4)ENABLE = 1'b1;

#(T*4)ENABLE = 1'b1;
      endtask
Etask caso3(input integer ciclos3); //TEST EN MODO DOWN
Ebegin
    $display("Caso 3: TEST EN MODO DOWN (%d ciclos)", ciclos3);
    UP_DOWN = 1'b0;
    #(T*2) RST_n = 1'b1;
    @(negedge CLK) ENABLE = 1'b1;
    #(T*22)
    @(negedge CLK) ENABLE = 1'b0;
    #(T*ciclos3);
-end
Entack caso4(input integer ciclos4); //TEST COM ENABLE E RESET EN MODO DOWN

Bloegin

Sdisplay("Caso 4: TEST COM ENABLE E RESET ACTIVOS EN MODO DOWN (%d ciclos)", ciclos4);

ork

UP_DOWN = 1'b0;
RST_n = 1'b1;
ENABLE = 1'b1;
#(T*2)ENABLE = 1'b1;
#(T*2)ENABLE = 1'b1;
#(T*4)ENABLE = 1'b1;
#(T*ciclos4);
join
end
endtask
L

Hask Disable(input integer ciclos_dis); //TEST DISABLE

Bbegin

Sdisplay("Caso DISABLE (%Ot ps)", $time);

RST_n = 1'b1;

ENABLE = 1'b0;

#(T*ciclos_dis);

end
endtask
   endmodule
```

RTL Simulation:



Figura 4: RTL Simulation del contador parametrizable con todas las tasks mencionadas arriba



Diseño de un registro de desplazamiento

Implementación en Verilog:

RTL Viewer:




Figura 5: RTL Viewer del registro de desplazamiento

Waveform:




Figura 6: Waveform del registro de desplazamiento

Implementación del Testbench:

Utilizando un testbench han sido realizadas 3 tasks para simulación:

- Test de reset
- Test de enable
- Test de funcionamiento del bit de desplazamiento (0 e 1).



Máster Universitario en Ingeniería de Sistemas Electrónicos Sistemas Digitales Programables

```
`timescale 1ns/100ps
   module tb_reg7shift ();
        localparam T = 20;
        reg iCLK, iRST_n, iENABLE, iSR;
        wire [6:0] oPR;
wire oSR;
       reg7shift DUT
             .iCLK(iCLK) , // input iCLK_sig
.iRST_n(iRST_n) , // input iRST_n_sig
.iENABLE(iENABLE) , // input iENABLE_sig
.iSR(iSR) , // input iSR_sig
.oPR(oPR) , // output [N-1:0] oPR_sig
.oSR(oSR) // output oSR_sig
        //defparam reg7shift_inst.N = ;
       initial
begin
  iCLK = 0;
  forever #(T/2) iCLK=~iCLK;
 begin
$display("COMIENZA LA SIMULACIÓN!");
#(T*1);
             iENABLE = 1'b1;
iSR = 1'b0;
caso1 (5);
Disable(2);
             reset(3);
             $display("FIN DE SIMULACIÓN!");
        $stop;
end
/* ----- ZONA DE TASK ----- */
       task reset(input integer ciclos_res);
begin
   $display("Caso reset (%d ciclos)", ciclos_res);
       iRST_n = 1'b0;
repeat (ciclos_res) @(negedge iCLK);
iRST_n = 1'b1;
#(T*ciclos_res);
end
endtask
       task Disable(input integer ciclos_en);
begin
$display("Caso Disable (%d ciclos)", ciclos_en);
            iRST_n = 1'b1;
iSR = 1'b1;
       @(negedge iCLK) iENABLE = 1'b0;
#(T*2)
@(negedge iCLK) iENABLE = 1'b1;
#(T*ciclos_en);
end
endtask
       task caso1 (input integer ciclos1);
begin
    $display("TEST DE FUNCIONAMENTO DEL BIT DE DESPLAZAMIENTO (%d ciclos)", ciclos1);
            iRST_n = 1'b1;
iENABLE = 1'b1;
            iSR = 1'b1;
@(negedge iCLK);
             #(T*7) iSR = 1'b0;
       #(T*ciclos1);
end
        endtask
 endmodule
```



RTL Simulation:




Figura 7: RTL Simulation del registro de desplazamiento con todas las tasks mencionadas arriba

Diseño del juego de luces del coche fantástico

Implementación en Verilog:



RTL Viewer:




Figura 8: RTL Viewer del coche fantástico

Waveform:




Figura 9: Waveform del coche fantástico

Implementación del Testbench:

```
`timescale 1ns/100ps
  module tb_cartop ();
       localparam T = 20;
       reg CLOCK_50;
reg [1:0] KEY, SW;
       wire [7:0] LEDG;
cartop cartop_inst
       .CLOCK_50(CLOCK_50) , // input CLOCK_50_sig .KEY(KEY) , // input [1:0] KEY_sig .SW(SW) , // input [1:0] SW_sig .LEDG(LEDG) // output [7:0] LEDG_sig
                                                                                       --> RESET
--> ENABLE
      initial
begin
   CLOCK_50 = 0;
   forever #(T/2) CLOCK_50=~CLOCK_50;
e
      initial
begin
    Sdisplay("COMIENZA LA SIMULACION!");
#(T*1);
            SW = 1'b1;
           caso1(10);
Disable(2);
            reset(3);
            $display("FIN DE SIMULACIÓN!");
       $stop;
```

Máster Universitario en Ingeniería de Sistemas Electrónicos Sistemas Digitales Programables

RTL Simulation:




Figura 10: RTL Simulation del coche fantástico