


RISC-V: È UN'ARCHITETTURA DI SET DI ISTRUZIONI (ISA) OPEN SOURCE E GRATUITA, A DIFF. DI X86 O ARM.

→ SEGUE IL PRINCIPIO RISC (REDUCED INSTRUCTION SET COMPUTER), OVVERO ISTRUZIONI + SEMPLICI E VELOCI PER MASSIMIZZARE L'EFFICIENZA.

→ PERMETTE A PICCOLE AZIENDE E RICERCATORI DI PROGETTARE CPU PERSONALIZZ.



QUESTA ALU CALCOLA AND, OR E SOMMA TENENDO CONTO DEL RIAPORTO IN INGRESSO

UN MULTIPLEXER SELEZIONA CON 2 SEGNALE (OPERATION) IL RISULTATO DA ANDARE IN OUTPUT:


OP = 00 : RESULT = A & B

OP = 01 : RESULT = A | B

OP = 10 : RESULT = A + B

PER AGGIUNGERE LA SOTTRAZIONE (SUB):

IMPOSTATO A 1 NEL BIT MENO SIGNIFICATIVO (LA 1° ALU)




SI AGGIUNGE UN MULTIPLEXER (0 INVERTITO RE CONTROLLATO) CON SEGNALE BINVERT IN MODO DA NEGARE B E INFINE AGGIUNGE RE $C_{in} = 1$ AL BIT MENO SIGNIFICATIVO.

PER AGGIUNGERE IL NOR BASTA AGGIUNGERE LA STESSA COSA PER A, CON MULTIPLEXER E SEGNALE DI CONTROLLO A-INVERT, SEGUENDO LA LEGGE DI DE MORGAN:

$$\overline{A \cdot B} = \overline{A} + \overline{B}$$

→ NOR

SCEGLIE SE SELEZIONARE B O $\overline{B}$.



DOPPIANCHE PER IMPLEMENTARE IL CONFRONTO IL RISC-V POSSIODE IL SLT (SET LESS THAN) CHE SERVE PER MEMORIZZARE IL VALORE BOOLEANO IN SEGUITO AD UN CONFRONTO:

SLT x5, x6, x7

IF (x6 < x7) THEN x5 = 1 ELSE x5 = 0

SLTU x5, x6, x7
(SENZA SEGNO)


SLTI x5, x6, 20
(CON UN VALORE)

COME SI IMPLEMENTA? → SE $A - B < 0$ ALLORA $A < B$

QUINDI BASTA CALCOLARE LA DIFFERENZA E CONTROLLARE IL BIT + SIGNIFICATIVO (SE = 1 È NEG.)

UN'ALTRA FUNZIONE È LA SEGNALEZIONE DI **OVERFLOW**, CONTROLLANDO IL **CARRY-OUT** E IL **CARRY-IN** DELLA CIFRA + SIGNIFICATIVA.


Quindi la nuova ALU sarà:




AVREMO UN NUOVO INPUT CHE PER TUTTE LE ALU TRAMME QUELLA SIGNIFICATIVA SARÀ MESSO A 0.

IL SET CHE PORTA IN USCITA IL
SEGNO NELL' ALU + SIGNIFICATIVA
E L'OVERFLOW.

DOPONCHÉ SI CONTROLLA SE IL
RISULTATO È **ZERO** COLLEGANDO
TUTTI I RISULTATI DELLE ALU AD
UNO ~~DEI~~ **NOR** (SE SONO TUTTI 0
ALLORA L'USCITA È 1).



SCHEMA RIASSUNTIVO: (INTERFACCIA ALU A 32 BIT)



ANEG	BNEG	OP	C-IN	
0	0	00	X	A AND B
0	0	01	X	A OR B
0	0	10	0	A + B
0	1	10	1	A - B
1	1	00	X	A NOR B
1	1	01	X	A NAND B
0	1	11	1	SLT