

SRAM E DRAM:



SRAM (STATIC RANDOM ACCESS MEMORY):

- LE + VELOCI (ALCUNI MARG)
- LE + COSTOSE

UTILIZZATA PER REALIZZARE LE CACHE

TECNOLOGIA: BASATA SU FLIP FLOP (LATCH D)

A CUI IN OUTPUT VIENE MESSO UN BUFFER TRI-STATE PER ESSERE O MENO ABILITATO A MANDARE IL SUO CONTENUTO.




SRAM DA $2M(2^{21})$ CELLE, CIASCUNA DA 16 BIT.

CHIP SELECT → SELEZIONA UNO DEI CHIP DI MEMORIA NEL CASO LA MEMORIA COMPLETA SIA FORMATA COMPLETANDO + CHIP.

WRITE → (CON ENABLE = 0) ABILITA LA SCRITTURA DI DATO IN NELLA CELLA SELEZIONATA DA INDIRIZZO.


OUTPUT ENABLE → (WRITE = 0) ABILITA LA LETTURA DELLA CELLA SELEZIONATA DA INDIRIZZO, IL CUI CONTENUTO SARÀ LETTO DA DATO OUT.

→ SERVIREBBE UN DECODER ENORME (2^{21} USCITE) → SI USA UN' ORGANIZZAZIONE A MATRICE.



L' INDIRIZZO È DI 22 BIT ($4M = 2^{22}$), LO SPEZZIAMO IN 2: 12 BIT PER SCEGLIERE LA RIGA E 10 BIT PER SCEGLIERE LA COLONNA.


QUINDI IL DECODER SCEGLIE UNA DELLE 4096 RIGHE IN OGNI BLOCCO DI MEMORIA MENTRE IL MUX SELEZIONA (FA PASSARE) UNA DELLE 1024 COLONNE PER OGNI BLOCCO IN MODO CHE GLI 8 MUX COMPONGONO UN DATO DI 8 BIT.



DRAM (DYNAMIC RANDOM ACCESS MEMORY):

- SONO DINAMICHE PERCHÉ I DATI OGNI VOLTA DEVONO ESSERE RIPRISTINATI (REFRESH) PERCHÉ I DATI VENGONO MEMORIZZATI CON UN CONDENSATORE CHE SI SCARICA DOPO ALCUNI MNC.
- PER LEGGERE/SCRIVERE SI USA 1 SOLO TRANSISTOR.

VANTAGGIO: MENO COSTOSO. SVANTAGGIO: MINORE VELOCITÀ (PER IL REFRESH).



IL FUNZIONAMENTO È SIMILE ALLA MATRICE DELLA SRAM.

MA QUI UTILIZZIAMO SOLO 11 BIT DI INDIRIZZO

QUINDI SI DIVIDE IN 2 FASI:

- **RAS**: UTILIZZIAMO GLI 11 FILI PER METTERE METÀ DELL'INDIRIZZO PER TROVARE LA RIGA (CHE SI MEMORIZZA) ATTIVANDO IL SEGNALE RAS.
- **CAS**: RUTILIZZIAMO GLI STESSI 11 FILI PER METTERE LA SECONDA METÀ DELL'INDIRIZZO PER TROVARE LA COLONNA (IL BIT SPECIFICO DELLA RIGA DI PRIMA) ATTIVANDO IL CAS.

TUTTO QUESTO MI DA 1 SOLO BIT PER LEGGERE 1 BYTE DOVE È METTERNE 8.

STANDARD DDR:

LE SDRAM EFFETTUANO ACCESSI SINCROMEZZATI CON IL CLOCK. QUINDI È + VELOCE PERCHÉ NON SERVONO SCAMBI DI SEGNALI DI CONTROLLO PER SINCRONIZZARE CPU E RAM.

LE SDRAM DOUBLE DATA RATE (DDR) SCAMBIANO DATI SIA SUL FRONTE DI SALITA CHE SUL FRONTE DI DISCESA DEL CLOCK, RADDOPPIANDO IL NUMERO DI TRASFERIMENTI.

EVOLUZIONE: DDR3 → DDR4 → DDR5 DIMINUISCE IL VOLTAGGIO E AUMENTA LE PRESTAZIONI.