基于 RISC-V 处理器的
串口视觉识别与点阵显示系统

技术报告　2026 年 11 月 3 日

摘要

本作品面向远程 FPGA 实验与边缘视觉应用，构建兼容 RV32I 并扩展 Zmmul 硬件乘法的五级流水处理器，集成两路 I/D Cache、分支与返回预测、机器态控制、串口外设及 INT8 DMA。系统在同一位流中支持数字与十类汉字识别，把数字 0 至 9 显示为点阵数字，把“上、下、左、右”转换为箭头，用于社区服务大厅窗口号及方向标识转译。PG2L200H 主版在 66MHz 下完成 2000 次实板 CoreMark 运行，计时 11.004621 秒，取得 181.741831 CoreMark、2.753664 CoreMark/MHz，全部 CRC 及正确性校验通过；旧 27MHz 实板基线为 24.053533 CoreMark。主版已完成 PDS 实现，两套主版中较低的 Fmax 估计约 69.7MHz，仍不作为实板极限。数字与汉字训练端独立测试成功率分别为 97.25%和 90.17%，整机 RTL 完成 53 个 UART 事务、18 次推理和 3840 项检测头比较。报告分别记录仿真、厂商实现和实板证据。聊天大模型、语音识别与语音大模型列为后续功能。

第一部分　作品概述

1.1 功能与特性

处理器采用 IF、ID、EX、MEM、WB 五级流水，支持 RV32I 基础整数运算、访存和控制转移，并增加 MUL、MULH、MULHSU、MULHU 四条 Zmmul 乘法指令；DIV 和 REM 仍按非法指令处理，因此不称为完整 RV32IM。主版 I Cache 为 8KiB、D Cache 为 4KiB，均两路组相联；128 项 BTB 与两位饱和计数器、直接 JAL 预测及 16 项返回地址栈协同预测控制流。multimodal_top 固件内嵌数字与十类汉字模型，默认数字模式，可经串口切换。CPU 组织 INT8 推理和后处理，通过 MMIO 驱动 16×16 点阵显示数字、方向箭头或问号。图片由电脑预处理后经串口输入，网站摄像头仅观察板卡，不是 FPGA 图像采集接口。

1.2 应用领域

系统适用于远程处理器教学、低分辨率单字符识别，以及社区医院、政务大厅等场所的号码与方向标识转译原型。例如，将单字符窗口号“5”转换为清晰的点阵数字，将“上、下、左、右”转换为箭头，帮助使用者理解楼层或通道方向。当前模型面向单个完整字符；复杂背景、多位数字和多字文本需增加分割与数据适配。当前应用不包含位置感知和自动路线规划，具体显示用途与演示流程见 2.4。

1.3 主要技术特点

CPU 与 INT8 DMA 通过 MMIO 协作，视觉模型常量及缓冲位于数据 RAM，写直达 D Cache 与 fence 保证当前只读 DMA 的数据可见性。视觉推理采用 INT8 权重、INT32 偏置与累加、ReLU6 Q4 及 INT16 Q4 检测头，不依赖浮点计算。当前发布构建另含聊天运行时预研代码，其软件浮点依赖不属于视觉路径。双视觉模型及字形随存储映像编入位流；PDS 在本地完成综合和布局布线，远程网站仅需上传.sbit。

1.4 主要性能指标

表 1　核心配置与已取得的指标

指标	结果	验证范围
处理器	RV32I 兼容＋Zmmul 五级顺序流水	134 次 PASS 另 2 次预期非对齐陷阱
主版缓存与预测	I8KiB / D4KiB BTB128 / 返回栈 16 项	两路组相联 RTL 与 PDS 实现
时钟	27MHz 输入 66MHz 主版 约 69.7MHz 较低估计	27MHz 旧版及 66MHz 基准 均已有实板 CRC 通过 估算不等于实板极限
旧版 CoreMark	24.053533 0.890872/MHz	PG2L200H 27MHz 实板 1000 次 41.573933 秒
主版 CoreMark	181.741831 2.753664/MHz	66MHz 实板 2000 次 11.004621 秒
串口	115200 8N1	图像五段 1036 字节 旧版本实板已跑通
数字 / 汉字成功率	97.25% / 90.17%	训练端独立测试 非批量实板准确率
历史数字推理	约 57.2ms	11 月 1 日旧数字固件两图
点阵及模型切换	16×16 数字和四箭头	数字 3 及上箭头实物照片 全字形与版本对应待补

1.5 主要创新点

（1）在兼容 RV32I 的五级内核中增加 Zmmul 乘法、两路缓存和控制流预测，结合编译优化提高单位频率执行效率。

（2）CPU 与 INT8 DMA 分工完成控制后处理与卷积点积，同一位流内集成数字和汉字模型，运行时切换并复用图像协议。

（3）将识别结果转换为实体点阵号码或箭头，加入置信门限、连续帧确认和最近 16 次记录，形成可观察的生活场景原型。

（4）分别提供性能主版与小缓存资源对照，关联源码、程序、位流、PDS报告和验证记录，量化速度、频率及资源之间的取舍。

1.6 设计流程

先完成内核、Cache、控制和外设回归，再接入 INT8 DMA 和定点模型；按训练、验证、测试划分导出权重，并完成 C 与 RTL 逐值核对。随后集成双模型切换、点阵扫描及显示策略，验证控制命令和图像请求的兼容性。最终以 PDS 生成目标.sbit，在远程实验箱检查串口回包和实体显示。模型训练、主机验证、厂商实现与实板观察分别记录，避免混用验证层级。

第二部分　系统组成及功能说明

2.1 整体介绍

系统由离线训练工具、主机图片编码工具、远程串口通道、FPGA 处理系统和实验箱点阵组成。主机负责量化与封包；FPGA 中的 CPU 选择识别模型，调用 INT8 DMA 执行卷积点积，再完成重定标、类别和检测框解码。结果分为两路：经 UART 返回主机用于叠框核对，经点阵 MMIO 输出号码或方向图形。图像推理由 FPGA 执行，主机转换和显示不替代板上计算。




图 1　当前视觉识别与点阵输出链路示意

当前完整应用顶层为 multimodal_top，CoreMark 基准顶层为 advanced_top，两者分别生成位流并绑定资源时序报告；原独立数字与汉字源码保留为历史基线。数字、汉字权重和字形随 ROM/RAM 初始化内容编入.sbit，视觉演示无需额外装载模型。网站只支持.sbit 上传不影响这些内嵌小模型。图 1 为实现链路示意，不代替实物验收照片。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

当前实验平台为远程实验箱的 PG2L200H-6 FBB676。板载 sys_clk 输入为 27MHz，主版通过 GPLL 产生 66MHz CPU 时钟，CPU 与片内存储按 1：1 工作；PLL 采用 F44/O18、VCO 为 1188MHz。66MHz 已完成 PDS 综合、布局布线及已定义时序约束检查，本次 CoreMark 实板 2000 次运行也已通过校验。扩展应用保留 DDR 接口供后续研究，当前视觉推理使用片内模型与缓冲，不依赖聊天模型就绪。

表 2　当前远程接口约束

信号	引脚或参数	用途
sys_clk	D18 27MHz	系统时钟
rst_n	C22 低有效	复位与上电同步释放
uart_rx	AC26	接收主机图像包
uart_tx	AB26	输出启动信息及识别回包
串口格式	115200 8N1	8 位数据 无校验 1 停止位

2.2.2 机械设计介绍

系统复用实验箱开发板，没有独立机械结构、自制外壳或机械执行机构。当前成果集中在 RTL、裸机软件、模型和串口闭环，不将实验箱本体计为自行设计的机械成果。

2.2.3 电路各模块介绍

CPU 内核设有 32 个 32 位通用寄存器，x0 恒为零。IF 预测下一 PC 并取指，ID 译码和读寄存器，EX 运算及判断分支，MEM 处理数据访问，WB 回写。MEM/WB 结果可前递至 EX；load-use 相关插入停顿；存储等待保持请求载

荷稳定；误预测、异常和中断重定向清除错误路径。最新冻结配置的指令、随机及异常回归取得 134 次 PASS，另有 2 次预期非对齐陷阱。图 2 说明五级处理关系，Zmmul 乘法与旁路的正确性另以专项回归核对。




图 2　五级流水与相关处理关系

主版预测器使用 128 项直接映射 BTB 保存标签和目标地址，配合两位饱和计数器预测条件分支方向；直接 JAL 提前生成目标，16 项返回地址栈预测函数返回。IF 阶段使用预测，EX 阶段按实际结果修正；预测错误触发 PC 重定向和流水冲刷。该设计仍为顺序单发射，不包含乱序执行或超标量发射。主版 I Cache 为两路 256 组、D Cache 为两路 128 组，每行 4 字、每字 4 字节，容量分别为 8KiB 和 4KiB，行长 16 字节。缓存阵列映射到片内 BRAM，标签位宽按可达地址收缩。D Cache 采用写直达与写分配，MMIO 绕过缓存，并用 EX 地址预读及同拍写响应减少等待。I Cache 保留顺序预读、补行请求字前递，将数据选择与请求握手资格解耦以缩短关键路径。无后端等待时四拍补行可连续完成，使用内部握手总线，不是 AXI4。小缓存 60MHz 对照版使用 I4KiB、D2KiB 及 BTB64，仅用于 CoreMark 资源效率比较。

控制模块支持 M 态 mstatus、mie、mtvec、mepc、mcause、mtval 等 CSR，以及 ECALL、EBREAK、MRET、WFI。同步异常记录故障状态，机器外部、软件和定时器中断按优先级在精确指令边界进入。定向 RTL 回归覆盖 12 次同步陷阱与 11 次中断入口。本设计面向单 M 态，不含 U/S 态、虚存和完整特权架构认证。

INT8 DMA 通过 MMIO 取得输入与权重的 RAM 地址、向量长度和 32 位偏置值，对有符号 INT8 向量乘加并返回 32 位结果。每帧固定网络共触发 4080

次点积。CPU 组织卷积窗口并完成激活和解码；当前 DMA 只读 RAM，CPU 使用写直达及 fence 保证可见性，不据此宣称任意多主设备缓存一致性。

表 3　链接存储与关键 MMIO 区域

区域	地址或容量	作用
指令 ROM	0x0000 至 0xFFFF 64KiB	Harvard 独立代码存储
数据 RAM 链接区	0x1000 至 0xEFFF 56KiB	视觉模型 常量 全局与缓冲
保留栈	0xF000 至 0xFFFF 4KiB	运行时调用栈
UART 及计数	0x10000000 起	数据 状态 周期及测试结果
INT8 DMA	0x10000100 起	点积参数 启动 状态及结果
GPIO 及 Cache 统计	0x10000200 及 0x10000300 起	IO 控制与命中缺失统计
CLINT	0x02000000 等	MSIP MTIME MTIMECMP
点阵控制	0x10000400 起	使能 字形 亮度与状态
DDR 状态与窗口	0x10000500；0x80000000 起	后续扩展接口；不存当前视觉常量

Harvard 指令 ROM 和数据 RAM 各 64KiB，相同数值地址对应不同物理存储。RAM 链接区从 0x1000 起 56KiB，0xF000 至 0xFFFF 保留 4KiB 栈。最新完整应用固件.text 为 43820B、.rodata 为 22104B、.data 为 4B、.bss 为 11364B，包含聊天预研代码；这些是程序链接占用，不是仅视觉模块资源，也不是 FPGA 的 LUT 或 DRM 数量。大型对话权重不在上述存储映像中。

2.2.4 实体点阵显示接口

显示模块复用实验箱 16×16 单色点阵和四路 74HC595 接口，采用 16 列扫描。CPU 通过 0x10000400、0x10000404 和 0x10000408 设置使能、字形及亮度，驱动在整帧边界更新配置；移位和锁存阶段消隐。数字采用 5×7 字模放大并居中，四方向使用独立 16×16 字模。66MHz 配置的串行移位时钟为 500kHz，一帧 1056016 个 CPU 周期，约 16.000242ms，即约 62.5Hz。该刷新率描述显示扫描，不代表视觉推理帧率。

点阵接口约束已与配套示例的 20 个端口属性核对一致，并纳入当前 PDS 工程。当前 LED 仍用于处理器运行状态，普通按键尚未接入导引应用；因此不能把预留 GPIO 描述为已完成按键导航。已补数字 3 及向上箭头静态实物记录，其余方向、亮度效果和动态录像仍列入实板验收。

2.3 软件系统介绍

2.3.1 软件整体介绍

软件分为训练导出、主机编码显示、裸机运行和验证构建四部分。训练在另一台电脑完成，记录环境为 Python 3.12.10 与 RTX 5060；本机核验和集成权重、偏置、逐层移位及 sigmoid 表，构建保存头文件哈希。当前使用 xPack riscv-none-elf-gcc 15.2.0，视觉核心采用-O2，其余控制与运行时主要采用-Os；视觉构建使用-march=rv32i_zicsr_zifencei_zmmul、-mabi=ilp32、-mno-relax、-ffreestanding 及-nostdlib 等参数。CoreMark 独立采用 3.4.1 所列-O3 配置。工具链发行版及可执行文件名称与赛题列出的 riscv32-unknown-elf-gcc 不同，提交时应说明等价性或按指定发行版复编。

2.3.2 软件各模块介绍

视觉模块使用同一五层网络结构：1→8 的 5×5 步长 2 卷积，8→16 及 16→16 的 3×3 步长 2 卷积，16→32 的 3×3 步长 1 卷积，最后 32→15 的 1×1 检测头。隐层 ReLU6，输出 4×4×15 共 240 个值；每格包含框参数、目标存在得分和十类 logits。它是自定义 YOLO 式单字符检测器，未移植官方 YOLOv5 或 YOLOv8；当前视觉应用不依赖大语言模型。

数字训练使用 MNIST 的 60000 张训练来源图，按类别分为 55000 张训练、5000 张验证，官方 10000 张测试图在模型选定后才评估。数字图保持原生 28×28，按整数规则量化到 0～16，再补两像素黑边到 32×32。汉字使用 CASIA 真实手写命令字子集，192、48、60 名书写者分别用于训练、验证和测试且互斥；完整字符前景长边归一化为 20 像素后居中置于 28×28，再量化和补边。

图像请求沿用 A5 59 同步头、8 字节头部、1024 个 0 至 16 像素和 2 字节 CRC，总长 1036 字节。CRC 采用 CCITT-FALSE，初值 FFFF、多项式 1021，覆盖同步头后的头部与像素，低字节先传。完整校验通过后，根据当前模式调用数字或汉字推理；5A 59 回复包含状态、序号、框、类别、周期与 CRC，单框短回复为 22 字节，不包含图像像素。新增 A5 43 控制帧负责模式切换、显示配置、状态和历史查询，保持原图像帧格式不变。

主机工具将同一请求分成 256、256、256、256、12 字节五次写入，段间不附加头部或换行。主版每字节等待上限为 3960000000 周期，在 66MHz 下仍为 60 秒。早期诊断曾显示长包仅收到 513 字节；五段方案已在旧版本实板跑通，但证据不足以将原因归为网站固定长度限制。新图片只需更换请求，不必重烧同一识别固件。

后处理采用定点 sigmoid、十类 argmax 及 IoU 阈值 0.5 的 NMS，最多返回四个框，但训练对象仍为单个完整字符。数字与汉字是两个十分类权重集合，由人工控制命令选择；当前不支持混合输入的自动模型判断。汉字标签 0 至 9 依次为开、关、上、下、左、右、正、反、停、行，其中 2 至 5 映射为点阵箭头，其余汉字不映射为方向。主机叠框的底图来自发送缓存，结果来自板卡回包；类别 ID 必须按当前模式解释。

2.3.3 双模型选择与显示策略

控制命令 02 携带一个字节：0 选择数字，1 选择汉字；切换成功后清空当前显示并重置连续确认计数。正常图像推理后，最高目标存在得分达到门限时显示数字或四方向箭头；未检出、低于门限或无法映射的汉字显示问号。默认门限 160/255、连续确认 1 帧，可配置为 1 至 16 帧；尚未达到连续要求时显示忙碌图形。该得分不是校准后的类别正确概率。

显示亮度可配置为 0 至 255；最近 16 次识别的模式、类别、得分和显示字形可通过串口查询。CRC 错误请求被拒绝，原显示保持，不能将其解释为新结果。当前连续帧来自依次上传的图像请求，不表示存在实时摄像头采集。

2.4 点阵显示的生活应用

2.4.1 社区服务大厅标识转译

面向社区医院或政务大厅，点阵可作为窗口号码和方向标识的简化提示终端。电脑上传裁剪后的单字符图片，FPGA 识别后把号码保留为数字，把方向汉字转换为箭头。数字输出用于说明“哪个窗口或楼层”，箭头输出用于说明“朝哪个方向”；实体屏使结果可以直接被观察，主机叠框则用于核对识别依据。该原型的适老化价值在于简化符号呈现，实际可读性仍需用户测试。

表 4　标识输入与实体点阵的应用对应

输入或状态	点阵输出	生活场景中的用途
数字 0 至 9	对应数字	单个窗口号、楼层号或取物编号
上、下	向上、向下箭头	楼层方向提示
左、右	向左、向右箭头	通道或服务窗口方向提示
未检出或低置信	问号	提示重新裁剪或提供清晰图片
等待连续确认	忙碌图形	表示结果尚待一致性确认




图 3　号码与方向提示的点阵字形示意

现有演示按图片逐张显示：发送数字“5”后显示 5，切换汉字模式后发送“右”显示右箭头，再发送“上”显示上箭头。它呈现输入标识的含义，不会由数字 5 自动推导路线，也不会定位使用者。目的地与方向轮播、路线查表和按键逐步引导属于 4.4 所列后续应用。

2.4.2 远程演示与观察步骤

上传 multimodal_pg2l200h_maxperf_66mhz.sbit 后，将网页串口设为 115200、8N1，发送和接收均选 HEX，关闭附加回车换行。先确认串口状态，再按五

段发送数字图片并核对回包和实体点阵；上一请求完成后，可用下列控制帧切换汉字模式。新 66MHz 完整应用的这套流程仍需实板复核。CoreMark 是另一份基准位流，其接收显示应选文本或 ASCII，不按图像 HEX 协议操作。

汉字模式：`A5 43 01 02 01 00 01 00 01 AF 4F`
成功回复：`5A 43 01 02 01 00 00 00 00 BE 68`

收到控制成功回复后，按汉字训练口径预处理完整字符并检查量化预览，再发送图片。类别 2、3、4、5 分别表示上、下、左、右，应与点阵箭头及输入图片共同核验，不能按数字类别解释。原始文本“上”不等于图像请求；复制五段 HEX 时保持顺序且不附加换行。

数字模式：`A5 43 01 02 01 00 01 00 00 8E 5F`

演示记录应同时保存输入图片、模式命令、完整回包和监控画面，检查数字及四个箭头是否旋转或镜像。由于单次图片上传与显示轮换由操作人员控制，本阶段不声称具备自动摄像头读牌、连续视频识别或自动导航。

第三部分　完成情况及性能参数

3.1 整体介绍

处理器、存储控制与外设已实现并在所述范围通过回归，66MHz 主版 CoreMark 及完整识别应用均已完成 PDS 实现。旧 27MHz 及新 66MHz 已有完整成绩段和 CRC 通过的 PG2L200H CoreMark 实板记录；数字 3 与完整向上箭头已有实物照片；60MHz 资源对照、新 66MHz 完整视觉应用及全字形显示仍待实板验收。功能实现与竞赛验收分别评价，不以任务数量换算总体完成百分比。聊天、语音识别及语音大模型继续列为后续功能。

表 5　六项原始任务的完成情况

任务	当前状态	实现与证据	验证边界
基础 1 RV32I 内核	已实现并扩展 Zmmul	134 次 PASS 另 2 次预期陷阱	非完整 RV32IM 认证
基础 2 流水线	已实现并优化	五级 前递 停顿 冲刷 66MHz PDS 实现通过	66MHz 基准已实板 最高稳定频率待测
基础 3 外设	已实现	UART FIFO GPIO CLINT 历史数字串口实板闭环	外接 GPIO 未逐项实测

任务	当前状态	实现与证据	验证边界
高阶 1 存储优化	RTL 与 PDS 通过	两路 I8KiB/D4KiB 2004 项模块检查	新 66MHz 应用待板测
高阶 2 高级控制	限定 M 态实现	BTB128 返回栈 16 项 CSR 异常和中断	不含 U/S 态及虚存
高阶 3 AI 融合	联动已实现	双模型 INT8 点阵 53 事务 18 次 RTL 推理 数字 3 及上箭头实物图	批量识别及其余字形仍待实板复核

3.2 工程成果

3.2.1 机械成果

本系统没有独立机械结构和执行机构，机械成果项不适用。实验箱作为运行平台复用，不将平台外壳、供电或板卡本体列为自行制作成果。

3.2.2 电路成果

当前电路交付包含 advanced_top 的 CoreMark 基准和 multimodal_top 的完整应用。两者由 PDS 2023.2-SP3-ads 为 PG2L200H-6 FBB676 生成 66MHz 目标.sbit，可通过平台固件入口上传；完整应用保留双模型、控制协议、点阵和 DDR 接口。另提供 60MHz 小缓存 CoreMark 对照位流，用于资源效率评估，不作为完整识别应用。历史独立数字与汉字构建及其实板记录单独保留。图 4 为本项目使用的 FPGA LAB Developer 远程平台历史数字版工作区。当前部署采用本地 PDS 编译后上传.sbit，图片与控制命令仍经网页串口发送；该截图说明平台环境，不作为当前点阵实物效果的证明。




图 4　FPGA LAB 远程实验平台数字版工程工作区

当前两套 66MHz 主版均已完成 PDS 综合、器件映射、布局布线和位流生成，Slow/Fast 两角的已定义约束通过。完整应用保留原 DDR 请求 8ns、响应 20ns 等 CDC 边界，没有为升频放宽这些约束；异步上电复位按既有例外处理。结论限于报告定义的时序模型和接口约束，不等同于外部 IO 时序、DDR 物理读写或实体点阵验收。详细资源和频率证据见 3.4.2 及 3.4.3。

3.2.3　软件成果

训练交接包保存浮点权重、INT8 模型、C 头文件、数据划分、训练历史和参考向量。本机新增隔离模型目录构建、权重核对、C 参考和整机部署脚本，保留旧生产模型。复制助手对五段长度、SHA256 与 CRC 进行校验；主机可视化将发送图像与实板回传结果组合显示，便于核对坐标和分类。

2026 年 11 月 2 日完成 Windows 10/11 x64 便携主机工具，整合图片转串口、五段 HEX 复制、本地 COM 发送、HEX/BIN 还原、CRC 校验及同序号叠框。58 项检查和独立目录迁移自检通过；本地 COM 采用回环模拟，尚未在第二台实体电脑测试。主机叠框用于调试核对，板端 16×16 点阵用于向使用者呈现号码和方向，二者为不同显示路径。该工具不执行模型推理。

表 6　主要可复核成果记录

成果类别	记录或产物	检查内容
主版 CoreMark 位流	coremark_pg2l200h_maxperf_66mhz_2000iter.sbit	66MHz 主版基准
主版完整应用	multimodal_pg2l200h_maxperf_66mhz.sbit	数字 汉字 点阵 串口
资源效率对照	coremark_pg2l200h_resource_comparison_60mhz_2000iter.sbit	60MHz 小缓存 仅 CoreMark
冻结发布清单	maxperf_release.json candidate_scores.json	程序与位流哈希 性能 资源与时序
旧 27MHz 实板记录	coremark_board_20261103 下 summary.json 与 user_uart.log	完整 UART CRC 及计时
新 66MHz 实板记录	coremark_board_66mhz_20261103 下 summary.json 与 user_uart_raw.txt	2000 次 计时与 CRC 与 RTL 周期对照
厂商实现审计	两套 66MHz 工程的 independent_pds_audit.json	器件 实现报告 时序与资源
视觉及点阵回归	application_validation_decouple66 vision_decouple66 及 matrix_66000000	53 事务 18 次推理 引脚与字形
训练与历史数字实板	model_report.json 及 board_response_verified.json	模型独立测试 旧数字回包
便携主机工具	ImageSerialTool.exe Windows 便携 ZIP	五段复制 双向转换 58 项检查

3.3 特性成果

3.3.1 处理器与模块验证

表 7　RTL 回归指标

项目	结果	说明
当前 CPU RTL 回归	134 次 PASS 另 2 次预期非对齐陷阱	含基础指令、乘法、随机及异常 不把陷阱计入算法 PASS
基础 RV32UI 子集	41 套算法 82 次运行	零等待及随机等待 为上述验证的基础范围
乘法综合网表	每份 33404 次比较	7 种合法旁路上下文×4772 不是整 CPU 门级 CoreMark

项目	结果	说明
Cache	2004 项检查 800 次随机事务	LRU 子字访问 等待与错误
机器态控制	12 次同步陷阱 11 次中断入口	含精确状态及嵌套路径
GPIO 及 CLINT	58 项检查通过	寄存器和事件逻辑
UART FIFO	96 项检查通过	收发队列及状态逻辑

缓存局部性微测试的 128 次 CPU 请求只产生 4 次后端读取，减少 96.875%；该比例仅对该微测试成立，不代表所有负载命中率或整机性能提升。指令测试中的 FENCE.I 使用可写统一存储测试环境，不据此宣称当前 Harvard 指令 ROM 支持自修改代码。适用算法通过也不等于完整 RISC-V 认证。

3.3.2 模型训练与定点一致性

表 8 训练端独立 INT8 测试结果

模型	训练与测试	类别及 IoU 成功率	Precision	验证层级
数字 0 至 9	30 轮 最佳 28；测试 10000 图	97.25%	97.23%	训练端整数测试
十类汉字	80 轮基础+80 轮 QAT 最佳 61；600 正图+60 空白	90.17%	90.32%	训练端书写者互斥测试

表 8 的成功条件为类别正确且预测框 IoU 不小于 0.5。数字定位召回率为 99.23%，汉字为 99.83%；汉字 60 张空白均未检出目标。

matched_class_accuracy 只针对定位匹配的样本，不作为全体图片准确率。模型按验证集选择，测试集不参与调参或 checkpoint 选择。完整汉字图像集未包含在此次交接包中，其 600 张指标来自训练端报告，本机重核权重和导出向量。

历史两模型集成验证核对数字 12 个、汉字 21 个导出向量的检测头与框，共 7920 个值；8 个整机用例核对 1200 个完整头值。当前 66MHz 完整应用再次完成 53 个 UART 事务、18 次视觉 RTL 推理和 3840 项原始检测头比较，覆盖模式切换、显示配置、历史查询及原视觉协议，模型和输出与原版一致。不同阶段记录分别保留，不合并作为实板样本量。

3.3.3 历史数字固件实板结果

2026 年 11 月 1 日，用户在远程板卡烧录历史独立数字固件后，分别发送固定 MNIST 测试图 8 与 3，并提供完整实板串口回包。本机核算 CRC、序号与检测字段，两个 22 字节短回包均与对应 RTL 结果逐字节一致。图 5 以发送像素为底图叠加检测框与类别；回包本身不含像素。这些结果对应历史数字构建，不代表当前多功能位流已完成同条件性能复测。



图 5　已发送图像叠加数字 8 与 3 的实板回传结果

表 9　两张数字图的实板结果

真值	序号	框 xywh	周期	27MHz 换算	CRC
8	28	6 6 22 21	1543482	57.166ms	15B4
3	3	6 7 21 20	1544731	57.212ms	E270

两次预测类别分别为 8 与 3，目标存在得分分别为 251/255 和 255/255；该得分不是类别正确概率。数字 8 的输入来自测试集零基索引 61，数字 3 来自首个标签 3 的样本索引 18，图片选择未按模型预测挑选。两帧实板成功不等于整套测试集的实板准确率已测量。

数字 3 完整回包如下，便于独立复算字段与 CRC。

```
5A 59 01 00 03 00 01 00 1B 92 17 00 06 07 15 14 03 FF 00 00 70 E2
```

约 57.2ms 由历史固件报告的周期按 27MHz 换算，不含图像发送、分段间隔及网页桥延迟。1036 字节输入在 115200、8N1 下的裸串口理论下限约 89.93ms，不能据此声称端到端视频帧率。当前状态回包另有最近推理周期，但未与完整输入图片形成独立配对证据，本报告不据此计算优化提升。汉字与点阵完整实板验收仍需补充。

3.3.4 性能对比与验证边界

旧模型同输入的整机 RTL 对比中，INT8 DMA 推理为 1491083 周期，RV32I 软件点积为 48720632 周期，周期比为 32.67 倍，原始检测头和框一致。这是旧模型及其固定工作负载的 RTL 结果，尚未对新模型重复软件基线测量，不能写成新模型实板加速比。

在相同视觉回归输入下，优化前后 18 次推理总周期由 21408495 减至 19168150，下降 10.4647%，折合同频计算吞吐提高约 11.6878%，检测头及结果保持一致。该比较来自 RTL 仿真，且前后 ELF 不同，收益包含硬件与编译变化，不能归因于单一流水线修改，也不能作为端到端实板加速比。历史 Basys3 分支记录保留归档，本章评分以 PG2L200H 证据为主。

当前 66MHz CoreMark 已取得一次超过 10 秒且 CRC 通过的实板成绩，后续重点转为重复运行稳定性、60MHz 资源对照、算法片上波形，以及汉字批量识别、实体点阵方向和端到端延迟。当前资源效率按发布主版的 8071 LUT 计算。聊天、语音大模型、多字符混合识别、自动路线查询及按键导引属于后续研究，接口预留和主机参考不作为板端完成证明。

3.3.5 点阵集成与当前实板状态

66MHz 点阵引脚级模型按四路 74HC595 输出重建帧，完成 249460492 次引脚断言、67 帧和 1034 次锁存，覆盖数字、四箭头、问号、空白与忙碌图形，以及列序、消隐、整帧更新、亮度和复位。实际综合网表还完成 17 种字形、272 列零差异及 544 项相关位检查。此前实板反馈箭头持续缺右半边。本次补充的图 6 和图 7 可见数字 3 及完整向上箭头，在该次向上箭头画面中未见右半边缺失；其余字形、方向、亮度和连续运行仍须复核。

图 6 和图 7 为用户提供的实验箱点阵实物照片，分别记录数字 3 和向上箭头。数字可用于窗口或楼层号码提示，箭头可用于上行方向提示；两图补充了实体显示效果证据。




图 6　实验箱点阵数字 3 显示实物照片




图 7　实验箱点阵向上箭头显示实物照片

照片保留原始画面，仅等比例排版。照片未与位流版本、主频、输入图像及串口回包绑定，记录范围为所示字形；曝光也不作为亮度或刷新率测量。全字形与识别到显示的完整流程仍需另行验收。

2026 年 11 月 3 日早期构建的 51 字节实板状态回包通过 CRC 校验：数字模式、已处理及接受图像各 1 帧，显示寄存器 glyph=8，DDR 控制器状态为 1。这证明当时状态通道工作并记录了显示字形，不能证明新 66MHz 构建的屏幕方向、DDR 容量或物理读写。模型大小和已上传量为 0，model_ready=false，故聊天尚不可用；状态查询不作为完整聊天或显示验收。

3.4 CoreMark 测评与资源时序

3.4.1 测评口径与运行配置

性能评价分别报告执行效率 CoreMark/MHz、满足时序约束的工作频率和资源效率 CoreMark/LUT；没有给定三项权重时不合成为总分。表 10 列出同一 PG2L200H 平台的旧 27MHz 实板基线、新 66MHz 主版实板成绩及 60MHz 资源对照的 RTL 长测。66MHz 本次成绩来自用户提供的串口记录，60MHz 对照仍为仿真换算，二者的证据层级分别标注。

CoreMark v1.0 采用 2000 字节总数据规模、单执行上下文及 performance 种子 0、0、0x66；输出 CoreMark Size=666 表示分配到各算法的数据规模，不能解释为总规模 666 字节。旧实板执行 1000 次，新主版与小缓存版各执行 2000 次，以使目标频率换算的测量区间不少于 10 秒。官方核心算法保持不变，变化位于移植层、硬件配置和编译参数。

新基准使用 GCC 15.2.0，主要参数为-O3 -march=rv32i_zmmul -mabi=ilp32 -msmall-data-limit=0 -ffreestanding -fno-builtin -fno-common -ffunction-sections -fdata-sections -funroll-all-loops --param=max-unroll-times=4。旧 27MHz 实板日志使用同版本 GCC 及-O2 -march=rv32i。两组 ISA 和优化选项不同，因此跨版成绩体现综合优化效果，不作为仅改变流水线的受控实验。

计时读取 64 位 MMIO 周期计数器，高低高读取保证一致，测量区间覆盖算法执行，排除初始化与 UART 打印。66MHz 本次实板计时 726304994 周期，2000 次运行 11.004621 秒；RTL 记录为 726304996 周期，两者相差 2 周期。60MHz 对照仍为 RTL 记录 736939522 周期、12.282325 秒。三者 seed/list/matrix/state/final CRC 均为 e9f5/e714/1fd7/8e3a/4983，并通过正确性

校验。CoreMark 串口为 115200、8N1，接收选择文本或 ASCII；网页分段打印的墙上时间不作为算法计时。

$$\text{CoreMark} = \frac{N}{t}$$

$$\text{Score} = \frac{N}{t \times f} = \frac{\text{CoreMark}}{f}$$

$$E = \frac{\text{CoreMark}}{L}$$

式中 N 为迭代次数，t 为以秒计的测量时间，f 为以 MHz 计的 CPU 频率，L 为同配置 LUT 数量，E 为资源效率。若频率使用 Hz 计算，归一化成绩须再乘 10 的 6 次方。单纯提高频率会提高每秒迭代数，但在每轮周期不变时不会提高 CoreMark/MHz。

表 10　PG2L200H 实板成绩与资源对照 RTL 性能

配置与证据	频率 MHz	次数	时间 s	CoreMark 次/s	CoreMark /MHz
旧版 PG2L200H 实板	27	1000	41.573933	24.053533	0.890872
主版 I8K/D4K 实板	66	2000	11.004621	181.741831	2.753664
对照 I4K/D2K RTL 长测	60	2000	12.282325	162.835615	2.713927

旧 27MHz 实板基线计时 1122496199 周期，1000 次运行 41.573933 秒，CoreMark 为 24.053533，CoreMark/MHz 为 0.890872。用户完整 UART 记录中的 seed/list/matrix/state CRC 为 e9f5/e714/1fd7/8e3a，final 为 d340，并输出 Correct operation validated；2000 次运行的 final 为 4983，不能直接按 1000 次值判断失败。旧实板的确切同位流 LUT 记录未绑定，因此不补算其面积效率。

主版 66MHz 实板归一化成绩为 2.753664，相对旧 27MHz 实板 0.890872 约为 3.09 倍，每秒迭代数约为 7.56 倍。这同时包含 Zmmul 乘法、缓存、分支与返回预测、编译及频率变化，不能归因于单项流水线优化。60MHz 小缓存版的 RTL 归一化成绩比主版低 1.4431%，LUT 减少 17.8293%，各自工作点下

的 CoreMark/LUT 提高 9.0379%。该对照仍需实板复核，且频率不同，不作为同频受控实验。

3.4.2 同配置资源与实现结果

表 11　当前配置资源与实板及 RTL 资源效率

指标	66MHz CoreMark 主版	60MHz CoreMark 资源对照	66MHz 完整应用
LUT / FF	8071 / 5154	6632 / 4503	13394 / 10919
DRM / APM	51.5 / 8	50.5 / 8	51 / 8
CoreMark/MHz	2.753664	2.713927	不作为基准评分
CoreMark/LUT	0.022517883	0.024553018	不交叉作分母
性能证据	2000 次实板运行	2000 次 RTL 长测	18 次视觉 RTL 推理
实板状态	本次 CRC 通过	待新位流复测	待完整应用验收

表 11 资源取自冻结 PDS 工程 Route Optimize 完成后的.ror 顶层统计，是对应整套 SoC 的资源，不是 CPU 核单独占用。DRM 按 36K 等效计数，18K 计为 0.5。66MHz 实板成绩按已交付主 CoreMark 构建的 8071 LUT 计算，资源效率为 0.022517883；60MHz 对照以 RTL 成绩和 6632 LUT 计算，仍待板测。完整应用的 13394 LUT 不作为 CoreMark 分母。本次串口字段与主版配置相符，日志本身不能独立证明所加载位流的 SHA，最终提交需与下载记录共同归档。

主 66MHz CoreMark 在 Slow 角的最差 setup/hold 裕量为 0.799/0.148ns，在 Fast 角为 5.689/0.101ns；完整应用 CPU 域对应为 1.165/0.101ns 和 5.929/0.100ns。DDR 相关时钟域及既有 CDC 边界也通过已定义约束。正裕量证明当前约束工作点通过静态时序，不单独证明实板最高稳定频率。

3.4.3 理论频率估计与实际验证范围

本报告中的“理论极限”专指当前布局布线及 PDS 时序模型给出的 Fmax 估计，并非 PG2L200H 芯片统一的物理上限。频率由关键路径、存储器、布线、速度等级和时钟约束共同决定；PLL 能产生某个频率，不表示 CPU 逻辑可在该频率稳定工作。当前主版推荐并已完成实现的工作点为 66MHz。

表 12　频率估计与实际工作点的证据分层

层级或配置	频率或周期	结论范围
板载输入	27MHz	参考时钟 不是新版 CPU 频率
旧版实板已验证	27MHz	1000 次 CoreMark 及完整 CRC 通过
新主版工作点	66MHz	PDS 实现通过 CoreMark 实板 CRC 通过
CoreMark 主版估计	69.6744MHz 14.3525ns	当前冻结布局的 Fmax 估计
完整应用 CPU 估计	71.4977MHz 13.9865ns	当前完整应用布局的 Fmax 估计
两主版较低估计	约 69.7MHz	两套主版取较低值 不是实板最高稳定频率

Fmax 按时序报告的最小周期换算：以 ns 为周期单位时，频率 MHz 等于 1000 除以周期。CoreMark 工程估计 69.6744MHz，完整应用 CPU 域估计 71.4977MHz；若要求两者统一工作，较低 Fmax 估计为 69.6744MHz，共同通过实现的工作点仍为 66MHz。70MHz 已超出当前 CoreMark 布局的估计范围，不能直接改 PLL 后宣称通过。60MHz 小缓存对照的 Fmax 估计为 67.9321MHz，但它不是完整应用主版。

实际已验证的最高 CoreMark 工作点现为 66MHz：本次 2000 次实板运行超过 10 秒并通过 CRC 校验，旧 27MHz 记录继续保留。当前证据是一轮基准运行，不能据此确定最高长期稳定频率，也不能把约 69.7MHz 的 Fmax 估计写成实板通过。继续升频须重新实现、正确标定周期和串口分频，并完成重复 CoreMark 及完整应用验证。

3.4.4 66MHz 实板结果与后续验证

66MHz 的实板串口成绩段：2000 次迭代、726304994 周期、11.004621 秒、181.741831 CoreMark，全部 CRC 与 2000 次预期一致，并输出 Correct operation validated。以周期精确换算得到 2.753664117 CoreMark/MHz。实板比 RTL 少 2 周期，约 30.3ns；该差异不足以影响所报告成绩，但来源尚未定位，不称为逐周期完全一致。原始网页日志、解码文本和复算结果保存在

coremark_board_66mhz_20261103。下一步补重复运行、60MHz 对照和算法片上采样。

当前尚无新紫光构建的真实 CoreMark 算法片上采样波形。RTL 统计窗口 CPI 为 1.311853，不能替代 ILA 实测。后续应按反汇编定位链表、矩阵、状态机区间，以入口 PC 或标记寄存器触发，采集各级有效位、PC、commit_valid、停顿、冲刷、Cache 和总线等待、分支预测及实际结果；记录采样时钟、深度、探针与触发条件，再计算有效提交占比和停顿归因。为频率或资源优化增加调试核时，应重新实现并绑定新的时序资源记录。

3.5 赛题测评要求核对

表 13 按赛题开发环境、评分和文档要求逐项核对，以当前 PG2L200H 参赛配置为准。旧 27MHz 与新 66MHz 的 CoreMark 实板成绩、60MHz 对照及视觉 RTL 记录、PDS 实现和待补应用验收分别标注，避免混用版本或证据层级。六项设计任务的功能证据见表 5。

表 13　赛题测评与文档要求核对

赛题要求	当前证据	状态	尚需补齐
紫光目标平台	PG2L200H 新旧 CoreMark 实板及 66MHz 位流	已使用	完整视觉应用实板记录
RV32 GNU 工具链	xPack GCC15.2.0 RV32 / ILP32	差异已说明	确认指定发行版要求
CoreMark v1.0 且≥10s	66MHz 实板 11.004621s 2000 次 CRC 通过	主版已实测	重复运行与 60MHz 对照
执行与资源效率	主版实板 2.753664/MHz 按 8071 LUT 为 0.022517883/LUT	实板与 PDS 配置对应	下载记录与资源归档 60MHz 对照实测
最高频率	66MHz 基准已实板通过 约 69.7MHz 仍为时序估计	66MHz 验证点 极限未测	重复运行及升频验证
CPU 与应用资源时序	两套主版独立 PDS 报告 Slow/Fast 约束通过	已归档	外部 IO 及实板验证

赛题要求	当前证据	状态	尚需补齐
CoreMark 片上分析	RTL 窗口 CPI 1.311853 片上采样方案见 3.4.4	无真实 ILA 波形	算法触发与停顿归因
AI 延迟与识别率	旧两图约 57.2ms 训练端 97.25%/90.17%	部分实测	新版批量及端到端统计
实体显示融合	点阵 RTL 与网表回归 数字 3 及上箭头实物照片	部分实物已记录	位流对应 全字形 其余方向 亮度及录像
异常中断机制	单 M 态陷阱与中断回归	限定支持范围	赛事完整性核对
模块化及文档	模块 约束 接口 性能及应用说明	已具备	最终提交人工审查

后续在同一远程实验箱重复 66MHz CoreMark 并测试 60MHz 资源对照，核对数字与四箭头实物显示、汉字批量识别及端到端计时，完成算法片上采样。更改 Cache、预测器、时钟、调试核、模型或显示策略后重新绑定源码、程序和位流标识。聊天与语音按第四部分独立开展。

第四部分　总结

4.1 当前系统的验收与改进

当前已取得旧 27MHz 实板基线，并在新 66MHz 主版完成一次 2000 次、11.004621 秒的 CoreMark 实板运行，成绩 181.741831，CRC 通过。66MHz 是当前已验证的最高 CoreMark 工作点；两套主版中较低的 Fmax 估计约 69.7MHz，不称为实板或器件绝对极限。视觉模型仍面向单字符，复杂背景及多字符需增加分割与数据适配；聊天和语音继续作为后续扩展。

4.2 后续功能 文本聊天大模型

文本聊天作为后续扩展。已开展 Qwen 量化导出、分词和推理运行时的主机参考验证，并在扩展固件中保留预研代码；当前约 299MiB 权重未装载，板端完整生成与响应速度尚未验收。网站仅支持.sbit 上传，不能据此认为能上传任意 Flash 镜像或初始化外部 DDR。后续需验证可用模型装载通道、实际存储容量、较小模型质量及计算加速，再将板端对话纳入成果。

4.3 后续功能 语音识别与语音大模型

获得实体板卡并补充音频硬件后，先研究固定词语识别，例如数字、上下左右、确认和返回。需新增兼容电平的麦克风、I^2S 或 PDM 采集、音频缓冲、特征提取与小型关键词模型，并评估现有 INT8 加速器的算子适配。该阶段目标是把有限语音指令映射到显示和交互动作，不等同于任意语音转文字。进一步的自由语音转写、语音大模型理解、文本对话及语音播报属于后续研究，需要额外解决权重存储、运行内存、音频输入输出和实时性。若坚持全部 FPGA 板端推理，识别计算也须在板端完成；外接语音模块只能作为另一种系统方案，不能计作 FPGA 完成语音模型推理。当前远程工程没有麦克风采集或语音模型验收结果。

4.4 后续功能 逐步导引交互

在现有识别与点阵基础上，可增加小型目的地路线表、号码与箭头轮播、确认与撤销、上一条记录回看。例如识别窗口号 5 后按预设表显示右箭头，再由按键确认进入上箭头步骤。路线表和状态机可编入固件，但需接入按键 GPIO 并定义 LED 交互状态；当前顶层未接通普通按键输入，不能将这一流程列为已完成。该方向强调可解释的固定场景引导，不依赖大语言模型。

4.5 心得体会

性能优化应同时保存输入、程序、位流和验证记录。硬件乘法、缓存、预测及编译变化须先通过正确性回归，再比较单位频率成绩和资源。此次 66MHz 实板结果补充了实际运行证据，后续仍需重复测试、完整应用及最高频率验收。

远程调试应统计实际接收字节，不能仅凭发送日志判断长帧完整；五段发送与逐字节超时使串口链路可复核。模型也不会自动适应新的输入分布：原生 MNIST 图曾被旧权重错分，重新训练并逐值验证后才形成有效模型。

模型部署须共同管理权重、移位、偏置和 LUT，并用哈希与 C/RTL 对照确认构建。显示验收要分别检查类别、寄存器和实体屏；主机叠框用于核对，点阵承担生活场景提示。聊天和语音扩展应先解决输入、存储与算力，再评价交互效果。