

ELE2715 - circuitos digitais - Laboratório 9


Aluno	- Avalia
ALBERTHO SIZINEY COSTA	- ALYSSON FERREIRA DA SILVA
IGOR MICHAEL ARAUJO DE MACEDO	- ALBERTHO SIZINEY COSTA
ISAAC DE LYRA JUNIOR	- EDUARDO GARCIA ZACCHARIAS
JOAO MATHEUS BERNARDO RESENDE	- IGOR MICHAEL ARAUJO DE MACEDO
LUCAS BATISTA DA FONSECA	- JOSE LINDENBERG DE ANDRADE
MARCELO FERREIRA MOTA JÚNIOR	- JOAO MATHEUS BERNARDO RESENDE
MARIA LUIZA DE LIMA ROCHA	- LUCAS BATISTA DA FONSECA
PEDRO HENRIQUE DE FREITAS SILVA	- STHEFANIA FERNANDES SILVA
STHEFANIA FERNANDES SILVA	- ISAAC DE LYRA JUNIOR
WESLEY BRITO DA SILVA	- PEDRO HENRIQUE DE FREITAS SILVA
ALYSSON FERREIRA DA SILVA	- MARIA LUIZA DE LIMA ROCHA
EDUARDO GARCIA ZACCHARIAS	- MARCELO FERREIRA MOTA JÚNIOR
JOSE LINDENBERG DE ANDRADE	- VINICIUS SOUZA FONSÊCA
VINICIUS SOUZA FONSÊCA	- WESLEY BRITO DA SILVA

Observação: Caso o aluno que você irá avaliar não tenha entregue o vídeo, você poderá qualquer outro vídeo para avaliar.

Disciplina: ELE2715 - Circuitos Digitais
Aluno:

Período: 2020.2
Atividade: 09

1 - Projete o circuito lógico para a MDE do tipo Mealy cujo diagrama está apresentado na figura abaixo e, em seguida, implemente o circuito em VHDL. A MDE deverá possuir uma entrada de *clock*, uma entrada de *clear* (CLR) que quando CLR=1 põe a MDE imediatamente no estado 00, uma entrada para u e outra para y. O circuito deverá apresentar o estado atual da MDE em uma saída E[1:0] e a saída da MDE deverá ser direcionada para saída z.



Observações

- Todos os alunos devem simular o circuito no ModelSim;
- A implementação deverá ser feita de forma estruturada e possuir a nomenclatura dada;
- O aluno deverá forçar as entradas do sistema para comprovar que o seu projeto está funcionando;
- Todos os alunos devem enviar o projeto em formato .pdf via Sigaa;
- Todos os alunos devem produzir um vídeo, posta-ló no YouTube (não listado) e colocar o link (apenas o link sem comentários) nos comentários da tarefa no Sigaa;