


# Projeto máquina de snacks

Igor Michael Araújo de Macedo Isaac de Lyra Júnior Pedro Henrique de Freitas Silva

#### A máquina de snacks

A máquina de snack é um serviço contratado por empresas em que são disponibilizadas máquinas de alimentos como chocolates, latas de refrigerante, salgadinhos, entre outros tipos de insumos, utilizandose de uma operação simples de pagamento e retirada do alimento por uma abertura.




#### Problemática

Projetar um processador para uma máquina de snacks na qual o cliente é capaz de adicionar dinheiro e inserir o código do produto que deseja. A máquina será capaz de verificar se o dinheiro é suficiente para o produto selecionado ou não. Caso seja suficiente, o produto será liberado e será calculado o troco necessário. Caso o dinheiro não seja suficiente, o cliente terá a opção de adicionar mais dinheiro ou cancelar a operação. Cancelando a operação ele receberá seu dinheiro de volta.


## Máquina de estados de alto nível

O projeto da máquina se dará seguindo o método de projeto RTL (VAHID, 2008), onde é composto por 4 passos e o primeiro é a obtenção de uma máquina de estados finitos de alto nível.


A máquina desenvolvida é composta por 6 estados, sendo eles: INÍCIO, ESPERA, SOMA, ESCOLHE LIBERA e CANCELA.




#### Máquina de estados de alto nível




### Bloco operacional



#### Conexão bloco de controle e bloco operacional



#### Máquina de estados do bloco de controle



#### Tabela verdade

ESTADO ATUAIS			ENTRADAS					ESTADOS FUTUROS			SAÍDAS					
Q2	Q1	Q0	INSERTING	SELECT	LT_16	GTEQ_VALUE	CANCEL	D2	D1	D0	IS_RELEASE	ACC_CLR	ACC_LD	RM_CLR	RM_LD	S_RM
0	0	0	X	X	X	X	X	0	0	1	0	1	0	1	0	0
0	0	1	X	X	X	X	1	1	0	1	0	0	0	0	0	0
0	0	1	0	0	X	X	0	0	0	1	0	0	0	0	0	0
0	0	1	1	X	1	X	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	X	X	0	0	1	1	0	0	0	0	0	0
0	1	0	X	X	X	X	X	0	0	1	0	0	1	0	0	0
0	1	1	X	X	X	1	X	1	0	0	0	0	0	0	0	0
0	1	1	X	X	X	0	X	0	0	1	0	0	0	0	0	0
1	0	0	X	X	X	X	X	0	0	0	1	0	0	0	1	1
1	0	1	X	X	X	X	X	0	0	0	0	0	0	0	1	0
1	1	0	X	X	X	X	X	0	0	0	0	0	0	0	0	0
1	1	1	X	X	X	X	X	0	0	0	0	0	0	0	0	0

#### Equações booleanas:

```
EQUAÇÕES BOOLEANAS

D2 = Q2'*Q1'*Q0*INSERTING'*SELECT"*LT_16'*GTEQ_VALUE'*CANCEL +
Q2'*Q1*Q0*INSERTING'*SELECT"*LT_16'*GTEQ_VALUE*CANCEL'

D1 = Q2'*Q1'*Q0*INSERTING'*SELECT*CANCEL' + Q2'*Q1'*Q0*INSERTING'*SELECT'*LT_16'*GTEQ_VALUE' +
Q2'*Q1'*Q0*INSERTING'*SELECT"*LT_16'*GTEQ_VALUE'*CANCEL' + Q2'*Q1'*Q0*INSERTING'*SELECT'*LT_16'*GTEQ_VALUE' +
Q2'*Q1'*Q0*INSERTING'*LT_16'*GTEQ_VALUE'*CANCEL'

IS_RELEASE = Q2*Q1'*Q0'

ACC_CLR = Q2'*Q1'*Q0'

ACC_LD = Q2'*Q1*Q0'

RM_CLR = Q2'*Q1'*Q0'

RM_LD = Q2*Q1'*Q0' + Q2*Q1'*Q0

S_RM = Q2*Q1'*Q0'
```

#### Referências

VAHID, Frank. Digital design: with RTL design, VHDL, and Verilog. 2nd ed. Hoboken, NJ: Wiley, c2011. xvi, 575 p.

## Obrigado!

Fique à vontade para nos fazer qualquer pergunta.