

Universidade Federal do Rio Grande do Norte Centro de Tecnologia

ALLYSSON DE ANDRADE SILVA GABRIEL CAVALHEIRO FRANCISCO ISAAC DE LYRA JUNIOR LUCAS BATISTA DA FONSECA

Sistemas Digitais Grupo 04 - Problema 01 - Implementação



Sistemas Digitais Grupo 04 - Problema 01 - Implementação

ALLYSSON DE ANDRADE SILVA GABRIEL CAVALHEIRO FRANCISCO ISAAC DE LYRA JUNIOR LUCAS BATISTA DA FONSECA

Relatório do grupo 4, segunda semana, visando implementar a Secretária Eletrônica que foi projetado inicialmente pelo grupo 4 da primeira semana.

Docente: SAMAHERNI MORAIS DIAS

Sumário

	Lista de Imagens
1	INTRODUÇÃO
1.1	Objetivo
1.1.1	Objetivo Geral
1.1.2	Objetivos Específicos
2	IMPLEMENTAÇÃO
2.1	Correções do projeto
2.1.1	Tabela de Transição e Máquina de Estados Corrigidos
2.1.2	Bloco Operacional Corrigido
2.2	Bloco de Controle
2.3	Display
2.4	Temporizadores
2.4.1	2 segundos e 5 segundos
2.4.2	60 segundos
2.5	Contador de Escrita/Leitura
2.6	Bloco de Registro
2.6.1	Contador das Amostras
2.6.2	Memória RAM
2.7	Bloco Operacional
3	RESULTADOS
4	CONCLUSÃO
	REFERÊNCIAS 22
	ΔΝΕΧΩ Δ – CÓDIGO VHDI

Lista de Imagens

Figura 1 – Interface homem-máquina
Figura 2 — Elementos da interface homem-máquina no sistema digital
Figura 3 – Máquina de Estados Corrigida
Figura 4 – Tabela transição de estados
Figura 5 – Habilitador de contagem
Figura 6 – Bloco Operacional antigo
Figura 7 – Bloco Operacional
Figura 8 – Tags da máquina de estados
Figura 9 — Definição de estados
Figura 10 – Exemplo da implementação do estado $\mathit{Tela\ Inicial}$
Figura 11 – Código dos 7 segmentos do display
Figura 12 – Displays recebendo o valor.
Figura 13 – Código dos temporizadores 2seg e 5seg
Figura 14 – Código do temporizador de 60 segundos
Figura 15 – Código de leitura
Figura 16 – Código de escrita
Figura 17 – Código do contador de amostras
Figura 18 – Código da memória RAM
Figura 19 – Projeto do bloco operacional
Figura 20 – Entidade do bloco operacional
Figura 21 – 25 Blocos de registro
Figura 22 – Port map dos blocos de registro

1 INTRODUÇÃO

1.1 Objetivo.

1.1.1 Objetivo Geral.

A secretária eletrônica é um recurso que permite a gravação de mensagens mediante a ausência de algum indivíduo para atender o telefone. Em empresas é um meio útil na captação de demandas realizadas fora do horário comercial, já nas casas de família possibilita a gravação de recados ou lembretes por familiares e amigos.

Diante disso, o seguinte trabalho tem como objetivo projetar um sistema digital que possibilite o funcionamento de uma secretária eletrônica. Esta poderá salvar até 25 mensagens, onde cada mensagem tem, no mínimo, 10 amostras do conversor A/D que dizem respeito à amplitude de um sinal de tensão de um microfone que capta a voz humana. Cada uma dessas amostras possui 8 bits.

A interface homem-máquina é a mostrada na Figura 1, na Figura 2 temos a descrição de cada um dos seus elementos.




Figura 1 – Interface homem-máquina.

Elemento	Descrição
88	Display principal (exibição de valor entre 0 e 25)
(4)	Botão ON (inicializar/repouso/reset - tipo $pushbutton)$
(b)	Botão PLAY (reprodução/pausa - tipo $pushbutton)$
•	Botão BACK (navegação decremental - tipo $pushbutton$)
•	Botão NEXT (navegação incremental - tipo $pushbutton)$
	Led (O: em funcionamento; R: gravando; P: reproduzindo; F: cheio; M: tem mensagem)

Figura 2 – Elementos da interface homem-máquina no sistema digital.

1.1.2 Objetivos Específicos.

O sistema tem um funcionamento pré-definido que utiliza, ou não, os botões para mudar as funções e a interface do sistema. Dessa forma, a secretária eletrônica está desligada quando todos LEDs e o display estão apagados, para ligar o sistema o pushbutton ON deve ser pressionado, nesse momento o led O é ativado e permanecerá assim sempre que o circuito integrado estiver ativo, além disso, o display será ativado exibindo o número de mensagens guardadas. Esta é a interface da tela inicial.

Se, da tela inicial, o pushbutton ON for pressionado ou nenhum outro botão seja pressionado por 60 segundos o sistema entrará em repouso, assim, o led O permanecerá acionado mas o display ficará desligado, se houver mensagens gravadas o led M continuará acionado, assim como, o led F permanecerá acionado se a secretária eletrônica estiver cheia de mensagens, os demais leds ficarão apagados.

A gravação das mensagens será sinalizada pelo led R ativo, nesse momento o display ficará desligado. Após a gravação da mensagem o sistema voltará a ficar em repouso. Para reproduzir todas as mensagens armazenadas, o sistema deve está na tela inicial (caso esteja em repouso, basta pressionar o pushbutton ON) a qual estará exibindo o número total de mensagens, ao pressionar o pushbutton PLAY todas as mensagens serão reproduzidas, da mais antiga à mais nova. Dessa forma, o display ficará exibindo qual mensagem está sendo reproduzida no momento e o led P ficará ativo durante toda a reprodução. Quando a última mensagem for reproduzida, o led P voltará a ficar desligado e o sistema voltará para a tela inicial.

Há a opção de não ouvir todas as mensagens de uma vez e selecionar quais ouvir, para isso há os pushbuttons BACK e NEXT que permitem a navegação das mensagens. Quando a mensagem for escolhida e o pushbutton PLAY for pressionado, somente a mensagem selecionada será reproduzida. Durante esse processo, o led P permanecerá acionado. Caso haja o interesse de ouvir outra mensagem é só repetir o processo mencionado, caso queira sair da tela de reprodução é só pressionar o pushbutton ON e ir para tela de repouso.

Para apagar todas as mensagens da secretária eletrônica, o usuário precisa pressionar o pushbutton ON por 2 segundos. A confirmação do reset será dado pela exibição de '00' no display e dos leds F e M desligados. Por fim, para desligar o sistema o usuário precisa pressionar o pushbutton ON por 5 segundos.

Diante de tal demanda, o relatório a seguir irá propor a implementação do sistema, anteriormente projetado pelo antigo grupo 4, utilizando os conceitos de máquina de estados; projeto RTL e memória RAM.

2 Implementação

2.1 Correções do projeto

Durante a implementação da transição de estados, encontramos alguns erros na máquina de estados projetada, como por exemplo ir do estado "Tela Inicial"para "Reset"quando a flag de 2 segundos e o botão liga estiverem 1, porém não faria sentido o botão estar em 1 na transição de estados. Por isso o grupo achou melhor corrigir a máquina de estados e fazer como uma máquina de estados do tipo Moore, para que ficasse mais fácil de projetar a tabela de transições.

2.1.1 Tabela de Transição e Máquina de Estados Corrigidos




Figura 3 – Máquina de Estados Corrigida

O principal problema que encontramos durante a implementação da maquina de estados foi referente a quando os contadores referentes as 25 mensagens seriam acionados, para que assim pudéssemos direcionar a leitura ou escrita a o novo componente de memoria, visto que neste projeto cada mensagem ocupa uma memoria do tipo RAM, pois durante a leitura e escrita de cada uma das 10 amostras que formam as mensagens os contadores continuavam acionados o que acarretava a escrita ou leitura de cada amostra em uma mensagem diferente.

Para corrigir esse problema o grupo decidiu adicionar novos estados, os quais chamamos de Process_r1, Process_r2 e Process_w, os quais são responsáveis por habilitar a contagem para redirecionar para o proximo slot de mensagem após o fim da escrita ou da leitura no caso dos Process_w e Process_r2 respectivamente, e durante o estado de navegação, onde o usuário da secretária eletrônica seleciona qual das mensagens irá reproduzir por meio do Process_r1, o qual habilita o contador up/down; Em todas as variáveis Process adicionadas, permanecemos por apenas um pulso de clock, o que nos proporciona apenas um incremento ou decremento por vez, solucionando assim o problema inicial que encontramos.

Outro problema que o grupo pode identificar foi a não garantia de se reproduzir a partir da primeira mensagem quanto o usuário pressionasse o botão play estando na tela inicial, o que pela descrição dos parâmetros que o projeto precisava atender disponibilizadas pelo professor, deveria reproduzir todas as mensagens salvas em ordem crescente a partir da primeira, para isso foi adicionado o estado Reseta Contador na transição do estado inicial ao estado reprodução total, e nesse novo estados resetamos o contador de leitura para o valor inicial. Quando no estado reprodução total a maquina fica alternando entre este e ouvir tudo, tendo o estado Preocess_r2 como o responsável por somar 1 no numero da mensagem a ser lida após a execução anterior até a chegada do momento onde o numero da mensagem que executada seja igual ao numero total de mensagens, acionando a flag comp_eq a qual nos redireciona a tela inicial.

Após as alterações feitas na maquina de estados o grupo refez a tabela de transição como uma maquina do tipo Moore, a qual pode ser vista na figura 4.



Figura 4 – Tabela transição de estados.

2.1.2 Bloco Operacional Corrigido

No bloco operacional teve alterações em relação as variáveis habilitadoras de contagem e de memória. Na Figura 5 pode ser visto como a variável de habilitar contagem era definida antes, onde era utilizado as saídas do bloco de controle Led_P e Memory, isto por si só fazia a liberação de contagem em momentos que não deveria, pois nos estados de "Ouvir Tudo"e "Ouvir Um"essas saídas eram definidas em nível lógico alto, ou seja, enquanto era lida uma mensagem, eu alterava também o endereço da mensagem que eu estava lendo a cada pulso de clock, fazendo com que minha saída fosse apenas a primeira amostra de todas as mensagens armazenadas na máquina. Para solucionar esse problema toda essa lógica foi substituída por duas novas saídas do bloco de controle denominadas de HC_R e HC_W, para habilitar contagem de leitura e escrita, respectivamente, por apenas um pulso de clock.




Figura 5 – Habilitador de contagem.

Ainda em relação ao bloco operacional, é possível ver na Figura 6 o bloco operacional projetado, tal bloco foi modificado e dividido em dois, o motivo da divisão é que, na implementação ficou confuso a utilização das saídas dos contadores, logo, para resolver isso foi separa o bloco operacional projetado em um bloco responsável por fornecer o endereço ao bloco de registro de 25 memórias e um bloco responsável por fornecer o número de mensagens ao display.

Além da separação já mencionada e das variáveis habilitadoras dos contadores de leitura e escrita, houve também uma mudança no reset do contador de leitura, o grupo achou desnecessário a utilização de um mux e definiu uma saída do bloco de controle apenas para resetar o contador, denominada de RST_R . O resultado da separação e das modificações mencionadas é possível visualizar na Figura 7a e 7b.




Figura 6 – Bloco Operacional antigo




Figura 7 – Bloco Operacional

2.2 Bloco de Controle

No bloco de controle, primeiro criamos uma tag para cada um dos estados, inclusive os novos estados que foram adicionados na parte de correção.

```
--DE: DESLIGADO
--TI: TELA INICIAL
--RT: REPRODUÃÃO TOTAL
--RI: REPRODUÃÃO INDIVIDUAL
--RE: REPOUSO
--OT: OUVIR TUDO
--OU: OUVIR UM
--RS: RESET
--GV: GRAVAR
--PR1: PROCESS_R1
--PR2: PROCESS_R2
--PW: PROCESS_W
--RC: RESET CONTADOR
```

Figura 8 – Tags da máquina de estados.

Então definimos a entidade, baseada em como está no projeto, com todas as 12 entradas e 11 saídas, além do clock. Dentro da arquitetura definimos cada uma dessas tags como um tipo de estado e também definimos um sinal para o estado atual e o próximo.

```
type state_type is (DE, TI, RT, RI, RE, OT, OU, RS, GV, PR1, PR2, PW, RC);
signal y_present , y_next : state_type ;
```

Figura 9 – Definição de estados.

Na implementação de cada estado, utilizamos o comando de *CASE* e dentro de cada um, aplicamos a lógica booleana baseado na tabela de transição de estados, por exemplo temos na figura 10 a implementação do estado de Tela Inicial.

```
when TI =>
   if (B_ON = '0' and PLAY = '0' and MU = '0' and T60 = '0' and T5 = '0' and T2 = '0')   then y_next <= TI;
   elsif (B_ON = '0' and T5 = '0' and T2 = '1')   then y_next <= RS;
   elsif (B_ON = '0' and T5 = '1' and T2 = '0')   then y_next <= DE;
   elsif (B_ON = '0' and PLAY = '0' and MU = '0' and T60 = '1' and T5 = '0' and T2 = '0')   then y_next <= RE;
   elsif (B_ON = '0' and PLAY = '0' and MU = '1' and M = '1' and T5 = '0' and T2 = '0')   then y_next <= PR1;
   elsif (B_ON = '0' and PLAY = '1' and M = '1' and T5 = '0' and T2 = '0')   then y_next <= RC;
   elsif (B_ON = '0' and M = '0' and T60 = '0' and T5 = '0' and T2 = '0')   then y_next <= TI;
   elsif (B_ON = '1')   THEN y_next <= RE; end if;</pre>
```

Figura 10 – Exemplo da implementação do estado Tela Inicial

2.3 Display

Na parte do display, primeiro fizemos um código da lógica dos 7 segmentos, para o valor que entrar na entrada I, acionar corretamente o vetor de saída O correspondente aos segmentos.

```
entity D7SEG is
   port (I: in std_logic_vector (3 downto 0);
                   0: out std logic vector (6 downto 0));
end D7SEG;
architecture logic of D7SEG is
   signal A, B, C, D, NA, NB, NC, ND: std_logic;
begin
   A <= I(3);
   B <= I(2);
C <= I(1);
   D <= I(0);
   NA <= not A;
NB <= not B;
   NC <= not C;
   ND <= not D;
   O(0) \leftarrow C \text{ or } A \text{ or } (NB \text{ and } ND) \text{ or } (B \text{ and } D);
   O(1) \le NB or (NC \text{ and } ND) or (C \text{ and } D);
   O(2) <= NC or D or B;
   O(3) <= (NB and ND) or (NB and C) or (C and ND) or (B and NC and D);
   O(4) \le (NB \text{ and } ND) \text{ or } (C \text{ and } ND);
   O(5) <= A or (NC and ND) or (B and NC) or (B and ND);
   O(6) \le A \text{ or (NB and C) or (C and ND) or (B and NC);}
end logic;
```

Figura 11 – Código dos 7 segmentos do display.

Então no bloco operacional fizemos uma lógica para cada um dos displays receber um sinal do valor que eles devem mostrar na tela.

```
D7S1: decod_bcd_8bit port map(ss_msg_r,s_binbcd);
dsp1<=s_binbcd(3 downto 0);
dsp2<=s_binbcd(7 downto 4);
```

Figura 12 – Displays recebendo o valor.

2.4 Temporizadores

Seguindo o projeto que foi proposto, temos que implementar a lógica de *Reset*, Desligar e entrar em repouso, utilizando os temporizadores de 2 segundos, 5 segundos e 60 segundos respectivamente.

2.4.1 2 segundos e 5 segundos.

Para isso, começamos implementando a lógica de 2 segundos e 5 segundos na mesma entidade, tendo em vista que os dois recebem a mesma entrada, que é o botão de liga/desliga.

Nesse código temos uma variável do tipo inteiro que vai ser nosso contador, incrementando a cada borda de subida do *clock* enquanto o botão liga/desliga estiver pressionado. No momento em que o botão não for mais pressionado, o contador irá para zero. Então temos as condições para acionar as flags que são bem triviais, quando o contador for maior que 2 e menor que 5, a flag de 2 segundos irá acionar e quando o contador ficar mair que 5 a flag de 2 segundos vai para zero e a de 5 segundos aciona.

```
library ieee;
      use ieee.std_logic_l164.all;
3
    F entity Timers_2_5 is
5
    port (
                           : in std_logic;
6
              clk, b on
              timer2s, timer5s:
                                     out std logic
      );
8
9
      end Timers_2_5;
10
11
      architecture hardware of Timers 2 5 is
    🗏 begin
12
    process(clk, b on)
13
      variable counter
14
                                      integer range 0 to 5:
15
      begin
              if (clk = '1' and b_on = '1') then
16
17
                      counter := counter + 1;
18
              elsif (b on = '0') then
19
                      counter := 0;
20
21
              end if;
22
23
              if (counter > 1 and counter < 4) then
                     timer2s <= '1';
24
              else timer2s <= '0';
25
26
              end if;
27
28
              if (counter = 4) then
29
                     timer5s <= '1';
              else timer5s <= '0';
30
31
              end if;
32
33
     end process;
34
```

Figura 13 – Código dos temporizadores 2seg e 5seg.

2.4.2 60 segundos

Como o temporizador de 60 segundos está ligado com a inatividade do usuário, então colocamos como entrada todos os botões. Sendo assim, para essa entidade o a variável de contador vai estar sempre ativa, sendo incrementada em cada borda de subida do *clock* e quando algum botão for apertado, o contador vai voltar a ser 0. Já para a condição da flag, quando o contador chegar a 60, quer dizer que o sistema inativo durante 60 segundos, sendo assim nós acionamos a flag do temporizador.

```
library ieee;
      use ieee.std_logic_1164.all;
    Fentity Timer 60 is
5
    port (
 6
              clk, b_on, b_play, b_next, b_back
                                                      .
                                                            in std_logic;
7
              timer60s : out std_logic
8
     H);
9
      end Timer_60;
10
11
      architecture hardware of Timer_60 is
12
    □ begin
13
    process(clk)
14
      variable counter
                                    integer range 0 to 80;
15
16
      begin
              if (clk = 'l' and b_on = '0' and b_play = '0' and b_next = '0' and b_back = '0') then
17
                      counter := counter + 1;
18
19
              elsif (b_on = '1' or b_play = '1' or b_next = '1' or b_back = '1') then
                      counter := 0;
20
21
22
              end if;
23
24
              if (counter > 59 and counter < 61) then
25
                     timer60s <= '1';
26
27
                      timer60s <= '0';
28
              end if:
29
30
      end process;
     end hardware;
31
```

Figura 14 – Código do temporizador de 60 segundos.

2.5 Contador de Escrita/Leitura

Como dito anteriormente, durante implementação da leitura, percebemos para o usuário ficar percorrendo as mensagens, apenas o sinal do NB não daria para cobrir todas as situações, então decidimos nessa parte também alterar o projeto e colocar, ao invés de NB, o sinal de N e o de B (botão Next e botão Back).

No código temos o contador *COUNTER* incrementando ou decrementando, baseado nos botões N e B. Então convertemos o contador para um vetor de 5 bits e colocamos na saída (qual dos 25 registradores será ser lido).

```
use ieee.std_logic_l164.all;
       use ieee.numeric std.all;
     F entity CONT_L is
                SAIDA: OUT STD LOGIC VECTOR (4 DOWNTO 0));
        end entity;
     architecture logica of CONT_L is
               SIGNAL COUNT : STD_LOGIC_VECTOR(4 DOWNTO 0);
SIGNAL CNT_W : INTEGER RANGE 0 TO 24;
14
15
16
17
     □ begin
18
     þ
                PROCESS (CLK, LOAD, CLEAR)
19
20
                VARIABLE COUNTER: INTEGER RANGE 0 TO 24;
21
22
                        CNT_W <= to_integer(unsigned(CONT_W));</pre>
23
                        IF (CLEAR = '1' AND CLK = '1' and CLK'event) THEN
24
    9-9-9-9-9
25
                                COUNTER := 0;
                        ELSIF (CLK = '1' and CLK'event AND LOAD = '1' and N = '0' and B = '0' and (COUNTER < CNT_W)) THEN
                        COUNTER := COUNTER + 1;

ELSIF (CLK = '1' and CLK'event AND LOAD = '1' and N = '1' and (COUNTER < CNT_W)) THEN
27
28
29
                                COUNTER := COUNTER + 1;
30
                        ELSIF (CLK = '1' and CLK'event AND LOAD = '1' and B = '1' and (COUNTER /= 0)) THEN
                                COUNTER := COUNTER - 1;
32
                        ELSIF (COUNTER = 24) THEN
33
                                COUNTER := 0;
                        END IF;
34
35
36
                        SAIDA <= std_logic_vector(to_unsigned(COUNTER, COUNT'LENGTH));</pre>
37
                        IF (COUNTER = CNT_W) THEN
38
39
                                COMP EQ <= '1';
40
                                COMP_EQ <= '0';
42
                        END IF:
43
               END PROCESS;
44
     end logica;
```

Figura 15 – Código de leitura.

Já no código de escrita, como não depende dos botões de Next ou Back, ele apenas segue o contador da quantidade atual de mensagens e vai incrementando sempre que uma nova mensagem é gravada. Com a exceção de quando está no máximo, que aí o contador não vai incrementar e nem gravar, só vai sair desse estado quando a máquina entrar no estado de *Reset* e zerar as mensagens.

```
library ieee;
       use ieee.std_logic_1164.all;
 3
      use ieee.numeric std.all;
 4
    F entity CONT ESC is
5
 6
              port (CLK, LOAD, CLEAR: IN STD LOGIC;
                       SAIDA: OUT STD_LOGIC_VECTOR (4 DOWNTO 0));
 8
      end entity;
 9
10
     architecture logica of CONT ESC is
11
               SIGNAL COUNT : STD LOGIC VECTOR (4 DOWNTO 0);
12
13
    □ begin
14
               PROCESS (CLK, LOAD, CLEAR)
15
               VARIABLE COUNTER: INTEGER RANGE 0 TO 24;
16
17
               BEGIN
    中一早
                       IF (CLEAR = '1' AND CLK = '1' and CLK'event) THEN
18
19
                                COUNTER := 0;
20
                       ELSIF (CLK = '1' and CLK'event AND LOAD = '1') THEN
21
                                COUNTER := COUNTER + 1;
    F
22
                       ELSIF (COUNTER = 24) THEN
23
                                COUNTER := 0;
24
                       END IF:
25
                       SAIDA <= std_logic_vector(to_unsigned(COUNTER, COUNT'LENGTH));</pre>
26
               END PROCESS:
27
       end logica;
```

Figura 16 – Código de escrita.

2.6 Bloco de Registro

Para implementar a memória da forma como o projeto pedia, precisamos desenvolver 25 blocos de registros, isso é, um contador que vai recebendo as amostras e mandando a informação como um endereçamento para o bloco de memória RAM, por fim um comparador para saber quando o sistema recebeu todas as amostras da mensagem (no projeto ficou definido que cada mensagem sempre receberia 10 amostras, então o comparador está para 'igual a 10'), quando a condição for atendida, vai acionar uma flag de que acabou a mensagem.

2.6.1 Contador das Amostras

Implementamos o contador que vai ser incrementado até 10 enquanto estiver com o enable em 1. Por praticidade, já incorporamos o comparador dentro do nosso contador, então na arquitetura, temos uma comparação que quando o contador for igual a 9, acionamos a flag de block do bloco de registro. Enquanto isso não ocorre e o contador está incrementando, estamos enviando como saída para o bloco de memória ram o valor do contador, ou seja, o endereço que será gravada/liga a amostra.

```
1
       library ieee;
 2
       use ieee.std logic 1164.all;
 3
       use ieee.numeric_std.all;
 4
 5
     Fentity contador10 is
 6
           port(clk, en, clr:
                               in std logic;
 7
               b block: out std logic;
8
               o: out std_logic_vector (3 downto 0));
9
       end contador10;
10
      architecture logic of contador10 is
11
     口
12
           begin
     中
13
               process(clk, clr)
14
               variable counter: integer range 0 to 9;
15
               begin
16
17
     早上早
                   if(clr = 'l' and clk'event and clk = 'l') then
18
                        counter := 0;
19
                   elsif (counter = 9) then
20
                        counter := 0;
     ļ
21
                   elsif(en='1' and clk'event and clk = '1') then
22
                        counter := counter + 1;
                   end if;
23
24
    f
25
                   if (counter = 9) then
26
                       b block <= '1';
     占
                   else b block <= '0';
27
28
                   end if;
29
30
                   o <= std_logic_vector(to_unsigned(counter, o'length));</pre>
31
               end process;
32
     end logic;
```

Figura 17 – Código do contador de amostras.

2.6.2 Memória RAM

No código podemos ver que temos tanto um data de entrada (datain) como um data de saída (dataout), identificando a informação que será escrita ou lida na memória, respectivamente. a entrada rw quando está em zero, o bloco entende que será usado para leitura, quando está em um será escrita. Também temos um en que é o enable do bloco. Por fim a entrada addr é justamente o endereço que vamos receber do contador, onde vamos gravar cada amostra.

```
library ieee;
 2
       use ieee.std_logic_1164.all;
 3
      use ieee.numeric_std.all;
 5
    pentity s_ram is
    port (
 6
       clk
                       : in std logic ;
 8
                      : in std_logic ;
       en
9
                               : in std_logic ;
      addr : in std_logic_vector (3 downto 0);
10
      datain : in std_logic_vector (7 downto 0);
11
12
      - dataout
                     : out std logic vector (7 downto 0));
13
      end s_ram ;
14
15
    Farchitecture logica of s_ram is
16
17
       type ram is array (0 to 9) of std_logic_vector (7 downto 0);
18
       signal memoria : ram ;
19
       signal r_addr : std_logic_vector (0 to 3);
20
21
    □ begin
22
23
    process ( clk )
24
              begin
25
    自一十
                       if rising edge ( clk ) then
26
                               if (en = '1' and rw = '1') then
27
                                       memoria ( to_integer ( unsigned ( addr ))) <= datain;</pre>
                               elsif (en = '1' and rw = '0') then
28
29
                                       --r addr <= addr ;
30
                                       dataout <= memoria (to_integer(unsigned(addr)));</pre>
                               end if;
31
32
                       end if:
33
      end process ;
34
                       --dataout <= memoria (to_integer(unsigned(r_addr)));
35
     Lend logica ;
36
```

Figura 18 – Código da memória RAM.

A arquitetura é bem trivial, tanto a situação de escrita e leitura só serão acionadas quando o clock estiver em borda de subida e o enable ativo. Então dependendo do valor de rw vamos ter a situação de escrita ou de leitura.

2.7 Bloco Operacional

Finalmente temos que unir todas as entradas, saídas e sinais no bloco operacional.




Figura 19 – Projeto do bloco operacional.

Declaramos a entidade do bloco operacional e adicionamos todas as 16 entradas e 17 saídas além do clock.

Figura 20 – Entidade do bloco operacional.

Então adicionamos os componentes que foram implementados anteriormente: Bloco de registro, temporizador de 60 segundos, temporizador de 2 e 5 segundos, contador de escrita, contador de leitura e o decodificador BCD para o display.

```
CASE (mux_rw) is
     when "00000" => b_block <= sb_block(0);</pre>
CASE (mux rw) is
        when "00000" => dmux(0) <=
                                                                                when "00001" => b_block <= sb_block(1);
        when "00001" => dmux(1) <= '1';
                                                                                when "00010" => b_block <= sb_block(2);
        when "00010" => dmux(2) <= '1';
                                                                                when "00011" => b_block <= sb_block(3);
        when "00011" => dmux(3) <= '1';
                                                                                 when "00100" => b block <= sb block(4);
         when "00100" => dmux(4) <= '1';
                                                                                when "00101" => b_block <= sb_block(5);
                                                                                when "00110" => b_block <= sb_block(6);
         when "00101" => dmux(5) <= '1';
                                                                                               b_block <= sb_block(7);</pre>
         when "00110" => dmux(6) <= '1';
                                                                                when "01000" => b_block <= sb_block(8);
         when "00111" => dmux(7) <= '1';
                                                                                when "01001" => b_block <= sb_block(9);
         when "01000" => dmux(8) <=
                                                                                               b_block <= sb_block(10);
                                                                                 when "01010" =>
         when "01001" => dmux(9) <= '1';
                                                                                when "01011" => b_block <= sb_block(11);
         when "01010" => dmux(10) <= '1';
                                                                                when "01100" => b_block <= sb_block(12);
         when "01011" => dmux(11) <= '1';
                                                                                when "01110" => b_block <= sb_block(14);
         when "01100" => dmux(12) <= '1';
                                                                                when "01111" => b_block <= sb_block(15);
         (a) Case do dmux.
                                                                                     (b) Case do block.
```

Figura 21 – 25 Blocos de registro.

Seguindo o projeto, tivemos que implementar os 25 blocos de registros na arquitetura. Então criamos um sinal dmux que é um vetor de 25 bits (Figura 21a) e então criamos um case para que, dependendo do valor recebido pelo MUX do RW, vamos setar um bit do dmux para 1, que representa o bloco de registrador que vai ser escrito ou lido. Da mesma forma também criamos um case para acionar o sinal de block de cada bloco de registro, como podemos ver na figura 21b e também tivemos que implementar os 25 enables.

Por fim, criamos o port map de cada bloco de registro, usando os sinais e variáveis que implementamos anteriormente.

```
BR1: blocor port map (enable(0),clk,rst_b,memory,rw,msg_w,sb_block(0),s_msg_r);
BR2: blocor port map (enable(1),clk,rst_b,memory,rw,msg_w,sb_block(1),s_msg_r);
BR3: blocor port map (enable(2),clk,rst_b,memory,rw,msg_w,sb_block(2),s_msg_r);
BR4: blocor port map (enable(3),clk,rst_b,memory,rw,msg_w,sb_block(3),s_msg_r);
BR5: blocor port map (enable(4),clk,rst_b,memory,rw,msg_w,sb_block(4),s_msg_r);
BR6: blocor port map (enable(5),clk,rst_b,memory,rw,msg_w,sb_block(5),s_msg_r);
BR7: blocor port map (enable(6),clk,rst_b,memory,rw,msg_w,sb_block(6),s_msg_r);
BR8: blocor port map (enable(7),clk,rst_b,memory,rw,msg_w,sb_block(7),s_msg_r);
BR9: blocor port map (enable(8),clk,rst_b,memory,rw,msg_w,sb_block(8),s_msg_r);
```


Figura 22 – Port map dos blocos de registro.

3 Resultados


Durante a simulação de todo o projeto, conseguimos observar que colocando valores nos botões de entrada, obtinhamos corretamente os valores de saída tanto do display quanto dos LEDs, então a parte do bloco de controle está funcionando corretamente.

Já a parte do bloco operacional, a gravação de mensagens está funcionando perfeitamente. Porém a leitura das mensagens estava aparecendo um bug que quando o sinal deveria ir para 1, ele ficava como *undentified*.

Na simulação que vamos apresentar a seguir, tentamos cobrir a maior parte das situações propostas no problema. Todas as trocas de estados e as funcionalidades do bloco de registro.



Entity:sec_ele Architecture:ckt Date: Mon Jun 21 23:23:34 ART 2021 Row: 1 Page: 1



Entity:sec_ele Architecture:ckt Date: Mon Jun 21 23:23:34 ART 2021 Row: 1 Page: 2

4 Conclusão

No decorrer da implementação, foi necessário voltar várias vezes para o projeto e fazer algumas modificações e ajustes. Porém conseguimos implementar tudo o que foi proposto no projeto.

No bloco de comando, conseguimos ver durante as simulações que estava funcionando perfeitamente, todas as transições de estados estavam funcionais.

Já no bloco operacional, tivemos muitos problemas com a implementação de 25 blocos de registro. Conseguimos gravar mensagens nos blocos com algumas dificuldades, porém a parte de leitura realmente não estava funcional nas simulações. Como dito nos resultados, os sinais estavam indo para *undefined*.

Referências

VAHID, F. Sistemas Digitais: Projeto, Otimização e HDLs. [S.l.]: Artmed Bookman, 2008.

ANEXO A - Relato Semanal

Líder: Lucas Batista da Fonseca

A.1 Equipe

Função do integrante	Discente
Redator	Gabriel Cavalheiro Francisco
Debatedor	Isaac de Lyra Junior
Videomaker	Allysson de Andrade Silva
Auxiliar	-

Fonte: Elaborado pelos autores.


A.2 Defina o problema

O problema consiste em projetar uma secretária eletrônica, a qual deve guardar 25 mensagens que possui no 10 amostras e cada amostra tem tamanho de 8 bits, além disso a máquina deve reproduzir a mensagem gravada, enviando para o conversor D/A amostra por amostra, a quantidade de mensagens deve aparecer na no display de dois dígitos quando estiver ligado e na tela inicial, além disso deve aparecer a mensagem que está sendo reproduzida quando estiver reproduzindo a mesma, ela possui também 4 botões que respectivamente liga/desliga/repousa, play, mensagem seguinte e mensagem anterior. possui também 6 leds (O: em funcionamento; R: gravando; P: reproduzindo; F:cheio; M: tem mensagem.

A.3 Registro do brainstorming

Foram realizadas reuniões diárias para delimitação do que deveria ser feito e para resolução de problemas.

A primeira reunião foi na terca-feira logo após a aula, nela foram definidas as funções de cada membro e foi criado uma tabela para marcar os horários das reuniões seguintes.



No dia seguinte , decidimos começar a implementar os temporizadores, os membros trouxeram suas sugestões de circuito e as primeiras implementações dos temporizadores foram realizadas. Na reunião seguinte foram identificadas algumas inconsistências na MDE e consequentemente na tabela verdade, primeiras correções foram feitas. O restante da semana foi dedicado à correção de erros de projeto e implementação. Por fim, no último dia houve a correção de erros da máquina, entretanto a máquina não ficou 100% finalizada.

A.4 Pontos-chaves

O ponto-chave é entender como a memória ram funciona, suas entradas e saídas.

Entender o funcionamento de um conversor A/D e D/A.

Entender que nesse projeto foram utilizadas 25 memorias ram com capacidade de 10 amostras de 8 bits.

Entender a máquina de estado e o bloco operacional.

A.5 Questões de pesquisa

Os tópicos mais relevantes da pesquisa foram: Memoria RAM; Conversor A/D e D/A; projeto RTL; bloco de controle; bloco operacional; máquina de alto e baixo nível.

A.6 Planejamento da pesquisa

A idealização foi que no primeiro dia todos estivessem a par de todo o projeto a ser implementado. Após isso foi planejado implementar as partes do bloco operacional que não possuem relação com a máquina de estado, no terceiro dia implementar a máquina de estado e o bloco operacional, no quarto dia, implementar a RTL, e os últimos dias estarem livres para escrever o relatório e correção do código se necessário.

ANEXO A - Código VHDL

```
library ieee;
3 use ieee.std_logic_1164.all;
5 entity Timers_2_5 is
  port (
7 clk, b _on : in std_logic;
    timer2s, timer5s: out std_logic
9);
  end Timers_2_5;
11
  architecture hardware of Timers_2_5 is
13 begin
  process (clk, b_on)
15 variable counter : integer range 0 to 5;
  begin
if (clk = '1' and b_on = '1') then
      counter := counter + 1;
    elsif (b_on = '0') then
      counter := 0;
21
    end if;
23
    if (counter > 1 \text{ and } counter < 4) then
      timer2s \ll '1';
25
    else timer2s <= '0';
    end if;
27
    if (counter = 4) then
29
      timer5s \ll '1';
    else timer5s \ll 0;
    end if;
33
35 end process;
  end hardware;
37
  library ieee;
41 use ieee.std_logic_1164.all;
43 entity Timer_60 is
```

```
port (
45 clk, b _on, b_play, b_next, b_back : in std_logic;
    timer60s : out std _logic
47 );
  end Timer _60;
  architecture hardware of Timer _60 is
51 begin
  process (clk)
53 variable counter : integer range 0 to 80;
55 begin
    if (clk = '1' and b on = '0' and b play = '0' and b next = '0' and b
        _{\text{back}} = '0') then
      counter := counter + 1;
57
    elsif (b_on = '1' or b_play = '1' or b_next = '1' or b_back = '1') then
      counter := 0;
59
    end if;
61
    if (counter > 59 and counter < 61) then
      timer60s \ll '1';
    else
65
      timer60s \ll '0';
    end if;
67
69 end process;
  end hardware;
71
73
  library ieee;
75 use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
77
  entity s_ram is
79 port (
          : in std_logic ;
        : in std_logic ;
81 en
          : in std_logic ;
          : in std_logic_vector (3 downto 0);
         : in std_logic_vector (7 downto 0);
  datain
            : out std_logic_vector (7 downto 0));
85 dataout
  end s ram;
87
  architecture logica of s_ram is
89
```

```
type ram is array (0 to 9) of std logic vector (7 downto 0);
91 signal memoria : ram ;
   signal r_addr : std_logic_vector (0 to 3);
93
   begin
95
   process (clk)
     begin
97
       if rising_edge ( clk ) then
         if (en = '1' and rw = '1') then
99
           memoria ( to_integer ( unsigned ( addr ))) <= datain;
         elsif (en = '1' and rw = '0') then
101
           -r addr \leq addr ;
           dataout <= memoria (to_integer(unsigned(addr)));
103
         end if;
       end if;
105
   end process;
      -dataout <= memoria (to_integer(unsigned(r_addr)));
107
   end logica;
109
111
   library ieee ;
113 use ieee.std_logic_1164.all;
115 —DE: DESLIGADO
    -TI: TELA INICIAL
117 —RT: REPRODUCAO TOTAL
    -RI: REPRODUCAO INDIVIDUAL
119 —RE: REPOUSO
    -OT: OUVIR TUDO
121 —OU: OUVIR UM
   -RS: RESET
123 —GV: GRAVAR
   -PR1: PROCESS R1
125 —PR2: PROCESS_R2
   --PW: PROCESS_W
127 —RC: RESET CONTADOR
129 entity mde_b is
       port (CLK, RST, B_ON, PLAY, MU, COMP_EQ, REC, M, B_BLOCK, F, T60, T5
          , T2: in std_logic ;
           LED_O, LED_R, LED_P, RST_W, RST_R, RST_B, DISPLAY, HC_R, HC_W,
131
              MEMORY, RW: out std_logic);
   end mde_b ;
133
   architecture logica of mde_b is
```

```
type state type is (DE, TI, RT, RI, RE, OT, OU, RS, GV, PR1, PR2, PW,
135
       signal y_present , y_next : state_type ;
137 begin
       process (B_ON, PLAY, MU, COMP_EQ, REC, M, B_BLOCK, F, T60, T5, T2,
           y_present )
139
       begin
           case y_present is
           when DE =>
                if B ON = '0' then y next \le DE;
                else y_next <= TI; end if;
143
           when TI =>
                if (B ON = '0' and PLAY = '0' and MU = '0' and T60 = '0' and T5
145
                    = '0' and T2 = '0') then y_next \leftarrow TI;
                elsif (B ON = '0' and T5 = '0' and T2 = '1') then y next \leq RS;
                elsif (B_ON = '0' and T5 = '1' and T2 = '0') then y_next \le DE;
147
                elsif (B_ON = '0') and PLAY = '0' and MU = '0' and T60 = '1' and
                    T5 = '0' and T2 = '0') then y_next \leq RE;
                elsif (B ON = '0' and PLAY = '0' and MU = '1' and M = '1' and
149
                   T5 = '0' and T2 = '0') then y_next \leq PR1;
                elsif (B ON = ^{\prime}0' and PLAY = ^{\prime}1' and M = ^{\prime}1' and T5 = ^{\prime}0' and
                   T2 = '0') then y_next \leq RC;
                elsif (B_ON = '0' and M = '0' and T60 = '0' and T5 = '0' and T2
                    = '0') then y next \leq TI;
                elsif (B_ON = '1') THEN y_next <= RE; end if;
           when RT \Rightarrow
153
                if (B ON = '0' \text{ and } COMP EQ = '0') then y next \leq OT;
                elsif (B_ON = '0' and COMP_EQ = '1') then y_next <= TI;
                elsif (B ON = '1') then y next <= RE; end if;
           when RI =>
157
                if (B_ON = '0') and PLAY = '0' and MU = '0') then y_next <= RI;
                elsif (B_ON = '0' and PLAY = '0' and MU = '1') then y_next <=
159
                   PR1;
                elsif (B_ON = '0' and PLAY = '1') then y_next <= OU;
                elsif (B_ON = '1') then y_next <= RE; end if;
161
           when RE =>
                if (B_ON = '0' and REC = '0' and T5 = '0') then y_next <= RE;
163
                elsif (B ON = '0' and REC = '0' and T5 = '1') then y next \leq DE
                elsif (B_ON = '0' and REC = '1' and F = '0') then y_next <= GV;
165
                elsif (B ON = '0' and REC = '1' and F = '1') then v next \leq RE;
                elsif (B_ON = '1' and REC = '0' and T5 = '0') then y_next \leq TI
167
                elsif (B ON = '1' and REC = '1' and F = '0' and T5 = '0') then
                   y_next \ll GV;
                elsif (B_ON = '1') and REC = '1' and F = '1' and T5 = '0') then
169
                   y_{\text{next}} \ll TI; end if;
```

```
when OT \Rightarrow
                if B_BLOCK = '0' then y_next <= OT;
171
                else y_next <= PR2; end if;
            when OU =>
173
                if B_BLOCK = '0' then y_next <= OU;
175
                else y_next <= RI; end if;
            when RS \Rightarrow
                y_next \ll TI;
177
            when GV \Rightarrow
                if B BLOCK = '0' then y next <= GV;
179
                else y_next <= PW; end if;
            when PR1 =>
181
                y \text{ next} \ll RI;
            when PR2 \Rightarrow
183
                y \text{ next} \ll RT;
            when PW \Rightarrow
185
                y_next \ll RE;
            when RC \Rightarrow
187
                y_next <= RT;
            end case;
189
       end process;
191
       process (CLK , RST )
       begin
193
            if RST = '1' then
                y_present \le DE;
195
            elsif (CLK'event and CLK = '1') then
                y_present <= y_next;</pre>
197
            end if;
       end process;
199
       LED_O <= '0' when y_present = DE else '1';
201
       LED_R <= '1' when (y_present = GV or y_present = PW) else '0';
       LED_P <= '1' when (y_present = RT or y_present = OT or y_present = OU
203
           or y_present = PR1 or y_present = PR2 or y_present = RC) else '0';
       RST_W <= '1' when y_present = RS else '0';
       RST_R <= '1' when (y_present = RS or y_present = RC) else '0';
205
       RST_B <= '1' when (y_present = RT or y_present = RI or y_present = RS
           or y_present = PR1 or y_present = PR2 or y_present = RC) else '0';
       DISPLAY <= '0' when (y_present = DE or y_present = RE or y_present = GV
207
            or y_present = PW) else '1';
       HC_R <= '1' when (y_present = PR1 or y_present = PR2) else '0';
       HC_W <= '1' when y_present = PW else '0';</pre>
209
       MEMORY <= '1' when (y_present = OU or y_present = OT or y_present = GV)
            else '0';
       RW <= '1' when y_present = GV else '0';
211
```

```
213 end logica ;
217 library ieee;
   use ieee.std_logic_1164.all;
219 use ieee.numeric_std.all;
221 entity contador10 is
       port(clk, en, clr:
                              in std_logic;
            b_block: out std_logic;
223
            o: out std_logic_vector (3 downto 0));
225 end contador10;
227 architecture logic of contador10 is
       begin
            process (clk, en, clr)
229
            variable counter: integer range 0 to 9;
            begin
231
                if (clr = '1' and clk' event and clk = '1') then
233
                    counter := 0;
          elsif (counter = 9) then
                    counter := 0;
                elsif (en='1' and clk' event and clk = '1') then
                    counter := counter + 1;
                end if;
239
                if (counter = 9) then
241
                    b block <= '1';
243
                else b_block <= '0';
                end if;
245
                o <= std_logic_vector(to_unsigned(counter, o'length));
           end process;
247
   end logic;
249
251
   library ieee;
253 use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
255
   entity CONT ESC is
     port (CLK,LOAD,CLEAR: IN STD_LOGIC;
       SAIDA: OUT STD_LOGIC_VECTOR (4 DOWNTO 0));
259 end entity;
```

```
261 architecture logica of CONT_ESC is
     SIGNAL COUNT: STD_LOGIC_VECTOR(4 DOWNTO 0);
263
265 begin
     PROCESS (CLK, LOAD, CLEAR)
     VARIABLE COUNTER: INTEGER RANGE 0 TO 24;
267
     BEGIN
       IF (CLEAR = '1' AND CLK = '1' and CLK' event) THEN
269
         COUNTER := 0;
       ELSIF (CLK = '1' and CLK'event AND LOAD = '1') THEN
271
         COUNTER := COUNTER + 1;
       ELSIF (COUNTER = 24) THEN
273
         COUNTER := 0;
       END IF;
275
       SAIDA <= std_logic_vector(to_unsigned(COUNTER, COUNT'LENGTH));
    END PROCESS;
   end logica;
281
   library ieee;
283 use ieee.std logic 1164.all;
   use ieee.numeric_std.all;
285
   entity CONT_L is
     port (CLK,LOAD,CLEAR, N, B: IN STD_LOGIC;
287
       CONT W: IN STD LOGIC VECTOR (4 DOWNTO 0);
       COMP EQ: OUT STD LOGIC;
       SAIDA: OUT STD_LOGIC_VECTOR (4 DOWNTO 0));
291 end entity;
293 architecture logica of CONT_L is
     SIGNAL COUNT: STD_LOGIC_VECTOR(4 DOWNTO 0);
295
     SIGNAL CNT_W: INTEGER RANGE 0 TO 24;
297
   begin
299
     PROCESS (CLK, LOAD, CLEAR)
     VARIABLE COUNTER: INTEGER RANGE 0 TO 24;
301
     BEGIN
       CNT_W <= to_integer(unsigned(CONT_W));
303
       IF (CLEAR = '1' AND CLK = '1' and CLK'event) THEN
305
         COUNTER := 0;
```

```
307
       ELSIF (CLK = '1' and CLK' event AND LOAD = '1' and N = '0' and B = '0'
           and (COUNTER < CNT_W)) THEN
         COUNTER := COUNTER + 1;
       ELSIF (CLK = '1' and CLK'event AND LOAD = '1' and N = '1' and (COUNTER <
309
           CNT_W)) THEN
         COUNTER := COUNTER + 1;
       ELSIF (CLK = '1' and CLK' event AND LOAD = '1' and B = '1' and (COUNTER
311
           (=0)
         COUNTER := COUNTER - 1;
       ELSIF (COUNTER = 24) THEN
313
         COUNTER := 0;
       END IF;
315
       SAIDA <= std_logic_vector(to_unsigned(COUNTER, COUNT'LENGTH));
317
       IF (COUNTER = CNT_W) THEN
319
         COMP\_EQ \leftarrow '1';
       ELSE
321
         COMP_EQ \ll 0;
       END IF;
323
     END PROCESS;
325
   end logica;
327
329
   library ieee;
331 use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
333

    DISPLAY 7 SEGMENTOS —

335
337
   entity D7SEG is
      port (I: in std_logic_vector (3 downto 0);
       O: out std_logic_vector (6 downto 0));
341 end D7SEG;
343 architecture logic of D7SEG is
      signal A, B, C, D, NA, NB, NC, ND: std_logic;
345 begin
      A \le I(3);
      B \le I(2);
347
      C <= I(1);
      D \le I(0);
349
```

```
351
        NA \le not A;
        NB \le not B;
        NC \le not C;
353
        ND \le not D;
355
        O(0) \leftarrow C \text{ or } A \text{ or } (NB \text{ and } ND) \text{ or } (B \text{ and } D);
357
        O(1) \le NB or (NC \text{ and } ND) or (C \text{ and } D);
359
        O(2) \le NC \text{ or } D \text{ or } B;
361
        O(3) \le (NB \text{ and } ND) \text{ or } (NB \text{ and } C) \text{ or } (C \text{ and } ND) \text{ or } (B \text{ and } NC \text{ and } D);
363
        O(4) \ll (NB \text{ and } ND) \text{ or } (C \text{ and } ND);
365
        O(5) \ll A or (NC and ND) or (B and NC) or (B and ND);
367
        O(6) \le A or (NB and C) or (C and ND) or (B and NC);
369
    end logic;
371
    library ieee;
373 use ieee.std_logic_1164.all;
    use ieee.numeric std.all;
      - BLOCO Bin-BCD -
379 entity bloco bin bcd is
         port (A: in std logic vector (3 downto 0);
381
          S: out std_logic_vector(3 downto 0));
    end bloco_bin_bcd;
383
    architecture logic of bloco_bin_bcd is
385 begin
        S(0) \le (A(3) \text{ and } (\text{not } A(0))) \text{ or } ((\text{not } A(3)) \text{ and } (\text{not } A(2)) \text{ and } A(0)) \text{ or }
               (A(2) \text{ and } A(1) \text{ and } (\text{not } A(0)));
        S(1) \le ((\text{not } A(2)) \text{ and } A(1)) \text{ or } (A(1) \text{ and } A(0)) \text{ or } (A(3) \text{ and } (\text{not } A(0)))
389
              );
        S(2) \le (A(3) \text{ and } A(0)) \text{ or } (A(2) \text{ and } (\text{not } A(1)) \text{ and } (\text{not } A(0)));
391
        S(3) \le A(3) or (A(2) \text{ and } A(0)) or (A(2) \text{ and } A(1));
395 end logic;
```

```
397 library ieee;
   use ieee.std_logic_1164.all;
399 use ieee.numeric_std.all;
      DECODIFICADOR Bin—BCD (8 std_logics) —
403
   entity decod_bcd_8bit is
     port(bin: in std_logic_vector(5 downto 0);
405
       bcd: out std_logic_vector (7 downto 0));
407 end decod_bcd_8bit;
409 architecture logic of decod_bcd_8bit is
411 component bloco_bin_bcd
     port(A: in std_logic_vector(3 downto 0);
         S: out std_logic_vector(3 downto 0));
413
   end component;
415
     signal B1_A, B1_S, B2_A, B2_S, B3_A, B3_S, B4_A, B4_S,
       B5_A, B5_S, B6_A, B6_S, B7_A, B7_S: std_logic_vector(3 downto 0);
417
419 begin
     B1_A(3) <= '0';
     B1_A(2) <= '0';
421
     B1 A(1) \le '0';
     B1_A(0) \le bin(5);
423
     B1: bloco_bin_bcd port map(B1_A, B1_S);
     B2_A(3) \le B1_S(2);
427
     B2_A(2) \le B1_S(1);
     B2_A(1) \le B1_S(0);
429
     B2_A(0) \le bin(4);
431
     B2: bloco_bin_bcd port map(B2_A, B2_S);
433
     B3_A(3) \le B2_S(2);
     B3_A(2) \le B2_S(1);
435
     B3_A(1) \le B2_S(0);
     B3_A(0) \le bin(3);
437
     B3: bloco_bin_bcd port map(B3_A, B3_S);
439
     B4_A(3) \le B3_S(2);
441
     B4_A(2) \le B3_S(1);
```

```
443
     B4 A(1) \le B3 S(0);
     B4_A(0) \le bin(2);
445
     B4: bloco_bin_bcd_port_map(B4_A, B4_S);
447
     B5_A(3) <= '0';
     B5_A(2) \le B1_S(3);
449
     B5_A(1) \le B2_S(3);
     B5_A(0) \le B3_S(3);
451
     B5: bloco_bin_bcd port map(B5_A, B5_S);
453
     B6_A(3) \le B4_S(2);
455
     B6_A(2) \le B4_S(1);
     B6 A(1) \le B4 S(0);
457
     B6_A(0) \le bin(1);
459
     B6: bloco_bin_bcd_port_map(B6_A, B6_S);
461
     B7_A(3) \le B5_S(2);
     B7_A(2) \le B5_S(1);
463
     B7_A(1) \le B5_S(0);
     B7_A(0) \le B4_S(3);
     B7: bloco_bin_bcd_port_map(B7_A, B7_S);
467
469
     bcd(7) \le B7_S(2);
     bcd(6) \le B7_S(1);
471
     bcd(5) \le B7 S(0);
473
     bcd(4) \le B6_S(3);
     bcd(3) \le B6_S(2);
     bcd(2) \le B6\_S(1);
475
     bcd(1) \le B6_S(0);
     bcd(0) \le bin(0);
477
479 end logic;
483 use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
485
   entity bloco op is
487 port (clk, rst_w, rst_r, memory, rw, display, rst_b, hc_r, hc_w, b_next,
      b_back, rec_i, b_on, b_play, led_r_i, led_p_i: in std_logic;
     msg_w: in std_logic_vector (7 downto 0);
```

```
rec_o, mu, comp_eq, m, f, t60, t5, t2, b_block, led_m, led_f, led_p,
489
        led_r: out std_logic;
     dsp: out std_logic_vector (4 downto 0);
     dsp1, dsp2: out std_logic_vector(3 downto 0);
491
     msg_r: out std_logic_vector(7 downto 0)
493
     );
   end entity;
495
   architecture ckt of bloco_op is
     component blocor is
497
           port (
       en, clk, rst_b, memory, rw: in std_logic;
499
       data i: in std_logic_vector (7 downto 0);
       rec_block: out std_logic;
501
       data_o: out std_logic_vector(7 downto 0)
503
       );
     end component;
     component Timer_60 is
505
       port (
       clk, b_on, b_play, b_next, b_back : in std_logic;
507
       timer60s : out std logic
       );
509
     end component;
511
     component Timers_2_5 is
       port (
513
       clk, b on
                   : in std logic;
       timer2s, timer5s: out std_logic
515
       );
     end component;
517
     component CONT_ESC is
519
       port (
       CLK,LOAD,CLEAR: IN STD_LOGIC;
       SAIDA: OUT STD_LOGIC_VECTOR (4 DOWNTO 0)
521
       );
     end component;
     component decod_bcd_8bit is
       port(bin: in STD_LOGIC_VECTOR(5 downto 0);
525
       bcd: out STD_LOGIC_VECTOR (7 downto 0)
       );
527
     end component;
     component CONT_L is
529
     port (CLK,LOAD,CLEAR, N, B: IN STD_LOGIC;
       CONT W: IN STD LOGIC VECTOR (4 DOWNTO 0);
531
       COMP_EQ: OUT STD_LOGIC;
       SAIDA: OUT STD_LOGIC_VECTOR (4 DOWNTO 0));
533
     end component;
```

```
535
   signal cont_w, cont_r, mux_rw: std_logic_vector(4 downto 0);
537 signal dmux, sb_blocK : std_logic_vector (24 downto 0);
   signal ss_msg_r : std_logic_vector (5 downto 0);
signal s_binbcd, s_msg_r : std_logic_vector (7 downto 0);
   signal enable: std_logic_vector (24 downto 0);
541
   begin
543 P1: CONT_ESC port map(clk,hc_w,rst_w,cont_w);
   P2: CONT_L port map(clk, hc_r, rst_r, b_next, b_back, cont_w, comp_eq, cont_r);
     PROCESS(clk)
547
        BEGIN
           IF (rw = '1') THEN
549
             mux_rw \le cont_w;
          ELSE
551
             mux_rw <= cont_r;
          END IF;
553
           IF (led_p_i = '1') THEN
555
             dsp \le cont_r;
          ELSE
557
             dsp \le cont w;
          END IF;
559
          CASE (mux rw) is
561
             when "00000" \implies dmux(0) <= '1';
             when "00001" \implies dmux(1) <= '1';
563
             when "00010" \implies \text{dmux}(2) \iff \text{'1'};
565
             when "00011" \Rightarrow dmux(3) <= '1';
             when "00100" \implies dmux(4) <= '1';
             when "00101" \Rightarrow dmux(5) <= '1';
567
             when "00110" \implies dmux(6) <= '1';
             when "00111" \implies dmux(7) <= '1';
569
             when "01000" \implies dmux(8) <= '1';
             when "01001" \implies dmux(9) <= '1';
571
             when "01010" \Rightarrow dmux(10) \Leftarrow '1';
             when "01011" \Rightarrow dmux(11) <= '1';
             when "01100" \implies dmux(12) <= '1';
             when "01101" \Rightarrow dmux(13) \Leftarrow '1';
575
             when "01110" \implies dmux(14) \iff '1';
             when "011111" \Rightarrow dmux(15) <= '1';
577
             when "10000" \Rightarrow dmux(16) <= '1';
             when "10001" \Rightarrow dmux(17) \Leftarrow '1';
579
             when "10010" \Rightarrow dmux(18) <= '1';
             when "10011" \Rightarrow dmux(19) <= '1';
581
```

```
when "10100" \Rightarrow dmux(20) \Leftarrow '1';
              when "10101" \Rightarrow dmux(21) \Leftarrow '1';
583
              when "10110" \Rightarrow dmux(22) \Leftarrow '1';
              when "10111" \Rightarrow dmux(23) \Leftarrow '1';
585
              when "11000" \Rightarrow dmux(24) <= '1';
587
              END CASE:
589
           CASE (mux_rw) is
              when "00000" \Rightarrow b \operatorname{block} \leq \operatorname{sb} \operatorname{block}(0);
591
              when "00001" \implies b\_block \le sb\_block(1);
              when "00010" \implies b_block <= sb_block(2);
593
              when "00011" \Rightarrow b block \leq sb block (3);
              when "00100" \implies b\_block \le sb\_block(4);
              when "00101" => b block <= sb block (5);
              when "00110" \implies b\_block \le sb\_block(6);
597
              when "00111" \implies b\_block \le sb\_block(7);
              when "01000" \implies b_block \le sb_block(8);
599
              when "01001" \Rightarrow b block \leq sb block (9);
              when "01010" \implies b\_block \le sb\_block(10);
601
              when "01011" \implies b\_block \le sb\_block(11);
              when "01100" \implies b\_block \le sb\_block(12);
603
              when "01101" \implies b\_block \le sb\_block(13);
              when "01110" \Rightarrow b block \leq sb block (14);
605
              when "01111" \implies b\_block \le sb\_block(15);
              when "10000" \implies b_block \le sb_block(16);
607
              when "10001" \Rightarrow b block \leq sb block (17);
              when "10010" \implies b\_block \le sb\_block(18);
609
              when "10011" \Rightarrow b block \leq sb block (19);
              when "10100" \Rightarrow b block \leq sb block (20);
611
              when "10101" \Rightarrow b_block \leq sb_block (21);
              when "10110" \implies b_block \le sb_block(22);
613
              when "10111" \Rightarrow b_block <= sb_block (23);
              when "11000" \Rightarrow b block \leq sb block (24);
615
              when others => b block <= 'X';
           END CASE;
617
           IF (cont w = "11000") then
619
              f <= '1';
              led_f <= '1';
621
           ELSE
              f <= '0';
623
              led f \ll 0;
           END IF:
625
           IF (cont_w /= "00000") THEN
             m <= '1':
627
             led m <= '1';
```

```
629
           ELSE
              m \le '0';
              led m \le '0';
631
           END IF;
           IF (b next='1' or b back='1') THEN
633
              mu \le '1';
635
           ELSE
              mu \le '0';
           END IF;
637
      END PROCESS;
639
      enable (0) \le (dmux(0) \text{ and } (led p i or led r i));
      enable(1) \le (dmux(1) \text{ and } (led_p_i \text{ or } led_r_i));
      enable(2) \le (dmux(2) \text{ and } (led p i or led r i));
643
      enable(3) \le (dmux(3) \text{ and } (led_p_i \text{ or } led_r_i));
      enable(4) \leftarrow (dmux(4) and (led_p_i or led_r_i));
645
      enable(5) \le (dmux(5) \text{ and } (led_p_i \text{ or } led_r_i));
      enable(6) \le (dmux(6) \text{ and } (led_p_i \text{ or } led_r_i));
647
      enable(7) \le (dmux(7) \text{ and } (led_p_i \text{ or } led_r_i));
      enable(8) \le (dmux(8) \text{ and } (led_p_i \text{ or } led_r_i));
649
      enable(9) \le (dmux(9) \text{ and } (led_p_i \text{ or } led_r_i));
      enable(10) \le (dmux(10) \text{ and } (led_p_i \text{ or } led_r_i));
      enable(11) \le (dmux(11) and (led_p_i or led_r_i));
      enable(12) \le (dmux(12) \text{ and } (led_p_i \text{ or } led_r_i));
653
      enable(13) \le (dmux(13) and (led_p_i or led_r_i));
      enable(14) \leftarrow (dmux(14) \text{ and } (led_p_i \text{ or } led_r_i));
655
      enable(15) \le (dmux(15) \text{ and } (led_p_i \text{ or } led_r_i));
      enable (16) \le (\operatorname{dmux}(16) \text{ and } (\operatorname{led} p \text{ i or led r i}));
657
      enable(17) \le (dmux(17) \text{ and } (led p i or led r i));
659
      enable(18) \le (dmux(18) \text{ and } (led_p_i \text{ or } led_r_i));
      enable(19) \le (dmux(19) \text{ and } (led_p_i \text{ or } led_r_i));
661
      enable(20) \leftarrow (dmux(20) \text{ and } (led_p_i \text{ or } led_r_i));
      enable(21) \le (dmux(21) \text{ and } (led_p_i \text{ or } led_r_i));
      enable(22) \le (dmux(22) \text{ and } (led_p_i \text{ or } led_r_i));
663
      enable(23) \leftarrow (dmux(23) \text{ and } (led_p_i \text{ or } led_r_i));
      enable(24) \le (dmux(24) \text{ and } (led_p_i \text{ or } led_r_i));
667
      BR1: blocor port map (enable(0), clk, rst_b, memory, rw, msg_w, sb_block(0),
          s_msg_r);
      BR2: blocor port map (enable(1), clk, rst b, memory, rw, msg w, sb block(1),
      BR3: blocor port map (enable(2), clk, rst_b, memory, rw, msg_w, sb_block(2),
671
          s_msg_r);
```

```
BR4: blocor port map (enable(3), clk, rst b, memory, rw, msg w, sb block(3),
     BR5: blocor port map (enable (4), clk, rst_b, memory, rw, msg_w, sb_block (4),
673
         s_msg_r);
     BR6: blocor port map (enable(5), clk, rst_b, memory, rw, msg_w, sb_block(5),
         s_msg_r);
     BR7: blocor port map (enable(6), clk, rst_b, memory, rw, msg_w, sb_block(6),
675
         s_msg_r);
     BR8: blocor port map (enable (7), clk, rst_b, memory, rw, msg_w, sb_block (7),
         s_msg_r);
     BR9: blocor port map (enable(8), clk, rst_b, memory, rw, msg_w, sb_block(8),
677
         s_msg_r);
     BR10: blocor port map (enable (9), clk, rst_b, memory, rw, msg_w, sb_block (9),
         s_msg_r);
     BR11: blocor port map (enable (10), clk, rst b, memory, rw, msg w, sb block (10),
679
         s_msg_r);
     BR12: blocor port map (enable(11), clk, rst_b, memory, rw, msg_w, sb_block(11),
         s_msg_r);
     BR13: blocor port map (enable(12), clk, rst_b, memory, rw, msg_w, sb_block(12),
681
         s_msg_r);
     BR14: blocor port map (enable(13), clk, rst_b, memory, rw, msg_w, sb_block(13),
         s_msg_r);
     BR15: blocor port map (enable (14), clk, rst_b, memory, rw, msg_w, sb_block (14),
683
         s_msg_r);
     BR16: blocor port map (enable (15), clk, rst_b, memory, rw, msg_w, sb_block (15),
         s_msg_r);
     BR17: blocor port map (enable (16), clk, rst_b, memory, rw, msg_w, sb_block (16),
685
         s_msg_r);
     BR18: blocor port map (enable (17), clk, rst b, memory, rw, msg w, sb block (17),
         s msg r);
687
     BR19: blocor port map (enable (18), clk, rst_b, memory, rw, msg_w, sb_block (18),
         s_msg_r);
     BR20: blocor port map (enable (19), clk, rst_b, memory, rw, msg_w, sb_block (19),
         s_msg_r);
     BR21: blocor port map (enable (20), clk, rst_b, memory, rw, msg_w, sb_block (20),
689
         s_msg_r);
     BR22: blocor port map (enable (21), clk, rst_b, memory, rw, msg_w, sb_block (21),
         s_msg_r);
     BR23: blocor port map (enable (22), clk, rst_b, memory, rw, msg_w, sb_block (22),
691
         s_msg_r);
     BR24: blocor port map (enable (23), clk, rst_b, memory, rw, msg_w, sb_block (23),
         s_msg_r);
     BR25: blocor port map (enable (24), clk, rst b, memory, rw, msg w, sb block (24),
693
         s_msg_r);
     led_r \le led_r_i;
695
     led_p \le led_p_i;
```

```
697
     msg_r \le s_msg_r;
     ss_msg_r \le s_msg_r(5 \text{ downto } 0);
699
     Timer60: Timer_60 port map (clk,b_on,b_play,b_next,b_back,t60);
     Timer5: Timers_2_5 port map (clk, b_on, t2, t5);
701
     D7S1: decod_bcd_8bit_port_map(ss_msg_r,s_binbcd);
703
     dsp1 \le s\_binbcd(3 downto 0);
     dsp2 \le s\_binbcd(7 downto 4);
707 end ckt;
711 library ieee;
   use ieee.std_logic_1164.all;
713 use ieee.numeric_std.all;
715 entity blocor is
   port (en, clk, rst_b, memory, rw: in std_logic;
     data_i: in std_logic_vector (7 downto 0);
717
     rec_block: out std_logic;
     data_o: out std_logic_vector(7 downto 0));
   end entity;
721
   architecture ckt of blocor is
     component contador10 is
723
         port(clk, en, clr:
                                 in std_logic;
              b block: out std logic;
725
             o: out std_logic_vector (3 downto 0));
727 end component;
     component ram_s is
       port (
729
   clk
           : in std_logic ;
         : in std_logic ;
731 en
           : in std_logic ;
   rw
           : in std_logic_vector (3 downto 0);
733 addr
           : in std_logic_vector (7 downto 0);
             : out std_logic_vector (7 downto 0));
735 dataout
   end component;
737
           sig_addr: std_logic_vector(3 downto 0);
   signal
739
   begin
741
   z1: contador10 port map(clk,en,rst_b,rec_block,sig_addr);
743
```

```
z2: ram s port map (clk, memory, rw, sig addr, data i, data o);
745
   end ckt;
747
751 library ieee;
   use ieee.std_logic_1164.all;
753 use ieee.numeric std.all;
755 entity sec_ele is
     port (clk,b_on,b_play,b_next,b_back,rec_i,rst: in std_logic;
       msg: in std_logic_vector (7 downto 0);
       led_o ,led_m ,led_f ,led_p ,led_r: out std_logic;
       display1, display2: out std_logic_vector (3 downto 0);
759
       msg_s: out std_logic_vector (7 downto 0));
761 end entity;
763 architecture ckt of sec ele is
765 component bloco_op is
   port (clk, rst_w, rst_r, memory, rw, display, rst_b, hc_r, hc_w, b_next,
      b_back, rec_i, b_on,b_play,led_r_i,led_p_i: in std_logic;
    msg_w: in std_logic_vector (7 downto 0);
    rec_o, mu, comp_eq, m, f, t60, t5, t2, b_block, led_m, led_f, led_p,
        led_r: out std_logic;
    dsp: out std_logic_vector (4 downto 0);
769
    dsp1, dsp2: out std logic vector(3 downto 0);
    msg r: out std logic vector (7 downto 0)
     );
773 end component;
775 component mde b is
       port (CLK, RST, B_ON, PLAY, MU, COMP_EQ, REC, M, B_BLOCK, F, T60, T5
          , T2: in std_logic ;
          LED_O, LED_R, LED_P, RST_W, RST_R, RST_B, DISPLAY, HC_R, HC_W,
              MEMORY, RW: out std logic);
   end component;
779
   signal s_led_r, s_rec_o, s_led_p, s_mu, s_comp_eq, s_m, s_b_block, s_f, s_t60, s_t5,
      s_t^2, s_r^3
      std logic;
781 signal s dsp : std logic vector (4 downto 0);
   begin
783
```