QXD0146 - Sistemas Digitais para Computadores Processador MIPS - Monociclo

Thiago Werlley Badeira da Silva¹

¹Universidade Federal do Ceará, Brazil

3 de maio de 2023





Objetivos

- Duas implementações:
 - Monociclo
 - Multiciclo





Uma implementação MIPS básica

- Uma implementação MIPS básica considera:
 - o Instruções load word (lw) e store word (sw)
 - o Aritméticas: add, sub, and e slt
 - Desvio: branch if equal (beq) e jump (j)
- Não inclui muitas instruções (ex.: shift, mult, div, op. ponto flutuante, etc.), mas demonstra exatamente como é criado um caminho de dados (datapath) e controle.
- Entenderemos como a implementação afeta o ciclo de clock e a CPI do processador.






Sinopse da implementação

- Cada tipo de instrução realiza um conjunto de ações no caminho de dados
- Porém, as duas primeiras etapas são idênticas para todas as instruções:
 - Buscar a instrução na memória na posição indicada pelo contador de programa (PC)
 - o Ler os registradores indicados na instrução (um ou dois)
- Após isso, muda ligeiramente para cada instrução
- Mas há semelhanças: quase todas usam a ALU
- As unidades funcionais se interconectam de maneira a contemplar todas as classes de instrução






Sinopse da implementação







Sinais de controle








Implementação monociclo

- A arquitetura que estamos definindo é monociclo. Embora seja mais simples, não é utilizado, pois possui desvantagens:
 - o É mais lento que a arquitetura multiciclo (ciclo maior)
 - Precisa duplicar unidades funcionais que forem necessárias usar simultaneamente
 - Não permite fazer pipeline
- A implementação usa lógica combinacional (circuitos que operam nos valores dos dados. Ex: ALU) e sequenciais
- Os circuitos sequenciais também são chamados elementos de estado. São os que possuem memória.






- Vamos analisar quais elementos do caminho de dados cada instrução precisa para sua execução
- Três elementos iniciais executam os dois passos citados que são iguais para toda instrução:
 - Memória de instruções
 - Contador de programa (PC)
 - Somador







 A parte inicial do caminho de dados usada para buscar a instrução (Instruction Fetch) utiliza o somador para determinar o endereço da próxima instrução:







- Vamos considerar uma instrução do tipo R.
- Relembrando:


	6 bits	5 bits	5 bits	5 bits	5 bits	6 bits	
R:	op	rs	rt	rd	shamt	funct	

- Um caso típico é add \$t1, \$t2, \$t3. São portanto necessários dois registradores fonte. O banco de registradores deve permitir a leitura de dois registradores simultaneamente.
- Como o campo de cada registrador é de 5 bits, o banco pode possuir até 2⁵ = 32 registradores





- Os elementos necessários para implementar as instruções tipo R são:
 - Banco de registradores
 - ALU



a. Registers

b. ALU






- Agora consideremos as instruções load/store com formato:
 lw \$t1,offset_value(\$t2)
 sw \$t1,offset_value(\$t2)
- O valor sinalizado de 16 bits do offset_value deve ser somado com o valor de um registrador para resultar no endereço do operando
- Assim, load e store também usam a ALU
- Além disso, precisamos de uma unidade para estender o sinal do campo de 16 bits





• Elementos necessários para as instruções load/store:



a. Data memory unit

b. Sign-extension unit






- A instrução beq é semelhante, pois também possui um offset que precisa estender o bit de sinal, porém o registrador origem é o PC.
- Porém tem alguns detalhes extras:
 - Deve-se usar PC+4 como base para o desvio
 - o O campo offset deve ser deslocado de 2 bits
- Os registradores especificados devem ser levados até a ALU para realizar a comparação e um sinal (bit zero) vai comandar um mux para decidir por desvio tomado e desvio não tomado.






• O caminho de dados para um desvio condicional (beq)








 O caminho de dados combinado para instruções de acesso à memória e instruções tipo R:







• Caminho de dados:







• A ALU proposta tem 4 entradas de controle e realiza 6 operações:

ALU control lines	Function
0000	AND
0001	OR
0010	add
0110	subtract
0111	set on less than
1100	NOR

 A ALU pode ter uma unidade de controle própria que recebe como entrada um campo de 2 bits da unidade de controle principal (OpALU) e o campo funct da instrução tipo R





• Geração dos bits de controle da ALU:

Instruction opcode	ALUOp	Instruction operation	Funct field	Desired ALU action	ALU control input
LW	00	load word	XXXXXXX	add	0010
SW	00	store word	XXXXXXX	add	0010
Branch equal	01	branch equal	XXXXXXX	subtract	0110
R-type	10	add	100000	add	0010
R-type	10	subtract	100010	subtract	0110
R-type	10	AND	100100	and	0000
R-type	10	OR	100101	or	0001
R-type	10	set on less than	101010	set on less than	0111

AL	Funct field							
ALUOp1	ALUO _p 0	F5	F4	F3	F2	F1	F0	Operation
0	0	Х	X	Х	X	X	X	0010
X	1	X	X	X	X	X	X	0110
1	X	X	X	0	0	0	0	0010
1	X	X	Х	0	0	1	0	0110
1	X	X	X	0	1	0	0	0000
1	X	X	X	0	1	0	1	0001
1	X	Х	Х	1	0	1	0	0111





- Para projetar a unidade de controle, é necessário identificar os campos das instruções e as linhas de controle necessárias
- O registrador destino pode vir da faixa 15:11 ou 20:16, dependendo da instrução.
- Portanto é preciso adicionar mais um mux no datapath anterior

Field	0	rs	rt ro	d shamt	funct
Bit positions 3	31:26 2	5:21 20	:16 15:	11 10:6	5:0

a. R-type instruction

Field	35 or 43	rs	rt	address
Bit positions	31:26	25:21	20:16	15:0


b. Load or store instruction

Field	4	rs	rt	address
Bit positions	31:26	25:21	20:16	15:0

c. Branch instruction











Sinal	Efeito quando =0	Efeito quando =1
RegDst	O número do reg. destino vem do campo 20:16	O número do reg. destino vem do campo 15:11
RegWrite	nenhum	O registrador na entrada Write register é escrito com o valor da entrada Write data
ALUSrc	O segundo operando da ALU vem da segunda saída da caixa de registradores (Read data 2)	O segundo operando da ALU vem da parte imediata da instrução estendida para 32 bits
PCSrc	PC recebe PC+4	PC recebe PC mais deslocamento da instrução de desvio (beq)
MemRead	nenhum	O dado da memória no endereço Address é colocado na saída Read data
MemWrite	nenhum	O dado na entrada Write data é escrito na memória no endereço Address
MemtoReg	Um resultado da ALU é enviado à caixa de registradores para ser gravado em um registrador	Um dado da memória é enviado à caixa de registradores para ser gravado em um registrador






 Com a tabela anterior e a tabela abaixo, podemos projetar a unidade de controle.

Instruction	RegDst	ALUSrc	Memto- Reg				Branch	ALUOp1	ALUO _p 0
R-format	1	0	0	1	0	0	0	1	0
1w	0	1	1	1	1	0	0	0	0
SW	X	1	X	0	0	1	0	0	0
beq	X	0	X	0	0	0	1	0	1





O caminho de dados completo








- Vamos ver agora como o caminho de dados é usado em cada tipo de instrução
- Os elementos utilizados e os sinais ativos serão destacados
- A próxima figura mostra o caminho de dados para uma instrução tipo R do tipo add \$t1,\$t2,\$t3.
- Acontecem 4 etapas:
 - 1. Busca da instrução e incremento do PC
 - 2. \$t2 e \$t3 são lidos no banco de registradores e os sinais de controle são definidos
 - 3. A ALU opera os dados de entrada usando o campo funct de 6 bits (0:5) e o controle da ALU de 2 bits
 - 4. O resultado da ALU é escrito no registrador designado pelo campo 15:11 (\$t1)












- Vejamos agora uma instrução tipo lw \$t1,offset(\$t2)
 - 1. Busca da instrução e incremento do PC
 - 2. Leitura de \$t2
 - 3. Cálculo da soma de \$t2 com a parte imediata da instrução estendido de 16 para 32 bits
 - 4. A soma da ALU é usada como endereço para a memória de dados
 - 5. O dado da unidade de memória é escrito no banco de registradores no registrador destino fornecido pelos bits 20:16 (\$t1)












- Por último vamos ver como ocorre a execução da instrução branch if equal (beq)
 - 1. Busca da instrução e incremento do PC.
 - 2. \$t1 e \$t2 são lidos no banco de registradores.
 - 3. A ALU faz uma subtração com os dados de entrada. O valor de PC+4 é somado à parte imediata estendida para 16 bits gerando o endereço destino do desvio, se for tomado
 - 4. Se a ALU gerar zero como resultado o sinal de controle gerado será nível alto, decidindo tomar o desvio. Caso contrário será usado PC+4.











Implementando Jumps


- Os caminhos de dados mostrados não contemplam a instrução jump.
- A instrução jump possui um endereço de 26 bits e o opcode 000010:

000010	address
31:26	25:0

- A instrução jump difere da beq porque é incondicional e oi cálculo do endereço é diferente.
- O endereço resultante é a concatenação de:
 - 1. Os 4 bits superiores de PC+4
 - 2. Os 26 bits do campo address da instrução
 - 3. Dois bits zero (00)











- Por que uma arquitetura monociclo não é usada hoje?
 - 1. Ineficiente
 - 2. O ciclo de clock precisa ter a mesma duração para qualquer instrução, que é determinado pelo caminho mais longo do circuito
 - 3. Instruções mais rápidas tem a mesma duração de instruções mais longas, como o load word.
 - 4. Embora o CPI seja 1, o ciclo de clock é maior.
 - 5. Unidades funcionais não podem ser reutilizadas para a mesma instrução





Exemplo

- Assuma que os tempos de operação para as principais unidades funcionais sejam os seguintes:
 - o Unidade de memória: 200 picoseconds (ps)
 - o ALU e demais somadores: 100 ps
 - o Banco de registradores (leitura ou escrita): 50 ps
- Considerando que os demais componentes não possuem atraso, qual das seguintes implementações seria mais rápida:
 - 1. Monociclo com ciclo fixo
 - 2. Monociclo com ciclo variável, onde cada ciclo tem o tamanho mínimo necessário para cada instrução.
- Considere o seguinte mix de instruções: 25% loads, 10% stores, 45% ALU, 15% desvios e 5% jumps





Resposta

Tempo de execução da CPU = contagem de instruções \times $CPI \times tempo de ciclo de clock$

Como CPI = 1:

Tempo de execução da CPU = contagem de instruções × tempo de ciclo de clock

Precisamos apenas encontrar o tempo de ciclo de clock para as duas implementações, já que a contagem de instruções é igual nos dois casos.





Resposta

Instruction class	Fund	ctional units use	e instruction cl	nss	
R-type	Instruction fetch	Register access	ALU	Register access	
Load word	Instruction fetch	Register access	ALU	Memory access	Register access
Store word	Instruction fetch	Register access	ALU	Memory access	
Branch	Instruction fetch	Register access	ALU		
Jump	Instruction fetch				

Instruction class	Instruction memory	Register read	ALU operation	Data memory	Register write	Total
R-type	200	50	100	0	50	400 ps
Load word	200	50	100	200	50	600 ps
Store word	200	50	100	200		550 ps
Branch	200	50	100	0		350 ps
Jump	200					200 ps

- O ciclo de clock para a máquina de clock fixo é o tempo de pior caso, ou seja, 600ps
- A outra versão terá um clock mínimo de 200ps e máximo de 600ps





Resposta

Ciclo de clock =

$$600 \times 25\% + 550 \times 10\% + 400 \times 45\% + 350 \times 15\% + 200 \times 5\% =$$

= 447,5ps

• Fator de desempenho:

$$=\frac{600}{447.5}=1,34$$