

ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES

Arquitetura RISC-V Monociclo Via de Dados e Unidade de Controle

Prof^a. Fabiana F F Peres

Apoio: Camile Bordini

Execução de Instruções

- É dividido em vários passos:
 - Busca a próxima instrução da memória;
 - Atualiza o contador de programa (Registrador) para que ele aponte para a próxima instrução;
 - Determina o tipo da instrução (Decodifica a instrução);
 - Acessa os <u>dados contidos em registradores</u>
 - Executa a instrução
 - faz a operação na **ULA**
 - Acessa a memória de dados, se necessário
 - Armazena o resultado em locais apropriados
 - Volta ao passo 1 (inicia a execução da próxima instrução)

Caminho de dados

- Lembrando
 - Um Sistema digital (computador simples) contém um caminho de dados e uma unidade de controle
- Caminho de dados:
 - Um conjunto de registradores
 - Micro operações nesses registradores
 - Interface de controle entre os registradores e outros components da CPU ou no caminho de dados

Implementações

 Há algumas formas de se implementar o conjunto de instruções de um processador:

- 1. Monociclo
- 2. Multiciclo
- 3. Pipeline

1. Monociclo

- 1 instrução por ciclo de clock
- Para isso, o ciclo deve ser longo o suficiente para acomodar a <u>instrução mais lenta</u> (gargalo!)

2. Multiciclo

- Cada instrução é executada em múltiplas etapas (busca, decodificação, execução, acesso à memória e escrita de resultado)
- Cada etapa leva 1 ciclo
- O tempo de um ciclo deve acomodar a <u>etapa mais longa</u>
- Portanto, cada instrução pode ter uma quantidade de etapas diferentes
- Consequentemente, uma instrução pode levar menos ciclos que outras (usar apenas etapas necessárias)

Implementações


3. Pipeline

- Executa cada instrução em múltiplas etapas (como no multiciclo)
- Cada etapa executa uma instrução diferente <u>etapas em</u>
 <u>paralelo</u> como em uma linha de montagem

Monociclo


Via de Dados Monociclo

- Busca: PC precisa guardar o endereço da instrução a ser buscada
- A instrução precisa estar na memória de instruções
- A instrução pode ter <u>operandos de entrada</u> que são armazenados no **banco de registradores**
- Os quais serão processados pela ULA
- O resultado da ULA deve ser armazenado em uma memória de dados




Via de Dados Monociclo

- Lembrando, há dois tipos de unidades funcionais:
 - Elementos que operam nos valores dos dados
 (combinacionais): para uma certa entrada, produz sempre a mesma saída
 - Ex: ULA
 - Elementos que contém estado (sequenciais): para uma certa entrada, a saída pode ser difente, depende do estado (necessário memória)
 - Ex: PC, memória de instruções, banco de registradores, memória de dados




- Em relação aos elementos sequenciais (de estado), em que momento o valor do estado pode ser armazenado?
 - São baseados no <u>clock</u> (lógica síncrona)
- Clock: implementado através de um dispositivo que oscila (alto/baixo)




Obs: elementos **combinacionais**, como produzem o mesmo resultado, <u>não</u> há necessidade de um controle por clock.

- **Métodos de clock** (*clocking*): que define quando que o elemento de estado deve ser atualizado: Na transição de <u>subida</u> ou de <u>descida</u>?
 - Fabricante deve decidir!
- Supondo que os elementos de estado serão atualizados durante a transição de subida
- Assim, mesmo que algum dado seja alterado no meio do ciclo, ele só vai ser atualizado no momento da subida




Execução típica:

- Leitura do conteúdo de alguns elementos de estado
- Enviado valores (através de alguma lógica combinacional)
- Escrita dos resultados em um ou mais elementos de estado




Lembrando...

- Flip-flop D
 - Armazena 1 bit



- o estado (Q) muda somente na transição do clock (C)...
 - ...de 0 para 1,
 - ...<u>ou</u> de 1 para 0 (exemplo abaixo)




Ex: Banco de registradores

- São construídos utilizando vários flip-flops D
 - 32 registradores
- Leituras:
 - 2 registradores para leituras
 - 2 dados de saída a serem processados pela ULA
- Escritas:
 - 1 registrador
 - Dado a ser escrito
- <u>Sinal de controle write</u>: indicando se é para ser escrito algo em algum registrador



Caminho de dados por instrução

Via de Dados Monociclo




Busca

- a. O endereço da instrução a ser buscada está em **PC**
- b. O endereço é enviado à memória de instruções

$$IR = Memória[PC]$$

- c. Instrução é armazenada em **IR**
- **d. PC** é atualizado para guardar a próxima instrução (incremento em 4 bytes) (PC = PC + 4)



Instruções Tipo R

Instruções Tipo R

•Instruções Tipo R: (add, sub, and, or)

Tipo-R funct7 rs2 rs1 funct3 rd opcode
--

•Instância da instrução Add:


add rd, rs1, rs2
$$//rd = rs1 + rs2$$

•Requisitos para execução:

- Ler o conteúdo de dois **registradores** (rs1 e rs2)
- Realizar uma operação, com o conteúdo dos registradores, na ULA

• Escrever o resultado da operação em um outro registrador (rd)

- a. Instrução é acessada pelo registrador IR: endereços dos 3 registradores (2 leitura e 1 de escrita).
- **b.** Dados lidos dos 2 registradores e enviados à ULA.
- **c. ALU operation**: sinal de controle indicando qual operação é pra ser executada.
- d. Dois sinais de saída: *flag* indicando se o resultado deu **zero**, e o **resultado da operação**.
 - e. Resultado deve ser escrito devolta no banco de registradores
 - f. RegWrite: sinal de escrita em registrador deve estar ativado



Sinais de Controle

ALU Operation

- Bits para identificação de qual operação deve ser executada na ULA
- Ex: add, sub, and, or, lw, sw,...?

Sinais de Controle

Nome do sinal	Efeito quando desativado	Efeito quando ativado				
RegWrite	Nenhum	É escrito em um registrador (<i>Write</i> register) o valor existente em <i>Write date</i>				
ALUSrc	O segundo operando da ULA é oriundo do segundo registrador (<i>Read data 2</i>)	O segundo operando da ULA é a constante (imediato) estendido para 32 bits				
PCSrc	PC é substituído pela saída do somador que calcula o valor de PC+4	PC é substituído pela saída do somador que calcula o alvo de um desvio (instruções de Branch)				
MemRead	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (<i>Address</i>) é colocado na saída (<i>Read data</i>)				
MemWrite	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (Address) é substituído pelo dado na entrada (Write data)				
MemtoReg	O valor alimentado no registrador de entrada de dados (<i>Write data</i>) vem da ULA	O valor alimentado no registrador de entrada de dados (<i>Write data</i>) vem da Memória de dados				

Instruções Tipo I

Instruções Tipo I

•Instruções Tipo I: (lw)

|--|

•Instância da instrução <u>Load</u>:

```
lw rd, imm(rs1) //rd=Mem[rs1+ImmGen(imm)]
```

•Requisitos para execução:

- Ler o conteúdo do **registrador** de base (rs1)
- Realizar a soma na ULA: do registrador de base com a constante imm para calcular o endereço da memória
- Acessar a memória:
 - para <u>ler</u> o **dado** contido dentro do endereço calculado
- Escrever o dado lido da memória dentro de um registrador (rd).

Instruções Tipo I

•Instruções Tipo I: (lw)


•Instância da instrução <u>Load</u>:

```
lw rd, imm(rs1) //rd=Mem[rs1+ImmGen(imm)]
```

Observação:

- O valor do offset da instrução (imm) pode ser positivo ou negativo
- E como o endereço guardado por rs1 é de 32 bits, para facilitar a soma, é necessário que o valor de imediato também tenha 32 bits
- Assim, um Gerador de Imediato irá extender o sinal (bit mais à esquerda) replicando-o até atingir 32 bits

- a. Instrução é acessada pelo registrador IR: rs1, rd, imm
- **b.** Gerador de imediato extende o valor da constante de imediato (32bits)
- c. Entradas da ULA: **endereço base** (dado lido de rs1) e o **valor de imediato** já extendido (deslocamento) **AluOp** indicando a operação de soma
- d. Endereço efetivo é encaminhado à memória de dados
 - e. Sinal de controle **MemRead** deve estar ativo
- f. Dado é lido da memória e deve ser escrito no banco de registradores
 - g. Sinal de controle **RegWrite** deve estar ativo



Tipo I

Sinais de Controle

Nome do sinal	Efeito quando desativado	Efeito quando ativado		
RegWrite	Nenhum	É escrito em um registrador (<i>Write</i> register) o valor existente em <i>Write date</i>		
ALUSrc	O segundo operando da ULA é oriundo do segundo registrador (<i>Read data 2</i>)	O segundo operando da ULA é a constante (imediato) estendido para 32 bits		
PCSrc	PC é substituído pela saída do somador que calcula o valor de PC+4	PC é substituído pela saída do somador que calcula o alvo de um desvio (instruções de Branch)		
MemRead	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (<i>Address</i>) é colocado na saída (<i>Read data</i>)		
MemWrite	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (<i>Address</i>) é substituído pelo dado na entrada (<i>Write data</i>)		
MemtoReg	O valor alimentado no registrador de entrada de dados (<i>Write data</i>) vem da ULA	O valor alimentado no registrador de entrada de dados (<i>Write data</i>) vem da Memória de dados		

Instruções Tipo S

Instruções Tipo S

•Instruções Tipo S: (sw)

S $imm[11:5]$ $rs2$ $rs1$ $funct3$ $imm[4:0]$ $opco$	pcode	opcode	орсос	op		imm[4:0]		funct3	rs1	rs2		imm[11:5]	Tipo-S	
--	-------	--------	-------	----	--	----------	--	--------	-----	-----	--	-----------	--------	--


•Instância da instrução Store:

```
sw rs2, imm(rs1) //Mem[rs1+ImmGen(imm)]=rs2
```

•Requisitos para execução:

- Ler o conteúdo do **registradores** rs1 e rs2
- Realizar a soma na **ULA**: do **registrador** de base (rs1) com a **constante** imm para calcular o **endereço da memória**
- Acessar a memória:
 - para <u>escrever</u> o valor contido em rs2 no endereço calculado

- a. Instrução é acessada pelo registrador IR: rs1, rs2, imm
- **b.** Gerador de imediato extende o valor da constante de imediato (32bits)
- c. Entradas da ULA: **endereço base** (dado lido de rs1) e o **valor de imediato** já extendido (deslocamento) **AluOp** indica a operação (soma)
- d. Endereço efetivo é encaminhado à memória de dados
 - e. Sinal de controle **MemWrite** deve estar ativo
- f. Dado do registrador rs2 é trafegado para a memória de dados



Sinais de Controle

Nome do sinal	Efeito quando desativado	Efeito quando ativado			
RegWrite	Nenhum	É escrito em um registrador (<i>Write</i> register) o valor existente em <i>Write date</i>			
ALUSrc	O segundo operando da ULA é oriundo do segundo registrador (<i>Read data 2</i>)	O segundo operando da ULA é a constante (imediato) estendido para 32 bits			
PCSrc	PC é substituído pela saída do somador que calcula o valor de PC+4	PC é substituído pela saída do somador que calcula o alvo de um desvio (instruções de Branch)			
MemRead	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (<i>Address</i>) é colocado na saída (<i>Read data</i>)			
MemWrite	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (Address) é substituído pelo dado na entrada (Write data)			
MemtoReg	O valor alimentado no registrador de entrada de dados (<i>Write data</i>) vem da ULA	O valor alimentado no registrador de entrada de dados (<i>Write data</i>) vem da Memória de dados			

Instruções Tipo B

Instrução Tipo B

•Instruções Tipo B: (beq)


•Instância da instrução Beq:

```
beq rs1, rs2, L
//if rs1==rs2 then PC = PC + ImmGen(imm)
```

•Requisitos para execução:


- Ler o conteúdo de dois **registradores** (rs1 e rs2)
- Utilizar a **ULA** para identificar se armazenam o mesmo valor
- Se armazenam o mesmo valor: o PC será atualizado com PC +imm

- a. Instrução é acessada pelo registrador IR: rs1, rs2, L
- **b.** Gerador de imediato extende o valor da constante de imediato (32bits)
 - bl O imediato já estendido é somado com o PC
 - b2 Produzindo como saída o **endereço do desvio** que (*talvez**) irá para o PC
- c. Entradas da ULA: valor de rs1 e valor de rs2 -AluOp indica a operação
- d. Valores são **subtraídos**: se resultar em 0 é porque são iguais e **sinal Zero** é ativado (*permitindo que o valor da soma anterior endereço do desvio seja atualizado em PC)



Caminho de dados completo


Caminho de dados: Instrução Tipo R




add rd, rs1, rs2 //rd = rs1 + rs2

Sinais de Controle – Tipo R

Nome do sinal	Efeito quando desativado	Efeito quando ativado
RegWrite	Nenhum	É escrito em um registrador (<i>Write</i> register) o valor existente em <i>Write date</i>
ALUSrc	O segundo operando da ULA é oriundo do segundo registrador (<i>Read data 2</i>)	O segundo operando da ULA é a constante (imediato) estendido para 32 bits
PCSrc	PC é substituído pela saída do somador que calcula o valor de PC+4	PC é substituído pela saída do somador que calcula o alvo de um desvio (instruções de Branch)
MemRead	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (<i>Address</i>) é colocado na saída (<i>Read data</i>)
MemWrite	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (<i>Address</i>) é substituído pelo dado na entrada (<i>Write data</i>)
MemtoReg	O valor alimentado no registrador de entrada de dados (Write data) vem da ULA	O valor alimentado no registrador de entrada de dados (<i>Write data</i>) vem da Memória de dados




Caminho de dados: Instrução Tipo I




lw rd, imm(rs1) //rd=Mem[rs1+ImmGen(imm)]

Sinais de Controle - Tipo I

Nome do sinal	Efeito quando desativado	Efeito quando ativado
RegWrite	Nenhum	É escrito em um registrador (<i>Write</i> register) o valor existente em <i>Write date</i>
ALUSrc	O segundo operando da ULA é oriundo do segundo registrador (<i>Read data 2</i>)	O segundo operando da ULA é a constante (imediato) estendido para 32 bits
PCSrc	PC é substituído pela saída do somador que calcula o valor de PC+4	PC é substituído pela saída do somador que calcula o alvo de um desvio (instruções de Branch)
MemRead	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (<i>Address</i>) é colocado na saída (<i>Read data</i>)
MemWrite	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (<i>Address</i>) é substituído pelo dado na entrada (<i>Write data</i>)
MemtoReg	O valor alimentado no registrador de entrada de dados (Write data) vem da ULA	O valor alimentado no registrador de entrada de dados (<i>Write data</i>) vem da Memória de dados



Caminho de dados: Instrução Tipo S




sw rs2, imm(rs1) //Mem[rs1+ImmGen(imm)]=rs2


Sinais de Controle - Tipo S

Nome do sinal	Efeito quando desativado	Efeito quando ativado
RegWrite	Nenhum	É escrito em um registrador (<i>Write</i> register) o valor existente em <i>Write date</i>
ALUSTC	O segundo operando da ULA é oriundo do segundo registrador (<i>Read data 2</i>)	O segundo operando da ULA é a constante (imediato) estendido para 32 bits
PCSrc	PC é substituído pela saída do somador que calcula o valor de PC+4	PC é substituído pela saída do somador que calcula o alvo de um desvio (instruções de Branch)
MemRead	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (<i>Address</i>) é colocado na saída (<i>Read data</i>)
MemWrite	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (Address) é substituído pelo dado na entrada (Write data)
MemtoReg	O valor alimentado no registrador de entrada de dados (<i>Write data</i>) vem da ULA	O valor alimentado no registrador de entrada de dados (<i>Write data</i>) vem da Memória de dados

Tipo-S	imm[11:5]	rs2	rs1	funct3	imm[4:0]	opcode
--------	-----------	-----	-----	--------	----------	--------



Caminho de dados: Instrução Tipo B




beq rs1, rs2, L
//if rs1==rs2 PC = PC+4 + ImmGen(imm)

Sinais de Controle – Tipo S


Nome do sinal	Efeito quando desativado	Efeito quando ativado
RegWrite	Nenhum	É escrito em um registrador (<i>Write</i> register) o valor existente em <i>Write date</i>
ALUSrc	O segundo operando da ULA é oriundo do segundo registrador (<i>Read data 2</i>)	O segundo operando da ULA é a constante (imediato) estendido para 32 bits
PCSrc	PC é substituído pela saída do somador que calcula o valor de PC+4	PC é substituído pela saída do somador que calcula o alvo de um desvio (instruções de Branch)
MemRead	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (<i>Address</i>) é colocado na saída (<i>Read data</i>)
MemWrite	Nenhum	O conteúdo da Memória de dados armazenado no endereço de entrada (<i>Address</i>) é substituído pelo dado na entrada (<i>Write data</i>)
MemtoReg	O valor alimentado no registrador de entrada de dados (<i>Write data</i>) vem da ULA	O valor alimentado no registrador de entrada de dados (<i>Write data</i>) vem da Memória de dados


 Tipo-B
 imm[12]/imm[10:5]
 rs2
 rs1
 funct3
 imm[4:1]/imm[11]
 opcode



Caminho de dados Monociclo

Via de Dados





R-type																																				
Stype immed	R-type	fu	nct	7			rs	2		rs1				fu	ınct	3	rd					op	cod	е		Arithmetic instruction format										
SB-type immed [12,10:5] rs2 rs1 funct3 immed [4:1,11] opcode Conditional branch format	I-type		imr	nedi	ate[11:0)]				rs1				ınct	3		rc	ı			op	cod	е		Loads & immediate arithmetic										
SB-type immed[12,10:5] rs2 rs1 funct3 immed[4:1,11] opcode Conditional branch format	S-type	imme	d[1	1:5]		rs2 rs1 funct3										imr	ned	[4:0]		op	cod		Stores												
U-type		immed	1[12	,10:	10:5] rs2 rs1 funct3 i																															
U-type					-	edia	ate[2	20.1	0:1	,11.	,19:	12]					, , , , , , , , , , , , , , , , , , , ,																			
FIGURE 4.16 The actual RISC-V formats. Figure 4.16 introduces R-, I-, S-, and U-types, which are straightforward. Immediate Output Bit by Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1																		rc	ı							, ,										
Immediate Output Bit by Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1	o spe																To opcode opper ininiediate format																			
Store S S S S S S S S S	FIGURE 4.16	URE 4.16 The actual RISC-V formats. Figure 4.16 introduces R-, I-, S-, and U-types, which are straightforward.																																		
Instruction Format Immediate Input Bit by Bit Load, Arith. Imm. I I31 I31																																				
Load, Arith. Imm. I									25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Store S " " " " " " " " " " " " " " " " " "		Format	_																														<u> </u>			
Cond. Branch S " " " " " " " " " " " " " " " " " "		I		$\overline{}$					$\overline{}$							_		i31	i31	i31	i31	i31	i31	i30	i29			-	i25				-	i20		
Uncond. Jump																		"	"	"	"	"								_	i10			17		
Load Upper Imm. U "																						ina						$\overline{}$			i1.4			0		
Unique Inputs		_	"																						$\overline{}$				_	_	_	_	-	"		
FIGURE 4.17 Inputs to immediate if hypotheticaly conditional branches use the S format, and if jumps, use the U for Immediate Output Bit by Bit		U	1		_				-			_	_		_	_		_	-						-	_		_		_	_	_	_	3		
Immediate Output Bit by Bit	Onique inputs			2	2	_	_	_	_	_	_	_	_	_	_		0	-	0	0	0	0	4	-	-	-	-	-			-			J		
Store S S S S S S S S S	FIGURE 4.17	Inpu								oth	etic	caly	/ co	ndi	itio	nal	bra	ncł	ies	use	e th	e S	for	ma	t, a	nd	if ju	ımp)S, I	ıse	the	J U	for	mat		
Load, Arith. Imm. I			-							24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Store S " " " " " " " " " " " " " " " " " "	Instruction	Format	+																											\top	\Box		\Box	П		
Cond. Branch SB " " " " " " " " " " " " " " " " " "	Load, Arith. Imm.	. 1	i31	i31	i31	i31	i31	i31	i31	i31	i31	i31	i31	i31	i31	i31	i31	i31	i31	i31	i31	i31	i31	i30	i29	i28	i27	i26	i25	i24	i23	i22	i21	i20		
Uncond. Jump UJ " " " " " " " " " " " " " " " " " "	Store	S	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	i11	i10	i9	i8	i7		
enconar samp	Cond. Branch	SB	"	"	"	"	"	"	"	"	"	"	41	"										"	"	"	"	"	"	"	"	"	"	0		
Load Upper Imm. U " i30 i29 i28 i27 i26 i25 i24 i23 i22 i21 i20 " " " " " " " " 0 0	Uncond. Jump		"				44								_	i18	i17	i16	i15	i14	i13	i12	i20	"				_		"	"	"	_	"		
	Load Upper Imm.	U	"	i30	i29	i28	i27	i26	i25	i24	i23	i22	i21	i20	"	"	"	"	"	"	"	"	0	0	0	0	0	0	0	0	0	0	0	"		

3 bits

5 bits

Comments

2 3 3 3

7 bits

Field

5 bits

5 bits

Name

(Field size)

Unique Inputs

7 bits

2 2 2 2 2

1

Inputs to immediate given that branches use the SB format and jumps use the UJ format, which is what FIGURE 4.18 RISC-V uses.

2 2 2 2

2 2 2 2

2 2 2 2 2

Referências

• PATTERSON, David A; HENNESSY, John

L; Computer Organization and Design – The hardware/software interface RISC-V edition; Elsevier – Morgan Kaufmann/Amsterdam.

• PATTERSON, David; Waterman, Andrew;

The RISC-V reader: an open architecture atlas; First edition. Berkeley, California: Strawberry Canyon LLC, 2017.