

ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES


Arquitetura RISC-V Monociclo Via de Dados e Unidade de Controle

Prof^a. Fabiana F F Peres

Apoio: Camile Bordini

Execução de Instruções


- É dividido em vários passos:
 - Busca a próxima instrução da memória;



Execução de Instruções

- É dividido em vários passos:
 - Busca a próxima instrução da memória;
 - Atualiza o contador de programa (Registrador) para que ele aponte para a próxima instrução;


c. Adder



b. Program counter

Via de Dados

(Conexão entre os elementos)



Execução de Instruções

- É dividido em vários passos:
 - Busca a próxima instrução da memória;
 - Atualiza o contador de programa (Registrador) para que ele aponte para a próxima instrução;

Determina o tipo da instrução (Decodifica a instrução);


	\int					
Tipo-R	funct7	rs2	rs1	funct3	rd	opcode
Tipo-I	imm[11:0	rs1	funct3	rd	opcode	
Tipo-S	imm[11:5]	rs2	rs1	funct3	imm[4:0]	opcode
Tipo-B	imm[12]/imm[10:5]	rs2	rs1	funct3	imm[4:1]/imm[11]	opcode
Tipo-U	in	nm[31-12]	rd	opcode		
Tipo-J	imm[20]/imm[1	0:1]/imm[1	1]/imm[[19:12]	rd	opcode

Conjunto de Instruções

Classe de instruções	Instruções	Tipo
	add rd, rs1, rs2	R
Instruções aritméticas	sub rd, rs1, rs2	R
	addi rd, rs1, imm	I
	lw rd, imm(rs1)	I
Instrucções de transferência de dados	ld rd, imm(rs1)	I
Instruções de transferência de dados	sw rs2, imm(rs1)	S
	sd rs2, imm(rs1)	S
	or rd, rs1, rs2	R
Instruções lógicas	and rd, rs1, rs2	R
	xor rd, rs1, rs2	R
Instrucções de desle comentes	sll rd, rs1, rs2	R
Instruções de deslocamentos	srl rd, rs1, rs2	R
	slli rd,rs1, imm	I
Instruções de desvios condicionais	bne rs1, rs2, L	В
	beq rs1, rs2, L	В
In the second of	jal rd, imm	J
Instruções de desvios incondicionais	jalr rd, imm(rs1)	I

Mas <u>como</u> a Unidade de Controle decodifica a instrução?

Unidade de Controle



- Se ALUOp=00: é uma instrução *lw* ou *sw*, e indica para a ALU control para ser realizado uma soma
 - Atualizando a entrada da ALU para 4 bits: 0010

Obs: **X** representa "don't care", não importando se é 0 ou 1

Instruction opcode	ALUOp	Operation	Funct7 field	Funct3 field	Desired ALU action	ALU control input
lw	00	load word	XXXXXXX	XXX	add	0010
sw	00	store word	XXXXXXX	XXX	add	0010
beq	01	branch if equal	XXXXXX	XXX	subtract	0110
R-type	10	add	0000000	000	add	0010
R-type	10	sub	0100000	000	subtract	0110
R-type	10	and	0000000	111	AND	0000
R-type	10	or	0000000	110	OR	0001

- Se ALUOp=01: é uma instrução beq, e indica para a ALU control para ser realizado uma subtração
 - Atualizando a entrada da ALU para 4 bits: 0110


Instruction opcode	ALUOp	Operation	Funct7 field	Funct3 field	Desired ALU action	ALU control input
lw	00	load word	XXXXXXX	XXX	add	0010
sw	00	store word	XXXXXXX	XXX	add	0010
beq	01	branch if equal	XXXXXXX	XXX	subtract	0110
R-type	10	add	0000000	000	add	0010
R-type	10	sub	0100000	000	subtract	0110
R-type	10	and	0000000	111	AND	0000
R-type	10	or	0000000	110	OR	0001

- Se ALUOp=10: é uma instrução do Tipo R, portanto, necessário verificar nos campos funct3, funct7
 - Atualizando a entrada da ALU para 4 bits, conforme for a operação desejada:

• soma: 0010 • AND: 0000

• subtração: <mark>0110</mark> • OR: <mark>0001</mark>

Instruction opcode	ALUOp	Operation	Funct7 field	Funct3 field	Desired ALU action	ALU control input
lw	00	load word	XXXXXXX	XXX	add	0010
sw	00	store word	XXXXXXX	XXX	add	0010
beq	01	branch if equal	XXXXXXX	XXX	subtract	0110
R-type	10	add	0000000	000	add	0010
R-type	10	sub	0100000	000	subtract	0110
R-type	10	and	0000000	111	AND	0000
R-type	10	or	0000000	110	OR	0001



Exercício

Quais os valores assumidos pelos sinais de controle Branch, ALUSrc, MemToReg, ALUOp, RegWrite, MemRead, MemWrite

- a) em instruções Tipo-R
- c) na instrução **Store**

b) na instrução **Load**


d) na instrução Beq


	add/sub and/or
Branch	
ALUSrc	
ALUOp	
MemRead	
MemWrite	
MemToReg	
RegWrite	

	lw
Branch	
ALUSrc	
ALUOp	
MemRead	
MemWrite	
MemToReg	
RegWrite	


	sw
Branch	
ALUSrc	
ALUOp	
MemRead	
MemWrite	
MemToReg	
RegWrite	

	beq
Branch	
ALUSrc	
ALUOp	
MemRead	
MemWrite	
MemToReg	
RegWrite	






E <u>como</u> a Unidade de Controle **é implementada**?



 Implementação incorreta no livro (PDF)!

- Então como é implementada?
 - Com base nos resultados do exercício anterior, acompanhe a resolução no quadro



Input or output	Signal name	R-format	lw	SW	beq
Inputs	I[6]	0	0	0	1
(opcode)	I[5]	1	0	1	1
	I[4]	1	0	0	0
l	I[3]	0	0	0	0
	I[2]	0	0	0	0
	I[1]	1	1	1	1
	I[0]	1	1	1	1
Outputs	ALUSrc	0	1	1	0
	MemtoReg	0	1	X	Х
	RegWrite	1	1	0	0
	MemRead	0	1	0	0
	MemWrite	0	0	1	0
	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOp0	0	0	0	1

	Name						
	(Bit position	31:25	24:20	19:15	14:12	11:7	6:0
(a)	R-type	funct7	rs2	rs1	funct3	rd	opcode
. ,							,
(b)	I-type	immediate	e[11:0]	rs1	funct3	rd	opcode
(c)	S-type	immed[11:5]	rs2	rs1	funct3	immed[4:0]	opcode
(*)	- 5,50		.54	.02			2,3000
(d)	B-type	immed[12,10:5]	rs2	rs1	funct3	immed[4:1,11]	opcode

Name		Fi		Comments			
(Field size)	7 bits	5 bits	5 bits	3 bits	5 bits	7 bits	
R-type	funct7	rs2	rs1	funct3	rd	opcode	Arithmetic instruction format
I-type	immediate	[11:0]	rs1	funct3	rd	opcode	Loads & immediate arithmetic
S-type	immed[11:5]	rs2	rs1	funct3	immed[4:0]	opcode	Stores
B-type	immed[12,10:5]	rs2	rs1	funct3	immed[4:1,11]	opcode	Conditional branch format

R-type Instructions	funct7	rs2	rs1	funct3	rd	opcode	Example	
add (add)	0000000	00011	00010	000	00001	0110011	add x1, x2, x3	
sub (sub)	0100000	00011	00010	000	00001	0110011	sub x1, x2, x3	
I-type Instructions	immediate		rs1	funct3	rd	opcode	Example	
addi (add immediate)	001111101000		00010	000	00001	0010011	addi x1, x2, 1000	
lw (load word)	001111101000		00010	010	00001	0000011	lwx1, 1000 (x2)	
S-type Instructions	immed -iate	rs2	rs1	funct3	immed -iate	opcode	Example	
sw (store word)	0011111	00001	00010	010	01000	0100011	sw x1, 1000(x2)	


Format	Instruction	Opcode	Funct3	Funct6/7	
	add	0110011	000	0000000	
	sub	0110011	000	0100000	
R-type	sll	0110011	001	0000000	
	xor	0110011	100	0000000	
	sr1	0110011	101	0000000	
Tripo	sra	0110011	101	0000000	
	or	0110011	110	0000000	
	and	0110011	111	0000000	
	1r.d	0110011	011	0001000	
	sc.d	0110011	011	0001100	
	1b	0000011	000	n.a.	
	1 h	0000011	001	n.a.	
	1 w	0000011	010	n.a.	
	1bu	0000011	100	n.a.	
	1hu	0000011	101	n.a.	
I-type	addi	0010011	000	n.a.	
	slli	0010011	001	000000	
	xori	0010011	100	n.a.	
	srli	0010011	101	000000	
	srai	0010011	101	010000	
	ori	0010011	110	n.a.	
	andi	0010011	111	n.a.	
	jalr	1100111	000	n.a.	
	sb	0100011	000	n.a.	
S-type	sh	0100011	001	n.a.	
	SW	0100011	010	n.a.	
	beq	1100111	000	n.a.	
SB-type	bne	1100111	001	n.a.	
	blt	1100111	100	n.a.	
	bge	1100111	101	n.a.	
	bltu	1100111	110	n.a.	
	bgeu	1100111	111	n.a.	
U-type	lui	0110111	n.a.	n.a.	
UJ-type	jal	1101111	n.a.	n.a.	

Fig. 2.18

Voltando ao ciclo busca -decodificação - execução...

• É dividido em vários passos:

- Busca a próxima instrução da memória;
- Atualiza o contador de programa (Registrador) para que ele aponte para a próxima instrução;
- Determina o tipo da instrução (Decodifica a instrução);
- Acessa os dados contidos em registradores





Instruções	Tipo
add rd, rs1, rs2	R
sub rd, rs1, rs2	R
lw rd, imm(rs1)	I
sw rs2, imm(rs1)	S
or rd, rs1, rs2	R
and rd, rs1, rs2	R
beq rs1, rs2, L	В

a. Registers

• É dividido em vários passos:


- Busca a próxima instrução da memória;
- Atualiza o contador de programa (Registrador) para que ele aponte para a próxima instrução;
- Determina o tipo da instrução (Decodifica a instrução);
- Acessa os dados contidos em registradores
- Executa a instrução
 - faz a operação na ULA;
 - acessa memória de dados, se necessário;






Se add, sub, and ou or:

- Passo 3: Realiza uma operação na ULA, com o conteúdo dos registradores lidos;
- Passo 4: Escreve o resultado da operação em um registrador (rd).




- Passo 3: Realiza a soma do reg. de base com o imm (calcula end. a ser acessado na memória);
- Passo 4: Acessa a memória para <u>ler</u> o valor contido no endereço calculado;
- Passo 5: Escreve o valor lido da memória dentro de um registrador (rd).



Se sw:

- Passo 3: Realiza a soma do reg. de base com o imm (calcula end. a ser acessado na memória);
- Passo 4: Acessa a memória para <u>escrever</u> o valor do <u>registrador rs2</u> no <u>endereço</u> calculado;




Se *beq*:

- Passo 3: Subtrai do valor de rs1 o valor de rs2 na ULA
- Passo 4: Se o bit zero for true, atualiza PC com PC + imm

Execução de Instruções

- É dividido em vários passos:
 - Busca a próxima instrução da memória;
 - Atualiza o contador de programa (Registrador) para que ele aponte para a próxima instrução;
 - Determina o tipo da instrução (Decodifica a instrução);
 - Acessa os dados contidos em registradores
 - Executa a instrução
 - faz a operação na ULA;
 - acessa memória de dados, se necessário;
 - Armazena o resultado em locais apropriados
 - Volta ao passo 1 (inicia a execução da próxima instrução)

Via de Dados



a. Data memory unit

Execução de Instruções

- É dividido em vários passos:
 - Busca a próxima instrução da memória;
 - Atualiza o contador de programa (Registrador) para que ele aponte para a próxima instrução;
 - Determina o tipo da instrução (Decodifica a instrução);
 - Acessa os dados contidos em registradores
 - Executa a instrução
 - faz a operação na ULA;
 - acessa memória de dados, se necessário;
 - Armazena o resultado em locais apropriados
 - Volta ao passo 1 (inicia a execução da próxima instrução)

Execução de Instruções - SPEC 2006

Classes de instrução RISC-V: correspondência entre frequência de uso das instruções em linguagem de alto nível e de instruções RISC-V executadas nos benchmarks do SPEC CPU2006 de ponto flutuante e inteiro.

			Frequency	
Instruction class	RISC-V examples	HLL correspondence	Integer	Fl. Pt.
Arithmetic	add, sub, addi	Operations in assignment statements	16%	48%
Data transfer	lw, sw, lh, sh, lb, sb, lui	References to data structures in memory	35%	36%
Logical	and, or, xor, sll, srl, sra	Operations in assignment statements	12%	4%
Branch	beq, bne, blt, bge, bltu, bgeu	If statements; loops	34%	8%
Jump	jal, jalr	Procedure calls & returns; switch statements	2%	0%

Referências

• PATTERSON, David A; HENNESSY, John

L; Computer Organization and Design – The hardware/software interface RISC-V edition; Elsevier – Morgan Kaufmann/Amsterdam.

• PATTERSON, David; Waterman, Andrew;

The RISC-V reader: an open architecture atlas; First edition. Berkeley, California: Strawberry Canyon LLC, 2017.