

<数制、码制>

一、数制

1. ~~B~~. ~~8~~. ~~16~~ ^H进制转换为^D十进制:

按权展开相加.

$$\text{eg: } (101.01)_2 = 1 \times 2^2 + 1 \times 2^0 + 1 \times 2^{-2} \\ = (5.25)_{10}$$

$$(3C.A)_{16} = 3 \times 16^1 + 12 \times 16^0 + 10 \times 16^{-1} \\ = (60.625)_{10}$$

2. 十进制转换为二、八、十六进制:

{ 整数除基取余, 直至商为0, 余数倒序排.

{ 小数乘基取整, 直至小数部分为0或满足精度, 整数部分正序排.

$$\text{eg: } (60.625)_{10} = (111100.101)_2$$

$$\begin{array}{r} 2 \overline{) 60} \\ 2 \overline{) 30} \\ 2 \overline{) 15} \end{array}$$

0
0 ↑

$$\begin{array}{r} 0.625 \\ \times 2 \\ \hline 1.250 \\ \times 2 \\ \hline \end{array}$$

$$\begin{array}{r} 2 \overline{) 7} \\ 2 \overline{) 3} \\ 2 \overline{) 1} \\ 0 \end{array}$$

$$\begin{array}{r} 0.500 \\ \times 2 \\ \hline 1.000 \end{array}$$

11100.101

一个R进制n位小数的精度为 R^{-n} .

3. 二与十六进制转换:

① 二 $\rightarrow$ 十六:

$$(00101101.01001000)_2 = (2D.48)_{16}$$

4位4位转.

② 十六 $\rightarrow$ 二:

$$(23A.D)_{16} = (0010 \ 0011 \ 1010 \ . \ 1101)_2$$

$$\downarrow$$

$$(1000111010.1101)_2$$

1位1位转.

4. 二进制与八进制转换:

① 二 $\rightarrow$ 八:

$$(010101.001110)_2 = (25.16)_8$$

② $1 \rightarrow 2$:

$$(27.3)_8 = (010111.011)_2 = (10111.011)_2$$

5. 码制: 编码时要遵循一定的规则.

1> 典型格雷码 | 循环码:

二进制 $\rightarrow$ 循环码: 首位照写, 后一位 = 本位二进制 $\oplus$ 左边一位.
移位异或.

2> 奇偶校验码: 只能检错不能纠错.
(控制1的个数).

3> 几种BCD码: 01之前都相同.

① 8421 $\rightarrow$ 5421: $+0011$ (从0111开始).

② 8421 $\rightarrow$ 2421: 即 $+0011, +0011$

5421 $\rightarrow$ 2421: $+0011$ (从0111开始)

③ 余5码由8421 $+0011$ 得到.

8421码跟二进制不完全一样.

1010 ~ 1111 是非法码.

第二章 逻辑代数

1. $A \oplus B$ 异或

$$\textcircled{2} A \cdot (B+C) = AB+AC \xrightarrow{\text{对偶}} A+B \cdot C \\ = (A+B) \cdot (A+C)$$

$$\textcircled{3} \overline{A+B} = \bar{A} \cdot \bar{B}, \quad \overline{A \cdot B} = \bar{A} + \bar{B}$$

$$\left\{ \begin{array}{l} AB + A\bar{B} = A \\ A + AB = A \\ A + \bar{A}B = A+B \\ \underline{AB + \bar{A}C + BC = AB + \bar{A}C} \end{array} \right.$$

2. 反演: { 原反互换

$\bar{F}$ { 乘加互换

1, 0 互换

对偶: { 乘加互换

F' { 1, 0 互换

运算优先级不变

3. 逻辑函数的各种描述方式: { 真值表
卡诺图
电路图
表达式

4. 最小项的性质:

$$\begin{cases} \sum_{i=0}^{2^n-1} m_i = 1 \\ m_i \cdot m_j = 0 \\ m_i \cdot \bar{m}_j = m_i \end{cases}$$

若 $F = \sum m_j$, 则 $\bar{F} = \sum m$ 剩下的.

$$F' = \sum m$$


eg: $F(A, B, C) = \sum m(1, 3, 5, 7)$, $\bar{F} = \sum m(0, 2, 4, 6)$

$$F' = \sum m(1, 3, 5, 7)$$

5. 卡诺圈要尽可能大, 尽可能少.
注意对称图法 eg: 4个角

第三章 逻辑门电路

1. 增强型 MOS 管开关特性:




可变电阻区: $U_{GS} > U_{GS(th)}$
导通

截止区: $U_{GS} < U_{GS(th)}$ 截止


N型

正

-V_{DD}



2. CMOS反相器: 非门



$F = \overline{A}$

① $U_i = 0$ 时,

T_N : $U_{GS} = 0 < U_{TN}$ 截止

T_P : $U_{GS} = -V_{DD} \leq U_{TP}$ 导通

$\therefore U_O = V_{DD}$

② $U_i = V_{DD}$ 时,


T_N : $U_{GS} = V_{DD} > U_{TN}$ 导通

T_P : $U_{GS} = 0 > U_{TP}$ 截止

$\therefore U_O = 0$

$$U_{GS} = U_G - U_S$$

②




CMOS与非门

$$F = \overline{AB}$$


A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

3



$$F = \overline{A+B}$$

- ④ OD门: 线与功能
 漏极开路 工作时外接电阻
 CMOS
- ⑤ CMOS三态门:



第四章 组合逻辑电路

1. SSI的分析与设计:

- ① 分析 {
- a. 推导出表达式
 - b. 卡诺图画简, 得到真值表
 - c. 用真值表判断逻辑功能

② 设计 (双输入):

- a. 列真值表/卡诺图.
- b. 写逻辑表达式
- c. 画出电路图

2. MSI 组合电路.

① 编码器: n 位二进制 可对 2^n 个状态编码.

a. 8-3 线 编码器

b. 74148.

② 译码器: n 位二进制 转换成 2^n 个状态.

a. 2-4 线 译码器、3-8 线、4-16 线.

b. 74138 $\leftarrow$ 74139 (双 2-4)

$$\overline{Y_i} = \overline{m_i}$$

③ 数据选择器 (MUX):

a. 4 选 1

b. 8 选 1

2^3

3 个地址端

74151

74153

2 个地址端

阵列

$$Y = \sum_{i=0}^7 m_i D_i$$

数据选择器 实现任意组合逻辑电路

(A₁)
数据

(降维)

$\psi_{50} \rightarrow 0$

$\psi_{51} \rightarrow 1$

$\psi_{54} \rightarrow 0$

④ 数据比较器:

7485

⑤ 全加器: 74283

3. 竞争冒险

① 冒险

(按短暂尖峰极性)

1型: 0-1-0 AA 与 $\neg A$

0型: 1-0-1 $A\neg A$ 或 $\neg A$

冒险
(按原因分)

逻辑冒险: 路径不同

功能冒险: 多个信号同时变化, 但快慢不同

② a. 逻辑冒险的判别: $\left\{ \begin{array}{l} 1 \rightarrow \text{代数法: 固定其他变量, 出现 } A + \bar{A}, 0 \text{ 型} \\ 2 \rightarrow \text{卡诺图出现相切的矩形} \end{array} \right.$

b. 功能冒险判别: 变化顺序

③ 增加多余项 消除逻辑冒险


用多余卡诺圈把相邻部分圈起来

OR 加滤波电容 OR 加取样脉冲

第五章 触发器

1. 触发器 { 同步 { 有边沿 / 钟控 /
异步 { 无边沿 { 组合
边沿
主从

2. 基本SRFF:



Set
 $\overline{S_D}$: 直接置1

$\overline{R_D}$: 直接置0

① $\overline{S_D}=0, \overline{R_D}=1$

$$Q^{n+1}=1$$

② $\overline{S_D}=1, \overline{R_D}=0 \Rightarrow Q^{n+1}=0$

③ $\overline{S_D} = 1, \overline{R_D} = 1, Q^{n+1} = Q^n$ 不变

④ $\overline{S_D} = 0, \overline{R_D} = 0 \Rightarrow Q^{n+1} = \overline{Q^{n+1}} = 1$

不允许

3. 描述触发器逻辑功能的方法

- ① 状态转移表
- ② 功能表
- ③ 次态方程
- ④ 激励表
- ⑤ 状态转移图
- ⑥ 波形图

4格 $\Rightarrow$ 结束条件

4. 边沿DFF: 组合DFF



$\overline{S_D} = \overline{R_D} = 1$ 时,

DFF

$Q^{n+1} = [D] \cdot CP \uparrow$

CP 个未到达, $Q^{n+1} = Q^n$

下降沿触发

CP 到达 $\left\{ \begin{array}{l} D=0 \quad Q^{n+1}=0 \\ D=1 \quad Q^{n+1}=1 \end{array} \right.$

$$Q^{n+1} = Q^n$$

5. JKFF: 下降沿触发

$$Q^{n+1} = [J\bar{Q}^n + \bar{K}Q^n] \cdot CP\downarrow$$

J	K	
0	0	保持
0	1	置0
1	0	置1
1	1	翻转

6. TFF: $Q^{n+1} = \bar{T}Q^n + T\bar{Q}^n = T \oplus Q^n$

$T=0$ 保持 $Q^{n+1} = Q^n$

$T=1$ 翻转 $Q^{n+1} = \bar{Q}^n$

7. T'FF: $T=1$ 的 TFF.

$$Q^{n+1} = \bar{Q}^n$$

每来1个有效沿就翻转一次

n 个T'FF实现 2^n 分频

第六章 时序逻辑电路

1. 触发器是构成时序逻辑电路的基本单元

时序逻辑电路任一时刻的输出不仅取决于该时刻的输入

还与过去各时刻的输入有关

具有存储与记忆功能

由 { 组合逻辑电路
存储电路 } 构成

{ 同步
异步

摩尔型电路: 只依赖当前状态

米利型: 与当前状态、外部输入都有关

2. 移位寄存器 { 单向移位 { 左移
 双向移位 右移

例 DFF 级联

到下一个有效沿到达时, 执行

74184

CR 异步清零

$M_1 M_0 = 11$ 并左

10 左移

01 右移

3. 计数器: 循环计数功能

模长 M

↓
 { 同步
 异步

① 分析: $\begin{cases} 1 > \text{确定驱动方程、次态方程、输出方程} \\ 2 > \text{确定状态转移表、状态转移图、波形图} \\ 3 > \text{分析} \end{cases}$

自启发性

n 个 FF $\Rightarrow$ 2ⁿ 个状态 $m = 2^n$

② 设计: $\begin{cases} ① \text{ 根据模长, 确定FF的个数, 列出状态的转移表} \\ ② \text{ 选择触发器类型, 求驱动方程、输出方程} \\ ③ \text{ 检查自启发性, 若无自启发性, 修改驱动方程} \\ ④ \text{ 画电路图} \end{cases}$

4. MSI同步计数器

① 4位二进制同步加法计数器 74161

CR 异步清零 LD 置数控制

CO: 从15 $\rightarrow$ 0时, $CO=1 \Rightarrow CO=0$

② 74161的级联扩展

a. 异步级联

b. 同步级联

③ 构成 $m < 16$ 的任意进制计数器

a. 异步清零法: 利用 $\text{CR} = 0$ 时, 清零

~~*~~ 那个到达 $\text{CR} = 0$ 的争用时, 那个状态立即清零
不计入, 很短

b. 反馈置数法: 利用 $\text{LD} = 0$, 重新开始

{ 1 > 反馈置零法
2 > 置最小数法
3 > 置最大数法

④ 构成 $M > 16$:

a. 反馈置数法 (整体法)

b. 分解法

5. 74163 的 CR 为同步清零端

6. 移存型计数器 (同步计数)

① 设计:

② 典型: a. 环形计数器:

N 级 DFF 构成环形: $M = N$

0. 扭环形计数器

n 个触发器, $M = 2^n$

7. 序列信号发生器: { 移存型
|
计数型

0. 设计

① 典型: m 序列码 $\rightarrow$ 序列长度 $M = 2^n - 1$

n 为 FF 的个数

线性 起跳状态寻找

8. 顺序脉冲发生器 (分配器):

产生先后顺序脉冲电路

由 { 计数器 } 构成
{ 译码器 }

出现竞争冒险, 解决方法: { ① 用 环形计数器
② 计数器编码用格雷码
计数器 (如扭环形计数器)
③ 加取样脉冲

8. 一般时序逻辑电路的分析:

- ① 电路分析, 同步或异步、摩尔或米利
- ② 列方程
- ③ 列状态转移图
- ④ 验证功能

七、

1. PROM 可编程只读存储器
or ROM 非易失性

L 根地址线, 字线有 $M = 2^L$ 根位线.

存储容量: $M \times N$ 字或位线 eg: $8k \times 8$

① ROM 实现组合电路
 n 个变量接地址线

字线 位线

有 13 根地址线.

$$8k = 8 \times 1024 = 2^3 \times 2^{10} = 2^{13}$$

② ROM 存储容量扩展

级联 字扩展

eg: $8k \times 8$ 扩展力 $\rightarrow 16k \times 16$

$1k \times 4 \rightarrow 8k \times 8$

$$\frac{16k \times 16}{8k \times 8} = 4H$$

$$\frac{8k \times 8}{1k \times 4} = 16H$$

小结LDPLD

基于与-或阵列结构，或称基于乘积项技术。



名称	与阵列	或阵列	输出部分
PROM	固定	可编程	固定
PLA	可编程	可编程	固定
PAL	可编程	固定	固定
GAL	可编程	固定	可配置

固定用 · , 可编程用 ×

ROM与RAM的对比

ROM: Read Only Memory

实际上, 现在有些ROM也可以由用户写入数据, 但写入时间远大于读出时间, 且写入次数也是有限的。

RAM: Random Access Memory

读、写机理相同, 读、写时间相同, 可无限次写入。其优点是可以快速随机存取数据。

“随机”是指, 可以直接存取任意位置的存储单元的数据, 且访问时间与存储单元的位置无关。

SRAM

DRAM

易用性

PLD的分类 (按制造工艺)

- 基于掩膜技术的PLD OTP
- 基于熔丝技术的PLD OTP
- 紫外线可擦除的PLD (EPLD)
- 电可擦除的PLD (EEPPLD/E²PLD)
- 基于Flash技术的PLD (Flash PLD)
- 基于SRAM技术的PLD

1. 数字系统最基本的两大部件 {

- 发出状态信号
- 数据处理器
- 控制器
- 发出控制信号

① 数据处理器 用 明细表 描述

{


- 操作表
- 变量表

② 控制器: 具有记忆能力, 是时序逻辑电路

用 状态转移/状态转移图 描述

2. 数字系统的设计方法


eq: 自顶向下法



3. 寄存器级语言 (RTL)

例:

① 传输操作:



② 逻辑与 $\wedge$ $A \wedge B$

或 $\vee$ $A \vee B$

③ 移位 eg $X \leftarrow SR(A, X)$

4. 算法流程图:



起止框



处理框




判断框




连接点

5. 算法状态机图: ASM

ASM图精确规定了各操作所需的时间及各操作之间的时间间隔




状态框



判断框

要在同一周期内



条件框 ASM 图制有

ASM图的基本单元是ASM块

每个ASM块只能包含一个状态框

6. ASM图的建立

① 起点放一个状态框

② 不同周期内的操作不可以放一块

③ 判断框中的转移条件受前一个操作影响

所以二者之间安排一个状态框

判断框后是条件框
紧跟的

算法流程图 → ASM图

7. 每态一个触发器设计控制器

触发器个数 = 控制器状态数

D_i 为 1 表示 x_i^{n+1} 为 1, 即控制器进 T_i 状态

$$D_i = T_i$$

九、

1. DAC 数模转换器

输入信号是一个 n 位二进制数 (D)

输出模拟量 U_0

$$U_0 = k D U_{REF}, \quad U_{REF} \text{ 为参考电压}$$

D 是二进制数对应取十进制

$$n \text{ 位二进制码} \rightarrow k = \frac{1}{2^n}$$

① 权电阻网络 DAC: 转换速度快, 但精度不高

最高位接最小电阻 $R \rightarrow \text{max 电流}$

最低位接最大电阻 $2^{n-1}R \rightarrow \text{最小电流}$

n 位二进制数

$$U_0 = k U_{REF} \times D, \quad k = -\frac{R_F}{\sum_{i=1}^n 2^{i-1} R}$$

$$\text{若 } R_F = \frac{R}{2}, \text{ 则 } k = -\frac{1}{2^n}$$

② 倒T形 R-2R (DAC):

$$U_o = k D U_{REF} \quad k = - \frac{R_F}{\sum^n R}$$

若 $R_F = R$, 则 $k = - \frac{1}{2^n}$

电阻种类少, 精度高, 速度快.

2. DAC 的主要指标

- a. 分辨率
- b. 转换精度
- c. 转换速度

n位 DAC:

$$a. \text{分辨率} = \frac{U_{LSB}}{U_{FSR}} = \frac{k \cdot U_{REF} \times 1}{k \cdot U_{REF} (2^n - 1)} = \frac{1}{2^n - 1}$$

b. 转换精度:

c. 转换速度:

3. ADC 数模转换器:

① 包括4个步骤:

- ① 采样
- ② 保持
- ③ 量化
- ④ 编码

① 采样时钟频率 f_s 应满足 $f_s \geq 2f_m$

② 量化的方法: { a. 舍尾量化
b. 四舍五入量化

a. $\Delta = \frac{U_A}{2^n}$, 模拟电压为 $0 \sim U_A$
舍尾量化误差为 $E_{\max} = 1\Delta$ 向下取整
 Δ 为量化单位或间隔

b. $\Delta = \frac{2U_A}{2^{n+1}-1}$ 四舍五入
 $E_{\max} = 0.5\Delta$

③ 常见ADC结构 { a. 逐次逼近式 中
b. 并行比较式 低
c. 双积分式 精度高 } ADC

a. 逐次逼近式ADC: 完成一次数据转换需要 $(n+1)$ 个时钟周期, n 为二进制编码位数, $(n+1)T_{cp}$.

