




Encodeur de priorité

CONCEPTION DE SYSTÈMES NUMÉRIQUES (CSN)



Auteur: Spinelli Isaia et

Muller Pierrick

Prof : Etienne Messerli Ing : Sébastien Masle

Date: 03.10.2019

Salle: A09 – HEIG-VD

Classe: CSN

Table des matières

Introduction	2 -
Encodeur de priorité à 4 entrées	2 -
Spécifications	2 -
Description textuelle	3 -
Description en VHDL	4 -
Simulation	5 -
Synthèse	7 -
Encodeur de priorité à 16 entrées	8 -
Analyse	8 -
Description en VHDL	10 -
Simulation automatique	10 -
Synthèse	10 -
Intégration	11 -
Test de l'intégration	11 -
Conclusion	12 -
Difficultés rencontrées	12 -
Compétences acquises	12 -
Résultats obtenus	12 -

Introduction


Il s'agit de réaliser un circuit encodeur de priorité disposant de n entrées. La fonction d'un tel circuit est d'indiquer le numéro de l'entrée active ayant le degré de priorité le plus élevé. L'entrée avec l'indice 0 est la moins prioritaire et l'entrée avec l'indice le plus élevé est la plus prioritaire. Dans le cas d'un circuit à 4 entrées, c'est l'entrée in3 la plus prioritaire, et dans le cas d'un circuit à 16 entrées c'est l'entrée in15.

Nous allons réaliser dans une première étape une version à 4 entrées qui sera décrite à l'aide d'une description textuelle en VHDL. Dans une seconde étape nous allons réaliser une version à 16 entrées en utilisant une solution hiérarchique. Nous allons concevoir un schéma comprenant plusieurs modules à 4 entrées et de la logique.

Encodeur de priorité à 4 entrées Spécifications

La première étape est la conception d'un encodeur de priorité comprenant 4 entrées. Ce composant doit être modulaire. Il comprend une entrée et une sortie de chaînage.

Voici le symbole de l'encodeur de priorité à 4 entrées :



Voici la table de vérité de l'encodeur de priorité à 4 entrées :

En_i Entrées					En_o	Detect	Numé	ro	
	3	2	1	0			1	0	
0	X	X	X	X	0	0	1.7	(T.)	
1	0	0	0	0	1	0	-	-	
1	0	0	0	1	0	1	0	0	
1	0	0	1	X	0	1	0	1	
1	0	1	X	X	0	1	1	0	
1	1	X	X	X	0	1	1	1	

Ce module sera réalisé à l'aide d'une description VHDL synthétisable. Nous devrons analyser le fonctionnement du système afin de déterminer les instructions les plus adéquates et, si nécessaire, décomposer la description textuelle.

Description textuelle

Si l'entrée En_i n'est pas active, alors En_o et detect_o sont désactivés et num0_o ainsi que num1_0 sont « dont-care ».

Sinon

Si les entrées in0_i,in1_i,in2_i,in3_i sont désactivées, alors En_o est active et detect_o est désactivée et num0_o ainsi que num1_o sont « dont-care ».

Sinon

Si l'entrée in3_i est active, alors En_o est désactivée et detect_o est active et num0_o ainsi que num1_o sont active

Sinon

Si l'entrée in2_i est active, alors En_o est désactivée et detect_o est active et num0_o est désactivée et num1_o est active

Sinon

Si l'entrée in1_i est active, alors En_o est désactivée et detect_o est active et num0_o est active et num1_o est désactivée

Sinon


Si l'entrée in0_i est active, alors En_o est désactivée et detect_o est active et num0_o ainsi que num1_o sont désactivée.

Description en VHDL

La structure du code VHDL nous était fournie, nous devions simplement ajouter la description en VHDL basée sur notre description textuelle. Afin de nous simplifier la vie, nous avons choisi de passer l'utilisation de signaux internes à l'architecture pour effectuer les assignations des sorties de notre encodeur. De plus, nous avons ajouté un signal « inAll0_s » nous permettant de savoir si toutes les entrées de notre encodeur étaient désactivées. Pour ce qui est du reste, on assigne simplement au vecteur de signaux « num_s » les valeurs de sorties correspondantes aux valeurs d'entrée selon la table de vérité, et l'on fait de même avec le signal detect_s et le signal en_s. Finalement, on assigne aux sorties de notre encodeur les signaux correspondants.

Simulation

Nous avons mis en place une procédure de test afin de vérifier le bon fonctionnement de notre implémentation VHDL :



Une fois cette procédure mise au propre, nous obtenons le tableau suivant, avec les résultats suivants après tests avec la console REDS :

Test	Résultat
En_i est désactivé	En_o est désactivé ainsi que detect_o. L'état de num1_o et num0_o n'est pas importants.
En_i est désactivé et une des entrée est activée	En_o est désactivé ainsi que detect_o. L'état de num1_o et num0_o n'est pas importants.
En_i est activé et les entrées sont toutes désactivées	En_o est activé, detect_o est désactivé et L'état de num1_o et num0_o n'est pas importants.
En_i est activé et toutes les entrées sont activées	En_o est activé ainsi que detect_o. num1_o est actif et num0_o est actif.

De plus, nous avons pratiqué une série d'autre tests, notamment le test de l'encodeur avec En_i d'activé et chacune des entrées activées en forme « d'escalier » (D'abord la in0_i, puis in0_i et in1_i, etc...), et des tests avec En_i activé et avec les entrées activées de manière aléatoires (certaines activées, d'autres désactivées).

Voici le résultat de la compilation pour la simulation manuelle :


```
# Errors: 0, Warnings: 0

QuestaSim> vsim work.console_sim
# vsim work.console_sim
# Start time: 17:04:28 on Oct 03,2019
# ** Note: (vsim-3812) Design is being optimized...
# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_l164(body)
# Loading work.console_sim(struct)#1
# Loading work.enc_prio_4in(flot_don)#1

VSIM 7>
```

Les résultats des tests avec la console reds sont disponibles ci-dessous. Plusieurs points intéressants peuvent être relevés :

- Pour les deux tests effectués avec En_i désactivé, nous avons une sortie « Dont care » pour le premier (entre 0 et 100 ns), ce qui n'est pas le cas pour le deuxième (entre 100 et 200 ns). Cela est dût au fait que les sorties ne s'intéressent pas au signal En_i, mais uniquement aux entrées de l'encodeur. On peut le voir dans le deuxième cas de « Dont care » (entre 200 et 300 ns), où En_i est activé mais toutes les autres entrées sont désactivées
- Entre 300 et 700 ns, on peut voir la forme « d'escalier » dont nous avons parlé plus tôt, et en observant la valeur de num0_o et num1_o, on sait qu'elle correspond à la table de vérité de notre encodeur et au fonctionnement voulu.
- Entre 700 et 1000 ns, nous avons effectué les tests aléatoires. Ici aussi, le fonctionnement est bon selon nos spécifications.




Synthèse

Une fois la synthèse effectuée, nous avons pu observer la vue RTL ainsi que la quantité de logique.

Vue RTL

Voici la vue RTL de notre encodeur de priorité à 4 entrées :



On peut constater qu'il a en effet synthétiser de façon optimiser la logique pour les sortis num0_o. On peut aussi reconnaître notre signal interne « inAll0_s » qui est bien utilisé pour le detect_s et le en_s.

Quantité de logique obtenue

Voici les quantités de logique obtenue avec notre description VHDL :




On peut constater dans le champ Combinational ALUTs que nous obtenons 4 éléments logiques.

Encodeur de priorité à 16 entrées

Analyse

Schéma hiérarchique

Nous avons commencé par établir un schéma hiérarchique afin de simplifier la future implémentation de notre description VHDL.



Nous avons commencé par placer les 4 encodeurs de priorité chainé a l'aide du signal EN permettant justement le chainage. Par suite de cela, nous nous sommes intéressés aux sorties detect_o afin de les réutiliser avec un encodeur de priorité pour gérer nos sortis num2_o et num3_o. Mais en établissant la table de vérité, nous nous sommes rendu compte que nous pouvions simplifier la logique en utilisant pas le signal detect_o le signal représenter le point le plus faible. Ainsi, nous avons pu utiliser seulement 2 portes OU au lieu d'un encodeur de priorité afin de générer les signaux de sortis num2_o et num3_o.

Pour ce qui est de gérer les signaux de sortie num0_o et num1_o nous pensions utiliser un multiplexeur mais nous nous sommes rendu compte qu'en modifiant notre encodeur de priorité à 4 entrées, il était possible de simplifier la logique en remplaçant les 2 multiplexeurs avec 2 portes OU.

Pour la gestion de la sortis detect_o de l'encodeur de priorité 16 à 4, nous avons simplement utilisé une porte OU groupant tous les detect_o des encodeurs de priorité 4 à 2.

Modification de l'encodeur de priorité à 4 entrées

Ici, nous pouvons voir les modifications effectuées :

1. Au lieu de mettre les sortis num0_o et num1_o en dont'care, nous forçant les sortis à 0 afin que si toutes les entrées de notre encodeur soient à 0 les sortis aussi.

2. On s'assure que nos sortis num0_o et num1_o soit à 0 si l'encodeur n'est pas activé donc si l'enable n'est pas actif.


Nous avons effectué ces modifications afin de pouvoir s'assurer que les sortis num0_o et num1_o soient à 0 si elles ne sont pas utilisées par l'encodeur de priorité 16 à 4. Grâce à cela, nous avons pu grouper toutes les sortis num0_o avec une porte OU et de même pour les sortis num1_o afin de gérer les sortis num1_o et num0_o de l'encodeur de priorité 16 à 4.

Description en VHDL

La description VHDL de notre encodeur de priorité 16 à 4 se trouve en annexe.

Simulation automatique

Grâce aux logs, nous pouvons constater que tous les tests ont été passés avec succès.




Nous nous sommes rendu compte après coup que les noms des signaux n'étaient pas visibles entièrement. Etant donné que le test Bench été passé avec succès de la compilation à l'exécution, ceci n'est pas un problème majeur.


Synthèse

Vue RTL

Nous pouvons facilement voir ci-dessous la chainage des encodeurs de priorité 4 à 2. On peut voir que la logique de la vue RTL correspond à notre schéma hiérarchique à l'exception d'une simplification dans la création du signal detect_o qui utilise une porte OU avec 3 entrée au lieu de 4 en réutilisant une porte OU servant à créer le signal num2_o.



Quantité de logique et évolution



On peut voir que l'évolution des quantités de logique utilisées est linéaire car avec 4 encodeurs de priorité 4 à 2 utilisant chacun 4 éléments logique on obtient un total de 16 éléments logiques pour l'encodeur de priorité 16 à 4.

Intégration

L'intégration a été réalisée avec la carte « maxv-25-80 » ainsi que la carte « ConsoleUSB-2 » qui permet de simuler la console REDS pour les tests.



Test de l'intégration

Sur le montage, nous avons testé tous les cas de priorité avec une entrée activée. Tous les résultats étaient cohérents avec la spécification. De plus, nous avons effectué les 4 tests présents dans le tableau (p.5) qui se sont aussi révélés corrects.

La validation a été effectuée le 10.10.19 par M. Messerli.

Conclusion

Difficultés rencontrées

• Compréhension de la logique sous-jacente à l'utilisation d'entité externe lors d'une description VHDL.

• Prise en main de la méthodologie de test et de compilation d'une description VHDL.

Compétences acquises

- Création de description VHDL.
- Consolidation de la méthodologie de test, compilation, synthèse et intégration.
- Analyse et établissement d'un schéma hiérarchique.

Résultats obtenus

Nous avons réussi à mettre en place toutes les étapes qui nous étaient demandé dans ce laboratoire. Les 2 description VHDL sont synthétisable et intégrable. Finalement, nous pensons qu'à l'aide de notre schéma hiérarchique nous avons pu trouver une solution optimisée en termes de quantité de logique.

Date: 16.10.19

Nom de l'étudiant : Spinelli Isaia et Muller Pierrick

```
-- HEIG-VD, Haute Ecole d'Ingenierie et de Gestion du canton de Vaud
3
    -- Institut REDS, Reconfigurable & Embedded Digital Systems
4
5
    -- Fichier : enc prio 16in top
    -- Description : Encodeur de priorite à 16 entrees
6
7
   -- Auteur : E. Messerli

-- Date : 30.09.2009

-- Version : 0.0
8
9
10
11
12
   -- Utilise : Labo systeme numerique
13
    --| Modifications |-----
14
    -- Ver Auteur Date Description
15
    -- 1.0 GAA 31.08.2016 Adaptation fichier vhdl pour utilisation avec Quartus
16
    -- 1.1 EMI 05.10.2016 Adaptation pour encodeur a 16 entress
17
18
                             entity: utilise vecteurs pour in i et num o
19
20
    ______
21
22
    library ieee;
23
   use ieee.std logic 1164.ALL;
24
    --use ieee.numeric std.ALL;
25
26
   entity enc prio 16in top is
27
       port(
28
          in i : in
                         std_logic_vector(15 downto 0);
          detect_o : out std_logic;
29
30
          num o : out std logic vector(3 downto 0)
31
       );
32
    end enc_prio_16in_top ;
33
34
    architecture struct of enc prio 16in top is
35
36
      -- Component Declarations
      component enc_prio 4in
37
38
       port(
       39
40
41
42
43
       detect_o : out      std logic;
44
       en_o : out std_logic;
num0_o : out std_logic;
num1_o : out std_logic
45
46
47
48
        );
49
      end component;
50
51
      for all : enc prio 4in use entity work.enc prio 4in(flot don);
52
53
      -- Internal Declarations
54
      constant ENABLE : std logic:='1';
55
56
      signal vect_detect_s, vect_enable_s : std_logic_vector(3 downto 0);
57
      signal vect num0 s, vect num1 s : std logic vector(3 downto 0);
58
59
   begin
60
61
      ENC4 3 : enc prio 4in port map (
62
          en i => ENABLE,
63
          in0 i => in i(12)
64
          in1 i => in i(13)
65
          in2 i => in i(14)
66
          in3 i => in i(15)
67
          detect_o => vect_detect_s(3) ,
68
          en o \Rightarrow vect enable s(3),
69
          num0_o \Rightarrow vect_num0_s(3),
```

```
70
             num1 o \Rightarrow vect num1 s(3)
 71
         );
 72
 73
         ENC4 2 : enc prio 4in port map (
 74
             en_i => vect_enable_s(3),
 75
             in0_i => in_i(8)
             in1 i => in_i(9)
 76
             in2 i => in_i(10) ,
 77
 78
             in3 i => in i(11)
 79
             detect o => vect detect s(2),
             en o \Rightarrow vect enable s(2),
 80
             num0 o \Rightarrow vect num0 s(2),
 81
             num1 o => vect num1 s(2)
 82
 83
         );
 84
 85
         ENC4 1 : enc prio 4in port map (
 86
             en_i => vect_enable_s(2),
 87
             in0 i => in i(4)
 88
             in1 i => in i(5)
 89
             in2 i => in i(6)
 90
             in3 i \Rightarrow in i(7)
 91
             detect o => vect detect s(1) ,
 92
             en o \Rightarrow vect enable s(1),
             num0_o => vect_num0_s(1)
 93
 94
             num1 o => vect num1 s(1)
 95
         );
 96
 97
        ENC4 0 : enc prio 4in port map (
 98
             en i \Rightarrow vect enable s(1),
 99
             in0 i => in i(0)
100
             in1 i => in i(1)
101
             in2 i \Rightarrow in i(2)
102
             in3 i \Rightarrow in i(3)
             detect_o => vect_detect s(0) ,
103
104
             en_o => vect_enable_s(0) ,
105
             num0 o \Rightarrow vect num0 s(0),
             num1 o => vect_num1_s(0)
106
107
         );
108
109
         num o(3) \le \text{vect detect } s(3) \text{ or vect detect } s(2);
110
         num o(2) \le \text{vect detect } s(3) \text{ or vect detect } s(1);
111
         num o(1) \le \text{vect num1 } s(3) or vect num1 s(2) or vect num1 s(1) or vect num1 s(0);
112
         num o(0) \le \text{vect num0 } s(3) or vect num0 s(2) or vect num0 s(1) or vect num0 s(0);
113
         detect o \leftarrow vect detect s(3) or vect detect s(2) or vect detect s(1) or
         vect detect s(0);
114
115
      end struct;
116
```