




IP AXI4-lite avec I/O de la FPGA

SYSTÈME SOC INTÉGRÉ AVEC FPGA (SOCF)



Auteur: Spinelli Isaia

Prof : Etienne Messerli Ing : Sébastien Masle

Date: 03.04.2020

Salle: A09 (maison) – HEIG-VD

Classe: SOCF

Table des matières

Introduction	3 -
Première partie : sans interruption	3 -
Plan d'adressage	3 -
Conception	4 -
Ecriture	5 -
Lecture	6 -
Description VHDL	7 -
Test et validation de l'IP	8 -
Écriture	8 -
Lecture	9 -
Création du composant	9 -
Ajout du composant	10 -
Modification du top	11 -
Validation pratique	11 -
Réalisation de la spécification	12 -
Deuxième partie : avec interruption	13 -
Plan d'adressage	13 -
Conception	14 -
Test de l'IP	15 -
Mise à jour dans Qsys	15 -
Test de l'IP avec le code C	16 -
Réalisation de la spécification	16 -
Compléter le code C	16 -
Modifier la configuration mémoire	17 -
Compiler et tester	17 -
Fonctionnalité de strobe	18 -
Description VHDL	19 -
Test de la fonctionnalité strobe (test bench)	19 -
Test de la fonctionnalité strobe (code)	20 -
Supplémentaire : Gestion Edge	21 -
Plan d'adressage	21 -
Description VHDL	21 -
Mise à jour du projet	22 -
Test de fonctionnalité	22 -
Ληηονος	_ 22 _

Conclusion	23
Difficultés rencontrées	23
Compétences acquises	23
Résultats obtenus	23

Introduction

Ce laboratoire a pour but de réaliser une IP avec une interface AXI4-lite et connectée sur le bus Lightweight HPS-to-FPGA. Cette IP doit permettre d'accéder à des I/O câblées sur la partie FPGA via des registres. Je dois analyser le fonctionnement du bus AXI4-lite afin de concevoir une IP personnalisée pour les besoins du laboratoire

Première partie : sans interruption

L'objectif est d'interfacer à l'aide d'une IP AXI4-lite tous les I/O disponibles sur la FPGA, sans utiliser des composants PIO, soit les boutons (KEYs), les switchs (SW), les LEDs et les afficheurs 7 segments.

Mon IP AXI4-lite comprend une constante 32 bits à l'offset 0x0 ainsi qu'un registre de test R/W à l'offset 0x4. Les offsets sont relatifs à l'adresse de base donnée à l'instance de l'IP dans Qsys.

Plan d'adressage

Pour commencer, j'ai conçu un plain d'adressage afin mettre au claire les différents aspects de mon interface.

N	Offset	D32 Read	0 D32 Write 0 1/0
0	0x0000 0000	Constante (0xDEADBEEF)	not used Test
1	0x0000 0004	[310] regTest	[310] regTest
2	0x0000 0008	Reserved	Reserved
3	0x0000 000C	Reserved	Reserved
4	0x0000 0010	Reserved	Reserved
5	0x0000 0014	Reserved	Reserved
		Reserved	Reserved
64	0x0000 0100	[3110] '00' - [90] dataLEDs (90)	[3110] reserved - [90] dataLEDs (90) Leds
		Reserved	Reserved
128	0x0000 0200	[314] '00' - [30] dataKeys (30)	not used
129	0x0000 0204		Keys
		Reserved	Reserved
192	0x0000 0300	[3110] '00' - [90] dataSwitchs (90)	not used Switchs
		Reserved	Reserved
256	0x0000 0400	[317] '00' - [60] dataHEX0 (60)	[317] reserved - [60] dataHEX0 (60)
260	0x0000 0410	[317] '00' - [60] dataHEX1 (60)	[317] reserved - [60] dataHEX1 (60) 7seg (Le
264	0x0000 0420	[317] '00' - [60] dataHEX2 (60)	[317] reserved - [60] dataHEX2 (60) point n'est
268	0x0000 0430	[317] '00' - [60] dataHEX3 (60)	[317] reserved - [60] dataHEX3 (60) pas connecté
272	0x0000 0440	[317] '00' - [60] dataHEX4 (60)	[317] reserved - [60] dataHEX4 (60)
276	0x0000 0450	[317] '00' - [60] dataHEX5 (60)	[317] reserved - [60] dataHEX5 (60)
		Reserved	Reserved
1023	0x0000 0FFF	Reserved	Reserved

Figure 0-1 : Plan d'adressage (partie 1)

L'interface dispose de 12 bits adressables ce qui représente 4Ko avec un bus de 32bits d'adresse et de donnée.

On peut voir à l'offset 0 une constante d'une valeur de 0xDEADBEEF afin quel la valeur soit facilement reconnaissable. Cette constant sera disponible seulement en lecture et non pas en écriture.

À l'offset 0x4 il y a un registre de test accessible en écriture et lecture afin de tester facilement l'interface. Étant donné que je dispose d'une grande plage d'adresse, je me suis permis afin de facilité le décodage d'adresse de laisser un offset de 0x100 entre chaque I/O de mon interface.

Comme on peut le voir, à l'offset 0x100, il y a les leds accessible en écriture ainsi qu'en lecture. Comme il y a que 10 leds, uniquement les 10 premiers bits sont utilisés et les autres (31 à 10) sont réservés en cas d'écriture et une valeur de 0 sera retourné en cas de lecture. **Cela signifie qu'une écriture sur ces bits réservés n'aura aucun n'effet.**

Ensuite, à l'offset 0x200, il y a les inputs des 4 Keys qui sont accessible uniquement en lecture. En cas d'écriture à cette adresse, il n'y aura aucun effet. On peut remarquer une ligne noire en dessous car il est demandé plus tard de gérer les interruptions et donc une ou plusieurs adresses sera nécessaires pour la gestion de ces interruptions.

À l'offset 0x300 il y a les 10 switches accessibles uniquement en lecture comme les Keys. En cas d'écriture à cette adresse, il n'y aura aucun effet.

A partir de l'offset 0x400, il y a les 6 afficheurs 7 seg décaler avec un offset de 0x10. Par exemple, le premier afficheur est à l'offset 0x400 et le seconde à 0x410. Ces différents afficheurs sont accessibles en lecture ainsi qu'en écriture. Uniquement les 7 premiers bits sont utilisés pour les 7 segments étant donné que le point n'est pas branché.

La plage d'adresse s'étend jusqu'à un offset de 0xfff car l'interface dispose de 12bits. Toutes les adresses non utilisées sont pour l'instant réservées et sera peut-être utilisées plus tard. J'ai décidé qu'en cas de lecture à une adresse non utilisée, cela n'aura aucun effet.

Conception

Je dois dire qu'au début de ce laboratoire j'étais perdu, je ne savais pas par quoi commencer. De ce fait, comme cela me faisait penser à IFS, j'ai commencé faire un petit schéma pour représenter grossièrement mon interface :




Figure 0-2 : Schéma grossier de l'interface

Au lieu d'avoir des décodeurs, des simples switches seront utilisé pour décoder l'adresse pour une lecture et une écriture. Cette étape m'a éclairé afin de mieux percevoir le système général.

Une fois que le concept m'est paru plus claire, j'ai commencé par lire le document fourni « designing_a_custom_axi_slave_rev1.pdf ». Ce document m'as fait comprendre plus exactement les étapes à réaliser.

Ensuite, j'ai analysé le code fourni, ce qui m'a encore aidé pour commencer à implémenter l'interface AXI4-lite.

Ecriture

Une bonne partie du code VHDL pour l'écriture d'une adresse et des données été déjà écrite. J'ai pu compléter le reste en m'inspirant du code déjà fourni et surtout en analysant le document donné qui explique comment designer un bus axi slave.

Après avoir lus entièrement le chapitre sur la transition d'une écriture, j'ai pris connaissance de chaque signal du bus et des différents canaux. Ce qui m'a le plus aidé à finir l'implémentation est le chronogramme dans le document fourni :




Figure 0-3 : Chronogramme d'écriture sur un bus AXI light

Dans ce chronogramme, on peut voir tous les signaux utiles pour une transaction d'écriture du master au slave. De plus, on peut voir les différents timings ainsi que les 3 canaux utilisés :

- 1. Le canal d'adresse et de contrôle
- 2. Le canal des données et de paramètre (strobe)
- 3. Le canal de réponse

C'est trois canaux sont indiqués par les bandes bleus sur le chronogramme. De plus, on peut voir qu'il est possible d'utiliser deux canaux simultanément. Ici, on écrit l'adresse et les données en même temps.

Le paramètre strobe, envoyé en même temps que les datas, indique quel octet nous souhaitons écrire.

Lecture

Le canal de l'adresse de lecture était déjà implémenté. Cependant, celui des données ne l'était pas du tout. Comme pour la partie écriture, je me suis grandement aidé du document fourni « designing_a_custom_axi_slave_rev1.pdf ». Celui m'a permis de connaître les deux canaux de lecture et tous les signaux utiles à une lecture.

Un chronogramme pour la lecture est documenté. Celui aussi m'a beaucoup aidé pour les timings de la transaction :



Figure 0-4: Chronogramme de lecture sur un bus AXI light

On peut voir les deux différents canaux :

- 1. Le canal d'adresse et de contrôle
- 2. Le canal de donnée et de réponse

On indique l'adresse qu'on souhaite lire et au flanc montant suivant, la donnée est prête à être lue.

Finalement, après avoir réalisé un petit schéma avec logisim, étudier les documents fournis, analyser le code déjà écrit et surtout m'inspirer des chronogrammes, j'ai pu concevoir l'IP demandée avec une interface AXI4-lite

Description VHDL

La description VHDL de l'interface du bus AXI4-lite est en annexe.

Test et validation de l'IP

Pour commencer, j'ai testé l'IP afin de valider son fonctionnement. Pour ce faire, j'ai utilisé le test Bench fourni qui teste la validité des accès en lecture et écriture.

Écriture

J'ai commencé par tester l'accès en écriture. Au début quelques timing n'était pas respecté, j'ai donc dû modifier un peu mon IP. Après un certain nombre de correction, j'ai obtenu le chronogramme suivant :




Figure 0-5 : Écriture avec le test Bench

- 1. Après le reset du début, on peut voir qu'un accès d'écriture vas être effectué à l'adresse 0x04. Une fois que le master a levé le signal AWValid qui indique que l'adresse est valide, et que le slave est prête (AWReady à 1) on voit le signal « axi_waddr_mem_s » qui enregistre la valeur de l'adresse. L'adresse 0x4 correspond à l'adresse 0x1 car les 2 bits de poids faible sont ignorés car nous travaillons avec des mots de 32 bits.
- 2. Simultanément, les données à écrire ainsi que le paramètre strobe est envoyé. Après que le master est indiqué que les données et le paramètre strobe sont valide (WValid à 1), et que le slave est prêt à les lire (WReady à 1), les données et le paramètre strobe sont enregistrés dans les signaux correspondent (axi_wdata_mem_s et axi_wstrb_mem_s).
- 3. Lorsque le master est prêt à lire la réponse (BReady à 1) et ensuite que le slave à une réponse valide (BValid à 1), le slave envoie la réponse et effectue l'écriture.

Les trois prochaines écrites se passe correctement mais elles sont faites à des adresses pas prise en compte par mon IP. Cependant la dernière écriture s'effectue aussi à l'adresse 0x4, donc le registre de test est de nouveau affecté par la nouvelle valeur donnée.

Après chaque transaction, j'ai décider de remettre des valeurs par défaut afin de bien voir les transitions. Par exemple, BResp passe à chaque fois à XX après les transactions et il en va de même pour les signaux internes (axi_waddr_mem_s, axi_wdata_mems_s et axi_wstrb_mem_s passe à 0).

Lecture

Après avoir testé et validé la partie écriture de mon IP, j'ai commencé à tester la partie lecture. Une fois avoir obtenu le chronogramme ci-dessous, j'en ai déduit que la partie lecture était correcte.



Figure 0-6 : Lecture avec le test Bench

- 1. Le master commence par indiquer quelle adresse il souhaite lire. Dans le premier l'adresse est 0x0, ce qui correspond à ma constante (0xdeedbeef). Une fois que le master indique que l'adresse est valide et que le slave est ready, l'adresse est lue et enregistrer dans le signal interne axi araddr mem s.
- 2. Une fois qu'une adresse a été enregistrée par le slave et que le master est prêt à recevoir la réponse, le slave peut envoyer sur le bus de lecteur (S_AXI_RDATA) les données à l'adresse souhaité ainsi que le signal de réponse (S_AXI_RRESP).
- 3. L'étape est la même qu'au point 1, mais l'adresse souhaitée est « 100 » (0x4) ce qui correspond à un offset de 1 étant donné que nous travaillons par mot de 32 bits.
- 4. L'étape est la même qu'au point 2. La valeur 0xAA240000 écrite précédemment dans la partie écriture (Figure 0-7) est maintenant relue.

On peut voir que la chaine complète fonctionne, écriture suivis d'une lecture grâce au registre de test à l'offset 0x4. Maintenant que d'après le test bench mon IP fonctionne correctement je souhaits le vérifier à l'aide d'un petit code C qui permettrai d'écrire simplement les switches sur les leds. Pour cela, je dois maintenant créer et ajouter mon IP dans mon projet VHDL.

Création du composant

Comme indiqué dans la donnée du laboratoire, j'ai créé un composant dans mon projet de Qsys afin d'ajouter mon IP à Qsys. Malheureusement j'ai perdu du temps à cause d'une petite erreur stupide. Je n'ai pas tout de suite cliqué sur le bouton « Analyze Syntheses Files », j'ai donc ajouté les signaux manuellement et les noms correspondait pas.



Figure 0-8 : Bouton oublié lors de la création de l'IP

Grâce à l'aide de l'assistant M. Masle, j'ai pu résoudre ce problème.

Voici à quoi doit ressembler les signaux et les interfaces :




Figure 0-9: Signaux et interfaces

Après avoir ajouté les composants AXI4Lite Slave, Clock Inuput, Reset Input et Conduit, j'ai pu glisser les signaux dans les interfaces correspondante. Il a aussi fallu lier la clock et le reset à l'interface AXI4Lite slave.

Ajout du composant

Après avoir créer mon nouveau composant, je l'ai ajouté dans le système Qsys. Ensuite, j'ai effectué les connexions ainsi que les exports de memory, hps_io et du conduit de mon IP. Finalement, j'ai ajouté l'adressage du composant. Voici à quoi cela doit ressembler :




Figure 0-10 : Système Qsys

Après avoir fait tout cela, j'ai pu générer les fichiers HDL du projet Qsys.

Remarque : La génération des fichiers HDL doit être refaite à chaque modification de l'IP.

Modification du top

Grâce au menu Generate -> Show Instantiation Template dans Qsys, j'ai pu apporter les modifications nécessaires au top du projet dans le fichier DE1_SoC_top.vhd. J'ai donc ajouté les nouveaux signaux « conduit » dans le composant « qsys_system ». Ensuite, j'ai mappé les conduits avec les I/Os de la FPGA comme ci-dessous :

```
=> SW_i ,
conduit_export_switch_i (9 downto 0)
                                                                        -- switch_i
                                                                       '0'),
conduit_export_switch_i (31 downto 10)
                                                        => (others =>
conduit_export_key_i (3 downto 0)
conduit_export_key_i (31 downto 4)
                                                        => KEY_i,
                                                                          key_i
                                                                        '0'),
                                                        => (others =>
conduit_export_leds_o (9 downto 0)
                                                                        -- leds_o
                                                        => LEDR_o,
conduit_export_hex0_o (6 downto 0)
                                                        \Rightarrow HEX0_o,
                                                                        -- hex0_o
conduit_export_hex1_o (6 downto 0)
                                                       => HEX1_0,
                                                                        -- hex1_o
                                                       => HEX2_o,
conduit_export_hex2_o (6 downto 0)
                                                                        -- hex2_o
                                                       => HEX3_o,
                                                                        -- hex3_o
conduit_export_hex3_o (6 downto 0)
conduit_export_hex4_o (6 downto 0)
                                                       => HEX4_o,
                                                                        -- hex4_o
conduit_export_hex5_o (6 downto 0)
                                                                        -- hex5_o
                                                        => HEX5_0,
```

Figure 0-11 : Mapping du Top

On peut voit ici que j'ai décidé de crée une sortie pour chaque afficheur 7 segments. Il aurait été possible de combiner les afficheurs 0 à 3 et 4 à 5. Cependant, j'ai préféré avoir accès à chaque afficheur indépendamment. De plus, il a fallu mettre à 0 tous les bits non utilisé des entrées keys et switch.

Maintenant que tout est prêt, j'ai pu synthétiser et faire le placement routage du projet.

Validation pratique

Avant de me lancer dans les spécifications, je souhaitais m'assurer du bon fonctionnement réel de mon interface grâce à un test pratique. J'ai donc écrit quelques lignes de code C afin de tester que l'écriture ainsi que la lecture ce déroule correctement. Voici le code que j'ai testé :

```
93

AXI_HEX5 = 0x40;

95

AXI_HEX4 = 0xF9;

96

AXI_HEX3 = 0x24;

97

AXI_HEX2 = 0x30;

98

AXI_HEX1 = 0x19;

99

AXI_HEX0 = 0x12;

100

101

AXI_LEDS = AXI_SWITCHES;
```

Figure 0-12 : Code de test

Ce code affiche de 0 à 5 sur les afficheurs 7 segments dans gauche à droite et copie les valeurs des switches sur les leds. Une fois le projet lancé, voici ce que j'ai pu voir sur ma carte DE1-SoC :




Figure 0-13: Test sur la DE1

Grâce à ce test, j'ai pu m'assurer que mon interface fonctionne aussi dans la pratique.

Réalisation de la spécification

Maintenant que tout est prêt, j'ai pu réaliser la spécification de la partie 1. J'ai commencé par créer un projet Altera Monitor Program. Ensuite, j'ai repris les fichiers C du laboratoire précèdent et j'ai adapté le code afin de répondre aux spécifications demandées dans ce laboratoire.

Ceci était facile car le 90% de la spécification est la même que le labo précédent.

Vous pouvez voir le code final de la partie 1 dans le répertoire « axi4lite/axi4lite/soft/src/labo5_partie1.c ».

Remarque: J'ai perdu énormément de temps car j'avais d'étranges problèmes pour charger mon code C sur la carte DE1-SoC. Heureusement, M. Masle a mis à disposition sur switch tous les softs nécessaires pour Windows. J'ai donc pu télécharger, dézipper et faire les installations des différents programmes sur ma machine native. Grâce à cela, j'ai gagné beaucoup de temps pour chaque action de plus il était maintenant possible de programmer la DE1-SoC.

Deuxième partie : avec interruption

Pour la deuxième partie, il est demandé de gérer l'appui sur les boutons KEY 2 et 3 à l'aide d'interruption vers le HPS. Le design doit générer une interruption lors d'une détection d'un flanc d'un des 4 boutons. Il doit être possible de masquer/démasquer l'interruption pour chaque bouton.

Plan d'adressage

Afin de répondre à la deuxième partie, j'ai complété mon plan d'adressage afin de gérer les interruptions.

N	Offset	D32 Read 0	D32 Write 0	1/0
0	0x0000 0000	Constante (0xDEADBEEF)	not used	Test
1	0x0000 0004	[310] regTest	[310] regTest	rest
2	0x0000 0008	Reserved	Reserved	
3	0x0000 000C	Reserved	Reserved	
4	0x0000 0010	Reserved	Reserved	
5	0x0000 0014	Reserved	Reserved	
		Reserved	Reserved	
64	0x0000 0100	[3110] '00' - [90] dataLEDs (90)	[3110] reserved - [90] dataLEDs (90)	Leds
		Reserved	Reserved	
128	0x0000 0200	[31_4] '0_0' - [3_0] dataKeys (3_0)	not used	
129	0x0000 0204	[314] '00' - [30] sourceIRQ (30)	not used	Keys
130	0x0000 0208	[314] '00' - [30] maskIRQ (30)	[314] reserved - [30] maskIRQ (30)	
		Reserved	Reserved	
		110001100	110001100	
192	0x0000 0300	[3110] '00' - [90] dataSwitchs (90)	not used	Switchs
192	0x0000 0300 		*** **	Switchs
. 256		[3110] '00' - [90] dataSwitchs (90)	not used	7seg (Le point n'est pas connecté)
		[3110] '00' - [90] dataSwitchs (90) Reserved	not used Reserved	7seg (Le point n'est
256	 0x0000 0400	[3110] '00' - [90] dataSwitchs (90) Reserved [317] '00' - [60] dataHEX0 (60)	not used Reserved [317] reserved - [60] dataHEX0 (60)	7seg (Le point n'est
256	0x0000 0400 0x0000 0410	[3110] '00' - [90] dataSwitchs (90) Reserved [317] '00' - [60] dataHEX0 (60) [317] '00' - [60] dataHEX1 (60)	not used Reserved [317] reserved - [60] dataHEX0 (60)	7seg (Le point n'est
256 260 264	0x0000 0400 0x0000 0410 0x0000 0420	[3110] '00' - [90] dataSwitchs (90) Reserved [317] '00' - [60] dataHEX0 (60) [317] '00' - [60] dataHEX1 (60) [317] '00' - [60] dataHEX2 (60)	not used Reserved [317] reserved - [60] dataHEX0 (60) [317] reserved - [60] dataHEX1 (60) [317] reserved - [60] dataHEX2 (60)	7seg (Le point n'est
256 260 264 268	0x0000 0400 0x0000 0410 0x0000 0420 0x0000 0430	[3110] '00' - [90] dataSwitchs (90) Reserved [317] '00' - [60] dataHEX0 (60) [317] '00' - [60] dataHEX1 (60) [317] '00' - [60] dataHEX2 (60) [317] '00' - [60] dataHEX3 (60)	not used Reserved [317] reserved - [60] dataHEX0 (60) [317] reserved - [60] dataHEX1 (60) [317] reserved - [60] dataHEX2 (60) [317] reserved - [60] dataHEX3 (60)	7seg (Le point n'est
256 260 264 268 272	0x0000 0400 0x0000 0410 0x0000 0420 0x0000 0430 0x0000 0440	[3110] '00' - [90] dataSwitchs (90) Reserved [317] '00' - [60] dataHEX0 (60) [317] '00' - [60] dataHEX1 (60) [317] '00' - [60] dataHEX2 (60) [317] '00' - [60] dataHEX3 (60) [317] '00' - [60] dataHEX4 (60)	not used Reserved [317] reserved - [60] dataHEX0 (60) [317] reserved - [60] dataHEX1 (60) [317] reserved - [60] dataHEX2 (60) [317] reserved - [60] dataHEX3 (60) [317] reserved - [60] dataHEX4 (60)	7seg (Le point n'est

Figure 0-1 : Plan d'adressage (Partie 2)

Mon plan d'adressage est resté globalement identique mais j'ai rajouté 2 I/Os. Pour commencer, à l'offset 0x204, j'ai ajouté un champ afin de lire la source d'interruption. Chaque bit correspond à chaque bouton. Par exemple, Si le bit 0 du champs « sourceIRQ » est à 1, cela signifie qu'il y a eu une interruption sur la KEYO. J'ai décidé de faire un acquittement lors de la lecture de la source comme ça cela est fait automatiquement.

Le deuxième champ est « maskIRQ » qui est accessible en lecture et écriture. Il permet, comme son nom l'indique, de masquer ou pas une interruption. Par défaut, les 4 bits sont à '0' ce qui signifie que les quatre interruptions sont actives (non masquée).

Conception

Afin de gérer les interruptions, j'ai commencé par ajouté une sortie à mon interface qui sera directement connecté sur une ligne d'interruption du HPS.

```
-- Interruption irq_o : out std_logic
```

Figure 0-2 : Déclaration de la sortie irq

Ensuite, j'ai ajouté quelques nouveaux signaux afin de gérer les interruptions :

```
signal irq_s : std_logic;
signal irq_source : std_logic_vector(3 downto 0) := (others => '0');
signal key_val_save : std_logic_vector(3 downto 0) := (others => '1');
-- par défaut, toutes les irq actives
signal key_irq_mask : std_logic_vector(3 downto 0) := (others => '0');
```

Figure 0-3: Signaux pour la gestion des interruptions

- Le signal « irq_s » est simplement le signal lié à la sorite irq_o.
- Le signal « irq_source » représente le champ « sourcelRQ » dans mon plan d'adressage. Il permet d'indiquer la source de l'interruption. Par défaut, l'état des bits est à '0', signifiant qu'il n'y a pas eu d'interruption.
- Le signal « key_val_save » permet d'enregistrer la valeur des KEYs afin de pouvoir le comparer avec la valeur réelle pour détecter un flanc. Par défaut, l'état des bits est à '1', car les boutons sont acitf bas.
- Le signal « key_irq_maks » représente le champ « maskIRQ » dans mon plan d'adressage. Il permet de gérer le masquage/démasquage de l'interruption de chaque bouton.

Afin de gérer les interruptions, je suis vite parti sur une solution de créer un process et d'utiliser la fonction « rising_edge » sur chaque bit des entrées « key_i ». Malheureusement, ce n'était pas aussi facile. En effet, il m'était impossible d'utiliser la fonction « rising_edge » sur l'entrée « key_i ». De plus, il est impossible de changer l'état d'un signal dans deux process différents. Étant donné que je devais gérer l'acquittement lors d'une lecture, il était plus simple de tout faire dans le process de lecture. Cependant, il aurait été possible de faire un signal de synchronisation entre les deux process. Voici mon process de lecture de donné dans lequel j'ai ajouté la gestion des interruptions :

```
-- Read data channel
       Implement axi wready generation
    process (reset_s, axi_clk_i)
--number address to access 32 or 64 bits data
         variable int_raddr_v : natural;
        if reset_s = '1' then
   --axi_waddr_done_s <= '0';
   axi_rvalid_s <= '0';</pre>
             axi_rdata_mem_s <= (others => '0');
axi_rresp s <= "00";</pre>
             irq_source <= "0000";
             irq_s <= '0';
         elsif rising_edge(axi_clk_i) then
             if (key_val_save(0) /= registre_key_mem(0) and registre_key_mem(0) = '0' and key_irq_mask(0) = '0') then
                  irq_source(0) <= '1';
                  irq_s <= '
             elsif (key_val_save(1) /= registre_key_mem(1) and registre_key_mem(1) = '0' and key_irq_mask(1) = '0') then
                  irq_source(1) <=
     2
                  irq_s <=
             elsif (key_val_save(2) /= registre_key_mem(2) and registre_key_mem(2) = '0' and key_irq_mask(2) = '0') then
                  irq_source(2) <=
                  irq_s <=
             elsif (key_val_save(3) /= registre_key_mem(3) and registre_key_mem(3) = '0' and key_irq_mask(3) = '0') then
                  irq_source(3) <= '1';
                  irq_s <= '1';
              end if:
               - Met à jour l'ancienne valeur des keys
             key_val_save <= registre_key_mem;</pre>
```

Figure 0-4: Code pour la gestion des interruptions

- 1. Remise à '0' des signaux en cas de reset
- 2. Détection de flanc et test du masque. Si oui, mise à '1' de la source et de l'interruption.
- 3. Mise à jour des valeurs des boutons dans le signal de sauvegarde.

J'ai décidé de faire une détection sur flanc descendant car les boutons sont actifs bas.

Comme l'indique le plan d'adressage, j'ai ajouté le signal « irq_source » en lecture et « key_irq_mask » en lecture et écriture.

Remarque: Le code complet est en annexe.

Test de l'IP

Étant donné que j'ai trouvé cette partie relativement simple et que le code C du laboratoire précédent permet déjà de tester si une interruption est générée, je n'ai pas voulu perdre du temps à modifier le test Bench afin de tester la fonctionnalité d'interruption.

Mise à jour dans Qsys

Il est maintenant nécessaire de modifier mon composant dans Qsys afin d'ajouter une ligne d'interruption. Pour ce faire, j'ai ajouté une interface « Interrupt Sender » à mon composant en y ajoutant le signal de sortie « irq_o » correspondant :



Figure 0-5 : Interface de l'interruption

Ensuite, comme pour le laboratoire précédent, j'ai activé les interruptions FPGA to HPS dans le composant HPS. Puis, j'ai connecté la ligne d'interruption sur le composant HPS sur la même ligne que le laboratoire précédent afin de garder le même numéro d'interruption (72).



Figure 0-6: Connexion dans Qsys

Postérieurement, j'ai pu générer les fichiers HDL. Et finalement, synthétiser et faire le placement routage du projet.

Test de l'IP avec le code C

Maintenant que tout est prêt, j'ai pu reprendre les code C afin d'activer les interruptions du laboratoire précédent. Ensuite, afin de m'assurer que cela fonctionne, j'ai mis du code C qui affiche sur des afficheurs 7 segments des informations dans la routine d'interruption :

```
Dvoid pushbutton_ISR(void) {
    static int i = 0;
    int src_irq = AXI_INT_SRC;

AXI_HEX0 = src_irq;
    AXI_HEX1 = i++;
}
```

Figure 0-7 : Code de test des interruptions

J'ai facilement pu constater grâce aux afficheurs 7 segments que les interruptions étaient bien générées et acquittées.

Réalisation de la spécification

Maintenant que j'ai testé le bon fonctionnement de mon interface, j'ai commencé par réaliser la spécification de la partie 2 du code qui consiste à utiliser une interruption pour les actions sur les boutons KEY2 et KEY3.

Compléter le code C

Cette étape était simple car le changement dans le code nécessitait de reproduire le code du laboratoire précédent afin de traité des interruptions. Cependant, j'ai tout de même apporté une modification. Tous les traitements sont faits dans le « main » et non plus dans la routine d'interruption qui ne devrait contenir uniquement le strict minimum de traitement.

Remarque: Le code complet du laboratoire est en annexe.

Modifier la configuration mémoire

Afin d'allouer une portion mémoire pour les vecteurs d'interruptions, il a fallu modifier la configuration mémoire du projet « Altera Monitor Program » :




Figure 0-8 : Modification de la configuration mémoire

On peut voir qu'une section a été ajoutée pour les vecteurs.

Compiler et tester

Après avoir compiler et charger mon programme dans la DE1-SoC, j'ai pu tester le bon fonctionnement des spécifications demandées.

Test des spécifications

Pour ce faire, j'ai appuyé plusieurs fois sur KEYO avec des valeurs de switch différents afin de m'assurer que les leds aient toujours la même valeur des switches après l'appuis. J'ai aussi vérifié que les afficheurs HEX5 à HEXO affichent en hexadécimal les bits 23 à 0 de la constante définie dans l'IP.

Ensuite, j'ai fait les mêmes tests pour KEY1. Je me suis assuré que l'états inverses des switches est copiés sur les LEDs et que les afficheurs HEX5 à HEX0 affichent en hexadécimal l'inverse des bits 23 à 0 de la constante définie dans l'IP.

J'ai aussi testé le bon fonctionnement de ces deux boutons en les testant consécutivement l'un après l'autre.

Ultérieurement, j'ai testé KEY2 plusieurs fois et l'effet sur les bords. L'affichage des LEDs et des afficheurs 7 segments ont bien subi une rotation à droite. Rotation d'un bit pour les LEDs, rotation d'un afficheur complet pour les afficheurs 7 segments.

Finalement, j'ai testé KEY3 plusieurs fois et l'effet sur les bords. L'affichage des LEDs et des afficheurs 7 segments ont bien subi une rotation à gauche. Rotation d'un bit pour les LEDs, rotation d'un afficheur complet pour les afficheurs 7 segments.

Test du masquage

Afin de tester le masquage des interruptions, j'ai initialisé la valeur du masque à 0x08 afin de masque le bouton KEY3. Puis, j'ai ajouté ce code dans la routine d'interruption :

```
// Tous les 3 interruptions de KEY0 et KEY1, change le masque de key 2 et 3
if (src_irq & KEY0 || src_irq & KEY1) {
   cpt_int++;

   if (cpt_int % 3 == 0)
        AXI_INT_MASK = AXI_INT_MASK ^ (KEY3 | KEY2);
}
```

Figure 0-9: Code de test du masquage

Il permet d'intervertir le masque de KEY2 et KEY3 après 3 interruptions sur KEY0 ou KEY1. Donc, au démarrage l'appuis sur la KEY3 n'avait aucun effet contrairement à KEY2. Après 3 appuis sur KEY1/KEY0, c'était le contraire comme attendu. L'appui sur KEY2 n'avait aucun effet contrairement à KEY3.

Fonctionnalité de strobe

Cette fonctionnalité permet de choisir quelle partie des bits du bus AXI_WDATA vont être pris en compte. Voici un schéma dans la documentation qui l'explique bien :

S_AXI_WSTRB signals			
S_AXI_WSTRB [3:0]	S_AXI_WDATA active bits [31:0]	Description	
1111	111111111111111111111111111111111111111	All bits active	
0011	000000000000000111111111111111111111111	Least significant 16 bits active	
0001	0000000000000000000000011111111	Least significant byte (8 bits) active.	
1100	1111111111111111000000000000000000	Most significant 16 bits active	

Figure 0-10 : Tableau du la fonction strobe

Je pensais ne pas avoir assez de temps pour réaliser ce laboratoire donc j'ai décidé par ne pas gérer cette fonctionnalité au début. Étant donné que du temps supplémentaire nous a été donné, j'en ai profité pour réaliser cette fonctionnalité.

J'ai commencé par modifier le test Bench afin de tester ce paramètre :

Figure 0-11: Modification du test Bench

Grâce aux nouvelles valeurs de ce tableau d'écriture, il sera facile de voir le bon fonctionnement du paramètre strobe.

J'ai relancé le nouveau test bench pour voir que la fonctionnalité n'est pas réalisée :



Figure 0-12 : Test 1 du paramètre strobe

On peut voir que la donnée à écrire est bien 0x01234567 et que le paramètre strobe est à « 0011 ». On peut donc s'attendre à que les deux octets de poids fort de la donnée à écrire seront pas actif. Ce qui donnerait 0x00004567. Cependant, les données enregistrées restent 0x01234567 dans le signal « axi_wdata_mem_s ». Le but maintenant est de réaliser cette fonctionnalité.

Description VHDL

Afin de prendre en compte le paramètre strobe, j'ai modifié le process qui s'occupe du canal des données d'écriture afin d'enregistrer uniquement les octets souhaitée par le paramètre strobe. Voici à quoi ressemble le code :

```
axi_wdata_mem_s <= (others => '0');

if (axi_wstrb_i(0) = '1') then
    axi_wdata_mem_s(7 downto 0) <= axi_wdata_i(7 downto 0);
end if;
if (axi_wstrb_i(1) = '1') then
    axi_wdata_mem_s(15 downto 8) <= axi_wdata_i(15 downto 8);
end if;
if (axi_wstrb_i(2) = '1') then
    axi_wdata_mem_s(23 downto 16) <= axi_wdata_i(23 downto 16);
end if;
if (axi_wstrb_i(3) = '1') then
    axi_wdata_mem_s(31 downto 24) <= axi_wdata_i(31 downto 24);
end if;</pre>
```

Figure 0-13 : Code gestion de strobe

- 1. J'ai commencé par mettre tous les bits à '0' comme si aucun octet était actif.
- 2. Ensuite, j'ai testé chaque bit du paramètre strobe afin d'assigner strictement les octets actifs.

Test de la fonctionnalité strobe (test bench)

Maintenant que le test bench est déjà prêt, il suffit de compiler le nouveau code de mon IP et de lancer le test bench.

Remarque : Afin de voir plus facilement les valeurs dans le signal « axi_wdata_mem_s » j'ai commenté se remise à 0 à chaque fin de lecture des données.



Figure 0-14 : Chronogramme de test de strobe

Comme indiqué par les flèches orange, les données d'écriture enregistrés correspondent bien aux paramètre strobe (S_AXI_WSTRB). Par exemple, pour la troisième flèches orange, le paramètre strobe vaut « 0011 » et on peut voir comme attendu que les données enregistrées sont bien « 0x00004567 ». On peut aussi bien voir dans le dernier cas, le paramètre vaut « 1100 », donc on souhaite activer seulement les 2 octets de poids fort. Comme attendu, les données enregistrées sont bien « 0x01230000 ».

Test de la fonctionnalité strobe (code)

Afin de m'assurer du bon fonctionnement de l'implémentation du paramètre strobe, j'ai voulu le tester en situation réel. J'ai donc écrit du code pour tester ce paramètre. Puis grâce au débogueur j'ai avancé pas à pas dans le code en assembleur afin de m'assurer du bon fonctionnement.




Figure 0-15 : Débogue pour tester le paramètre strobe

On début du programme, on lit l'adresse de la constante (0xDEADBEEF) et la place dans le registre de test qui est à l'offset 0x4. A la première instruction, le registre r3 comprend l'adresse de base (0xFF200000) donc l'adresse de la constante. De ce fait, « r3, #4 » indique l'adresse du registre de test.

- 1. Str : la première instruction permet d'écrire la valeur du registre r6 (qui contient la valeur de la constante) dans le registre de test à l'offset 0x4.
- 2. Mov: Place la valeur de 8 bits (0x56) dans le registre r2.
- 3. Strb: Cette instruction permet de placer un byte de la valeur du registre r2 (0x56) à l'adresse du registre de test. Un pointeur de char est utilisé afin de forcer le programme à utiliser l'instruction « strb » pour s'assurer qu'une écriture d'uniquement 8 bits se fait et pas 32 bits. Ce qui permet de tester la fonctionnalité strobe implémenté.
- 4. Ldr: Cette instruction permet de lire 32 bits à l'adresse du registre de test et la place dans le registre r3. On peut voir que la valeur vaut 0xDEADBE56. Ce qui confirme que mon IP n'est pas écrasé 0xDEADBE par 0x000000 grâce à l'implémentation du strobe.

Finalement, j'ai pu confirmer que mon implémentation du paramètre strobe dans mon IP est bien fonctionnel même sur le matériel.

Supplémentaire : Gestion Edge

Le paramètre Edge permet de choisir sur quel flanc l'interruption sera levée. Par défaut, j'ai fixé ce paramètre au flanc descendant afin d'avoir une interruption dès qu'un bouton est pressé, car ils sont actifs bas.

Plan d'adressage

Pour gérer ce nouveau paramètre, j'ai ajouté un champ dans mon plan d'adressage. Voici la modification que j'ai effectuée :

	7.77	neserveu	I I COCI VCU	
128	0x0000 0200	[314] '00' - [30] dataKeys (30)	not used	
129	0x0000 0204	[314] '00' - [30] sourceIRQ (30)	not used	V
130	0x0000 0208	[314] '00' - [30] maskIRO (30)	[314] reserved - [30] maskIRO (30)	Keys
131	0x0000 020C	[314] '00' - [30] edgeIRQ (30)	[314] reserved - [30] edgeIRQ (30)	

Figure 0-1 : Modification du plan d'adressage

Toute la tables reste identiques mise à part le nouveau champ « edgeIRQ » à l'offset 0x20C (131). Ce paramètre est évidemment accessible en lecture ainsi qu'en écriture. Il permettra de choisir sur quel flanc générée l'interruption.

Description VHDL

Afin de réaliser cette nouvelle fonctionnalité, j'ai ajouté un signal « key_irq_edge » de 4 bits initialisé à 0 afin d'activer l'interruption sur un flanc descendant par défaut.

```
-- par défaut, toutes les irq sur flanc descendant
signal key_irq_edge : std_logic_vector(3 downto 0) := (others => '0');
```

Figure 0-2 : Déclaration du signal edge

Ensuite, dans les « switch » des canaux de lecture et d'écriture, j'ai ajouté le « case » pour ce nouveau champ afin d'y accéder en lecture et en écriture.

Finalement, j'ai modifié la gestion des interruptions afin de détecter une interruption sur un flanc en fonction du signal « key_irq_edge » :

```
elsif rising_edge(axi_clk_i) then
    if (key val save(0) /= registre key mem(0) and registre key mem(0) = key irq edge(0)
                                                                                             and key_irq_mask(0) = '0') then
        irq_source(0) <= '1';
    elsif (key_val_save(1) /= registre_key_mem(1) and registre_key_mem(1) = key_irq_edge(1)
                                                                                                and key_irq_mask(1) = '0') then
        irq_source(1) <=
    irq s <= '1';
elsif (key_val_save(2) /= registre_key_mem(2) and registre_key_mem(2) = key_irq_edge(2)</pre>
                                                                                                and key_irq_mask(2) = '0') then
        irq_source(2) <=
        irg s <=
    elsif (key_val_save(3) /= registre_key_mem(3) and
                                                        registre_key_mem(3) = key_irq_edge(3)
                                                                                                 and key_irq_mask(3) = '0') then
        irq_source(3) <=
        irq_s <= '1';
    end if;
-- Met à jour l'ancienne valeur des keys
    key_val_save <= registre_key_mem;
```

Figure 0-3 : Gestion des interruptions avec le paramètre edge

Avant, je testais l'égalité des valeurs des boutons « registre_key_mem » avec la constante '0' afin de détecter un flanc descendant. Maintenant, je test l'égalité avec le paramètre edge des boutons « key_irq_edge ».

Mise à jour du projet

Une fois toutes ces modifications apportées, j'ai compilé ma nouvelle description VHDI de mon IP. Ensuite j'ai mise à jour mon projet en mettant à jour mon composant dans Qsys, puis, j'ai généré les fichiers HDL, ensuite, j'ai synthétisé et fait le placement routage du projet.

Test de fonctionnalité

Afin de tester cette nouvelle fonctionnalité, j'ai modifié le code C. J'ai commencé par ajouter une définition qui permet de lire et écrire facilement dans le champ Edge des keys :

Figure 0-4 : Définition du paramètre edge

Ensuite, j'ai modifié la valeur par défaut de ce champ afin de tester si un flanc montant était bien géré. J'ai donc mis à 1 le bit correspondant à la KEY3 afin de lever une interruption uniquement au flanc montant de la KEY3 :

```
// KEY 3 sur flanc montant
AXI_INT_EDGE = KEY3;
```

Figure 0-5 : Initialisation du paramètre edge

Après ces modifications, j'ai pu tester cette nouvelle fonctionnalité directement sur le matériel. J'ai commencé par télécharger le nouveau système sur la carte DE1 grâce au programme « Altera Monitor Program ». Ensuite, j'ai compilé et loadé le nouveau programme C. Finalement, en lançant le nouveau programme, j'ai pu constater que la rotation à gauche était bien effectuée seulement lors du relâchement du bouton KEY3.

J'ai décidé de laisser cette modification au programme final rendu car il respecte toujours les spécifications demandées et permet de prouver, sans changement de code, cette fonctionnalité.

Annexes

Voici la liste dans l'ordre des annexes :

- 1. Code VHDL de mon IP (axi4lite_slave.vhd)
- 2. Code VHDL du top (DE1_SoC_top.vhd)
- 3. Code du programme principal (labo5.c)
- 4. Définitions du code (defines.h)
- 5. Point H du fichier exception (exceptions.h)
- 6. Code de fonctions utiles (exceptions.c)
- 7. Définitions d'adresse (address_map_arm.h)

Conclusion

Je dois avouer qu'au début du laboratoire j'étais perdu et avais peur de tout le travail demandé. Finalement, sans prendre en compte les temps de compilations extrêmement long, j'ai beaucoup apprécié ce laboratoire. C'est pourquoi, c'est avec plaisir que j'ai ajouté la fonctionnalité edge sur les interruptions.

Difficultés rencontrées

- Le bon fonctionnement de tous les programmes fut difficile. En effet, une mise en place sur Windows fût nécessaire.
- La compréhension du fonctionnement complet du bus AXI 4 Lite.

Compétences acquises

- Installation complète de l'environnement sur Windows
- Perfectionnement de la méthodologie
- Perfectionnement des logiciels (Quartus Prime, Qsys, altera monitor program et Questasim)

Résultats obtenus

J'ai réussi à mettre en place toutes les étapes qui m'était demandé dans ce laboratoire. Les description VHDL sont synthétisable et intégrable. Je suis particulièrement fier d'avoir réussi à faire complétement le travail demandé. Je me dois remercier les professeurs d'avoir repoussé la date du rendu et surtout l'assistant M. Masle qui a passé environ 2 heures afin de m'aider en partie pour résoudre ces gros problèmes de logiciel.

Date: 08.05.20

Nom de l'étudiant : Spinelli Isaia

```
-- HEIG-VD, Haute Ecole d'Ingenierie et de Gestion du canton de Vaud
 3
    -- Institut REDS, Reconfigurable & Embedded Digital Systems
 4
    -- File : axi4lite_slave.vhd
-- Author : E. Messerli 27.07.2017
 5
 6
 7
    -- Description : slave interface AXI (without burst)
   -- used for : SOCF lab
8
9
   10 -- Ver Date Auteur Description
11 -- 1.0 26.04.2019 EMI Adaptation du chablon pour les etudiants
12 -- 1.1 03.05.2020 ISS Complète le chablon pour le laboratoire 5 Partie 2
13 -- 1.2 08.05.2020 ISS Ajout de la fonctionnalité edge pour les irq
     ______
14
15
16
     library ieee;
17
         use ieee.std logic 1164.all;
18
        use ieee.numeric std.all;
19
20 entity axi4lite slave is
21
     generic (
22
            -- Users to add parameters here
23
2.4
            -- User parameters ends
25
26
            -- Width of S AXI data bus
27
             AXI DATA WIDTH : integer := 32; -- 32 or 64 bits
28
             -- Width of S AXI address bus
29
            AXI ADDR WIDTH : integer := 12
30
       );
31
        port (
            -- AXI4-Lite
axi_clk_i : in std_logic;
axi_reset_i : in std_logic;
32
33
34
35
36
             -- Write Address Channel
             axi_awaddr_i : in std_logic_vector(AXI_ADDR_WIDTH-1 downto 0);
axi_awprot_i : in std_logic_vector( 2 downto 0); -- not used
37
            axi_awprot_i : in std_logic_vector( 2 downto 0); -- not used
axi_awvalid_i : in std_logic;
38
39
40
            axi awready o : out std logic;
41
42
            -- Write Data Channel
43
            axi_wdata_i : in std_logic_vector(AXI_DATA_WIDTH-1 downto 0);
            44
45
46
47
48
            -- Write Response Channel
            axi_bresp_o : out std_logic_vector(1 downto 0);
axi_bvalid_o : out std_logic;
axi_bready_i : in std_logic;
49
50
51
52
53
            -- Read Address Channel
            axi_araddr_i : in std_logic_vector(AXI_ADDR_WIDTH-1 downto 0);
axi_arprot_i : in std_logic_vector( 2 downto 0); -- not used
axi_arvalid_i : in std_logic;
54
55
56
57
            axi arready o : out std logic;
58
59
            -- Read Data Channel
            axi_rdata_0 : out std_logic_vector(AXI_DATA_WIDTH-1 downto 0);
60
61
            axi_rresp_o
                            : out std_logic_vector(1 downto 0);
           axi_rvalid_o : out std_logic;
62
63
            axi rready i : in std logic;
64
65
            -- User input-output
            66
67
68
69
                            : out std logic vector(AXI DATA WIDTH-1 downto 0);
             leds o
```

```
71
              hex0 o
                                : out std logic vector(AXI DATA WIDTH-1 downto 0);
 72
              hex1 o
                                : out std logic vector(AXI DATA WIDTH-1 downto 0);
                               : out std_logic_vector(AXI_DATA_WIDTH-1 downto 0);
: out std_logic_vector(AXI_DATA_WIDTH-1 downto 0);
: out std_logic_vector(AXI_DATA_WIDTH-1 downto 0);
: out std_logic_vector(AXI_DATA_WIDTH-1 downto 0);
              hex2 o
 73
              hex3_o
 74
              hex4 o
 75
 76
              hex5 o
                              : out std logic vector (AXI DATA WIDTH-1 downto 0);
 77
 78
 79
               -- Interruption
               80
 81
           );
 82
      end entity axi4lite slave;
 83
 84
      architecture rtl of axi4lite slave is
 85
 86
           signal reset s : std logic;
 87
 88
           -- local parameter for addressing 32 bit / 64 bits, cst: AXI DATA WIDTH
 89
           -- ADDR LSB is used for addressing word 32/64 bits registers/memories
 90
           -- ADDR LSB = 2 for 32 bits (n-1 \text{ downto } 2)
 91
           -- ADDR LSB = 3 for 64 bits (n-1 downto 3)
 92
           constant ADDR LSB
                                   : integer := (AXI DATA WIDTH/32) + 1;
 93
           ----- SIGNAUX AXI 4 LIGHT -----
 94
 95
 96
           --signal for the AXI slave
 97
           --intern signal for output
           signal axi_awready_s : std_logic;
signal axi_arready_s : std_logic;
 98
 99
           signal axi arready s
100
           signal axi_wready_s : std_logic;
signal axi_rready_s : std_logic;
101
102
103
          signal axi_rvalid_s
signal axi_rresp_s
signal axi_rdata_mem_s
: std_logic_vector(1 downto 0);
std_logic_vector(AXI_DATA_WIDTH-1 downto 0);
104
105
106
107
108
           -- write enable
           signal axi data wren s : std logic;
109
110
111
            --intern signal for the axi interface
112
           signal axi_waddr_mem_s : std_logic_vector(AXI_ADDR_WIDTH-1 downto ADDR_LSB);
113
           signal axi araddr mem s
                                         : std logic vector (AXI ADDR WIDTH-1 downto ADDR LSB);
114
          signal axi_wdata_mem_s
signal axi_wstrb_mem_s
-- signal axi_araddr_mem_s
: std_logic_vector((AXI_DATA_WIDTH-1 downto 0);
: std_logic_vector((AXI_DATA_WIDTH/8)-1 downto 0);
: std_logic_vector((AXI_ADDR_WIDTH-1 downto ADDR_LSB);
115
116
117
118
           signal axi_bresp_s : std_logic_vector(1 downto 0);
signal axi_bvalid_s : std_logic;
119
120
121
122
123
           ----- SIGNAUX ENTREES / SORTIES ------
124
           constant registre cst mem : std logic vector(AXI DATA WIDTH-1 downto 0):=
           x"deedbeef";
126
           signal registre test mem : std logic vector(AXI DATA WIDTH-1 downto 0):=
           x"12345678";
127
128
           -- signal for registre input (switch / key)
129
           signal registre switch mem : std logic vector(9 downto 0) := (others => 'X');
130
           signal registre key mem : std logic vector(3 downto 0) := (others => 'X');
131
132
           -- signal for registre leds
133
          signal registre led mem : std logic vector(9 downto 0) := (others => 'X');
134
135
           -- signal for registre 7 seg
136
           signal registre hex0 mem : std logic vector(6 downto 0) := (others => 'X');
```

```
137
          signal registre hex1 mem : std logic vector(6 downto 0) := (others => 'X');
         signal registre hex2 mem
signal registre hex3 mem
signal registre hex4 mem
signal registre hex4 mem
signal registre hex4 mem
std_logic_vector(6 downto 0) := (others => 'X');
signal registre hex4 mem
std_logic_vector(6 downto 0) := (others => 'X');
138
139
140
141
         signal registre hex5 mem : std logic vector(6 downto 0) := (others => 'X');
142
143
          ----- SIGNAUX GESTION IRQ -----
144
         signal irq s
                       : std_logic;
145
         146
147
          -- par défaut, toutes les irq actives
148
          signal key irq mask : std logic vector(3 downto 0) := (others => '0');
          -- par défaut, toutes les irq sur flanc descendant
149
          signal key_irq_edge : std_logic_vector(3 downto 0) := (others => '0');
150
151
152
     begin
153
154
          -- mise à jour des entrées
155
         reset s <= axi reset i;
156
157
          registre switch mem <= switch i(9 downto 0);
158
          registre key mem <= key i(3 downto 0);</pre>
159
160
161
162
      ______
163
      -- Write address channel
164
165
          process (reset s, axi clk i)
166
         begin
167
             -- En cas de reset
168
             if reset s = '1' then
169
                 -- Valeur par défaut
                 axi awready s <= '0';
170
171
                 axi waddr mem s <= (others => '0');
172
             elsif rising edge (axi clk i) then
173
                  -- Si une adresse d'écriture est valide
174
                  if (axi awready s = '0' and axi awvalid i = '1') then --and axi wvalid i =
                  '1') then modif EMI 10juil2018
175
                      -- slave is ready to accept write address when
176
                     -- there is a valid write address
177
                     axi awready s <= '1';
178
                     -- Write Address memorizing
179
                      axi waddr mem s <= axi awaddr i(AXI ADDR WIDTH-1 downto ADDR LSB);</pre>
180
                  else
181
                      axi awready s <= '0';</pre>
182
                      axi waddr mem s <= (others => '0');
183
184
             end if;
185
         end process;
186
          axi awready o <= axi awready s;
187
188
189
      ______
190
      -- Write data channel
191
192
          -- Implement axi_wready generation
193
          process (reset s, axi clk i)
194
          begin
195
             -- En cas de reset
196
             if reset s = '1' then
197
                 -- Valeur par défaut
198
                 axi wready s <= '0';
199
                 axi wdata mem s <= (others => '0');
200
                 axi wstrb mem s <= (others => '0');
             elsif rising edge (axi clk i) then
201
202
                  -- Si les données d'écriture est valide
                  if (axi wready s = '0' and axi wvalid i = '1') then
203
204
                      -- slave is ready to accept write data when
```

```
206
                       axi wready s <= '1';
207
208
                       -- Read axi wstrb i
209
                       axi wstrb mem s <= axi wstrb i((AXI DATA WIDTH/8)-1 downto 0);</pre>
210
211
                       -- Mémorisation des données à écrire en fonction du paramètre strobe
213
                       axi wdata mem s <= (others => '0');
214
                       if (axi wstrb i(0) = '1') then
215
216
                           axi wdata mem s(7 downto 0) <= axi wdata i(7 downto 0);</pre>
217
                       end if;
218
                       if (axi wstrb i(1) = '1') then
219
                           axi wdata mem s(15 downto 8) <= axi wdata i(15 downto 8);
220
                       if (axi_wstrb_i(2) = '1') then
221
222
                           axi wdata mem s(23 downto 16) <= axi wdata i(23 downto 16);
223
                       end if;
224
                       if (axi wstrb i(3) = '1') then
225
                           axi wdata mem s(31 downto 24) <= axi wdata i(31 downto 24);
226
                       end if;
227
228
                       -- Test sans la fonctionnalité strobe
229
                       -- axi wdata mem s <= axi wdata i;
230
231
                   else
232
                       axi_wready_s <= '0';</pre>
233
                       axi wdata mem s <= (others => '0');
234
                       axi wstrb mem s <= (others => '0');
235
236
                   end if;
237
              end if;
238
          end process;
239
240
          -- Met à jour la sortie
241
          axi wready o <= axi wready s;
242
243
244
          -- condition to write data : si on est prêt à écrire
245
          axi data wren s <= '1' when axi wready s = '1' else
                               '0';
246
247
248
249
          process (reset s, axi clk i)
250
               --number address to access 32 or 64 bits data
251
              variable int waddr v : natural;
252
          begin
253
              if reset s = '1' then
254
                   -- Valeur par défaut : RESET
255
                   registre test mem \leq x"12345678";
256
                   registre led mem <= "0101010101";
                  registre_hex0 mem <= "1000000";</pre>
257
                   registre hex1 mem <= "1111001";
258
259
                  registre hex2 mem <= "0100100";</pre>
260
                  registre_hex3_mem <= "0110000";</pre>
                   registre hex4 mem <= "0011001";</pre>
261
                  registre_hex5 mem <= "0010010";
262
263
264
                   key irq mask
                                     <= "0000";
                                     <= "0000";
265
                  key_irq_edge
266
267
              elsif rising_edge(axi clk i) then
268
                   -- Si une écriture est active
269
                   if axi data wren s = '1' then
270
                       -- convertie l'adresse d'écriture en integer
271
                       int_waddr_v := to_integer(unsigned(axi_waddr_mem_s));
272
                       case int waddr v is
273
                           -- offset 0 : constante
```

-- there is a valid write data

```
275
                           -- offset 4 : registre de test
276
                           when 1
                                   =>
277
                               registre test mem <= axi wdata mem s;
278
279
                           -- offset 64 : leds
280
                           when 64 \Rightarrow
281
                               registre led mem <= axi wdata mem s(9 downto 0);
282
283
                           -- offset 130 : mask irq key
                           when 130 =>
285
                               key irq mask <= axi wdata mem s(3 downto 0);
                           -- offset 130 : mask irq key
286
287
                           when 131 =>
288
                               key irq edge <= axi wdata mem s(3 downto 0);
289
290
                           -- offset 256 - 276 : afficheur 7 seg
                           when 256 =>
291
292
                               registre hex0 mem <= axi wdata mem s(6 downto 0);
293
                           when 260 =>
294
                               registre hex1 mem <= axi wdata mem s(6 downto 0);
295
296
                              registre hex2 mem <= axi wdata mem s(6 downto 0);</pre>
                           when 268 = >
297
298
                              registre hex3 mem <= axi wdata mem s(6 downto 0);
299
                           when 272 =>
300
                               registre hex4 mem <= axi wdata mem s(6 downto 0);
301
                           when 276 =>
302
                               registre hex5 mem <= axi wdata mem s(6 downto 0);
303
304
305
                           when others => null;
306
                       end case;
307
                  end if;
308
              end if;
309
          end process;
310
311
312
313
      -- Write response channel
314
315
          process (reset s, axi clk i)
316
          begin
317
              -- En cas de reset
318
              if reset s = '1' then
319
                  -- Valeur par défaut
                  axi_bresp_s <= "00";
axi_bvalid_s <= '0';</pre>
320
321
322
              elsif rising edge (axi clk i) then
323
                  -- Si le master est pret à lire la réponse
324
                  if (axi bvalid s = '0' and axi bready i = '1') then
325
                      -- slave is ready to accept write data when
326
                      -- there is a valid write data
327
                       axi bvalid s <= '1';
328
                       -- Write response
329
                       axi bresp s
                                    <= "00";
330
                  else
                       axi bvalid s <= '0';
331
                       axi bresp s <= "--";
332
333
334
                  end if;
335
              end if;
336
          end process;
337
          -- Met à jours les sorties
338
          axi bresp o <= axi bresp s;
339
          axi bvalid o <= axi bvalid s;
340
341
```

when $0 \Rightarrow$

274

```
343
344
      -- Read address channel
345
346
          process (reset s, axi clk i)
347
          begin
348
              -- en cas de reset
349
              if reset s = '1' then
                  -- valeur par défaut
350
351
                 axi arready s <= '0';
352
                 axi araddr mem s <= (others => '1');
353
              elsif rising edge (axi clk i) then
354
                   -- Si une adresse de lecture est valide
                   if axi arready s = '0' and axi arvalid i = '1' then
355
356
                       -- indicates that the slave has acceped the valid read address
                       axi arready s <= '1';
357
358
                       -- Read Address memorizing
359
                       axi araddr mem s <= axi araddr i(AXI ADDR WIDTH-1 downto ADDR LSB);
360
                   else
361
                       axi arready s <= '0';</pre>
362
                   end if;
363
              end if;
364
          end process;
365
          -- Met à jour la sortie
366
          axi arready o <= axi arready s;
367
368
369
      -- Read data channel
370
371
          -- Implement axi_wready generation
372
          process (reset s, axi clk i)
373
          --number address to access 32 or 64 bits data
374
              variable int raddr v : natural;
375
          begin
376
377
              -- En cas de reset
              if reset s = '1' then
378
379
                  -- valeur par défaut
380
                   axi rvalid s <= '0';
381
                   axi_rdata_mem_s <= (others => '0');
382
                  axi rresp s
                                 <= "00";
383
384
                   irq source <= "0000";</pre>
385
                  irq s <= '0';
386
387
              elsif rising_edge(axi clk i) then
388
                   -- Gestion des interruptions
389
                   if (key val save (0) /= registre key mem(0) and registre key mem(0) =
                   key irq edge (0) and key irq mask (0) = '0') then
390
                       irq source(0) <= '1';</pre>
391
                       irq_s <= '1';
392
                   elsif (key_val_save(1) /= registre_key_mem(1) and registre_key_mem(1) =
                   key_irq_edge(1) and key irq mask(1) = '0') then
393
                       irq source(1) <= '1';</pre>
394
                       irq s <= '1';
                   elsif (key val save(2) /= registre key mem(2) and registre key mem(2) =
                   key_irq_edge(2) and key irq mask((2)) = (0)) then
396
                       irq source(2) \leftarrow '1';
397
                       irq s <= '1';
398
                   elsif (key val save(3) /= registre key mem(3) and registre key mem(3) =
                   key_irq_edge(3) and key_irq_mask(3) = '0') then
399
                       irq_source(3) <= '1';</pre>
                       irq s <= '1';
400
401
                   end if;
402
                   -- Met à jour l'ancienne valeur des keys
403
                   key val save <= registre key mem;</pre>
404
405
                   -- Si une lecture est faite
                   if (axi arready s = '1' and axi rvalid s = '0') then
406
407
```

```
409
                       axi rdata mem s <= (others => '0');
410
411
                       -- slave is ready to accept write data when
412
                       -- there is a valid write data
413
                       axi rvalid s <= '1';
414
415
                       -- read Data go
416
                      int raddr v := to integer(unsigned(axi araddr mem s));
417
                       axi rresp s <= "00";
418
419
                       -- En fonction de l'adresse qu'on souhaite lire
420
                       case int raddr v is
421
                           -- Lecture de la constante
422
                           when 0
                                  =>
423
                               axi rdata mem s <= registre cst mem;
424
                           -- Lecture du registre de test
425
                           when 1 \Rightarrow
426
                               axi rdata mem s <= registre test mem;
427
                           -- Lecture des leds
428
                           when 64 \Rightarrow
429
                              axi rdata mem s (9 downto 0) <= registre led mem;
430
                            -- Lecture des keys
431
                           when 128 =>
432
                               axi rdata mem s(3 downto 0) <= registre key mem;
433
                           -- lecture de la source d'interruption et acquitement
434
                           when 129
435
                               axi_rdata_mem_s(3 downto 0) <= irq_source;</pre>
436
                               irq s <= '0';
                               irq_source <= "0000";</pre>
437
438
439
                           -- lecture des masque des irq
440
441
                               axi rdata mem s(3 downto 0) <= key irq mask;
442
                           -- lecture des masque des irq
443
                           when 131 =>
444
                               axi rdata mem s(3 downto 0) <= key irq edge;
445
446
                           -- Lecture des switches
447
                           when 192
448
                               axi rdata mem s (9 downto 0) <= registre switch mem;
449
450
                           -- Lecture d'un afficheur 7 seg (256 - 276)
451
                           when 256
                                      =>
452
                               axi rdata mem s(6 downto 0) <= registre hex0 mem;
453
                           when 260 =>
454
                               axi rdata mem s(6 downto 0) <= registre hex1 mem;
455
                           when 264 =>
456
                               axi rdata mem s(6 downto 0) <= registre hex2 mem;
457
                           when 268 =>
458
                               axi rdata mem s(6 downto 0) <= registre hex3 mem;
459
                           when 272
                                     =>
460
                               axi rdata mem s(6 downto 0) <= registre hex4 mem;
461
462
                               axi rdata mem s(6 downto 0) <= registre hex5 mem;
463
464
465
                           when others =>
                               axi rresp s <= "00";
466
467
                       end case;
468
469
                  else
470
                       axi rvalid s <= '0';
471
                       axi_rresp s <= "--";</pre>
472
473
                  end if;
474
              end if;
475
          end process;
476
```

-- Pré-charge une lecture à 0

```
477
           -- Mise à jour de la ligne l'interruption
478
           irq o <= irq s;</pre>
479
480
            -- Mise à jour de la validité de lecture
481
           axi rvalid o <= axi rvalid s;
482
483
           -- Mise à jour des données lues
484
           axi rdata o <= axi rdata mem s;
485
486
           -- Mise à jour de la réponse de lecture
487
           axi_rresp_o <= axi_rresp_s;</pre>
488
489
490
           -- Mise à jour des sorties
                                   <= registre led mem;</pre>
491
           leds o (9 downto 0)
492
493
           hex0_o(6 downto 0)
                                      <= registre_hex0_mem;</pre>
494
                                      <= registre_hex1_mem;
<= registre_hex2_mem;</pre>
           hex1_o(6 downto 0)
495
           hex2 o(6 downto 0)
           hex3_o(6 downto 0) <= registre_hex3_mem;
hex4_o(6 downto 0) <= registre_hex4_mem;
hex5_o(6 downto 0) <= registre_hex5_mem;
496
497
498
499
500
501
      end rtl;
```

```
2
     -- HEIG-VD
 3
     -- Haute Ecole d'Ingenerie et de Gestion du Canton de Vaud
     -- School of Business and Engineering in Canton de Vaud
     ______
 6
    -- REDS Institute
 7
     -- Reconfigurable Embedded Digital Systems
 8
 9
                           : DE1_SoC_top.vhd
    -- File
10
     -- Author
11
                            : Sébastien Masle
     -- Date
12
                            : 17.01.2018
13
     --
14
     -- Context
                           : HPA
15
16
17
     -- Description : top design for DE1-SoC board
18
19
20
    -- Dependencies :
21
22
23
    -- Modifications :
    -- Ver Date Engineer Comments
24
    -- 0.0 17.01.2018 SMS
25
                                       Initial version.
26
27
28
     library ieee;
29
     use ieee.std logic 1164.all;
30
31
     entity DE1_SoC_top is
32
        port ( -- clock pins
33
                CLOCK 50 i : in std logic;
34
                CLOCK2 50 i : in std logic;
35
                CLOCK3 50 i : in std logic;
36
                CLOCK4 50 i : in std logic;
37
38
                -- ADC
               ADC_CS_N_o : out std_logic;
39
               ADC DIN o : out std_logic;
40
               ADC DOUT i : in std logic;
41
42
               ADC SCLK o : out std logic;
43
44
                -- Audio
45
               AUD ADCLRCK io : inout std logic;
46
               AUD ADCDAT i : in std logic;
               AUD DACLRCK io : inout std logic;
47
               AUD_DACDAT_o : out std_logic;
AUD_XCK_o : out std_logic;
AUD_BCLK_io : inout std_logic;
48
49
50
51
52
                -- SDRAM
53
               DRAM_ADDR_o : out std_logic_vector(12 downto 0);
54
               DRAM_BA_o : out std_logic_vector(1 downto 0);
55
               DRAM CAS N o : out std logic;
56
               DRAM CKE o : out std logic;
57
               DRAM CLK o : out std logic;
58
               DRAM CS N o : out std logic;
59
                DRAM DQ io : inout std logic vector(15 downto 0);
                DRAM_LDQM_o : out std_logic;
60
                DRAM_RAS_N_o : out std_logic;
61
                DRAM UDQM o : out std logic;
62
```

```
63
                   DRAM WE N o : out std logic;
 64
 65
                   --I2C Bus for Configuration of the Audio and Video-In Chips
 66
                   FPGA I2C SCLK o : out std logic;
 67
                   FPGA I2C SDAT io : inout std logic;
 68
                   -- 40-pin headers
 69
 70
                   GPIO 0 io : inout std logic vector(35 downto 0);
 71
                   GPIO 1 io : inout std logic vector(35 downto 0);
 72
 73
                   -- Seven Segment Displays
                   HEX0 o
 74
                                : out std logic vector(6 downto 0);
 7.5
                                 : out std logic vector(6 downto 0);
                   HEX1 o
 76
                                : out std logic vector(6 downto 0);
                   HEX2 o
                            : out std_logic_vector(6 downto 0);
: out std_logic_vector(6 downto 0);
: out std_logic_vector(6 downto 0);
 77
                   HEX3 o
 78
                   HEX4 o
 79
                   HEX5 o
 80
 81
                   -- TR
 82
                   IRDA RXD i : in std logic;
 83
                   IRDA TXD o : out std logic;
 84
 85
                   -- Pushbuttons
 86
                   KEY i
                                : in std logic vector(3 downto 0);
 87
                   -- LEDs
 88
 89
                   LEDR o
                                : out std logic vector (9 downto 0);
 90
 91
                   -- PS2 Ports
                   PS2 CLK io : inout std_logic;
 92
 93
                   PS2 DAT io : inout std_logic;
 94
                   PS2 CLK2 io : inout std logic;
 95
                  PS2 DAT2 io : inout std logic;
 96
 97
                   -- Slider Switches
 98
                   SW i
                              : in std logic vector(9 downto 0);
 99
100
                   -- Video-In
101
                   TD_CLK27_i : in std_logic;
                   TD_DATA_i : in std_logic_vector(7 downto 0);
TD_HS_i : in std_logic;
102
103
104
                   TD RESET N o : out std logic;
105
                   TD_VS_i : in std_logic;
106
107
                   -- VGA
108
                   VGA R o
                                 : out std logic vector(7 downto 0);
                                 : out std_logic_vector(7 downto 0);
109
                   VGA G o
                                  : out std_logic_vector(7 downto 0);
110
                   VGA B o
111
                  VGA CLK o
                                 : out std_logic;
                   VGA SYNC_N_o : out std_logic;
112
113
                   VGA BLANK N o : out std logic;
                  VGA_HS_o : out std_logic;
VGA_VS_o : out std_logic;
114
115
116
117
                   -- DDR3 SDRAM
118
                  HPS DDR3 ADDR o
                                         : out std logic vector(14 downto 0);
119
                  HPS DDR3 BA o
                                        : out std logic vector(2 downto 0);
                  . out std_logic;
HPS_DDR3_CK_N_o
HPS_DDR3_CK_P_o
HPS_DDR3_CS_N_o
HPS_DDR3_DM_o

. out std_logic;
cout std_logic;
cout std_logic;
cout std_logic;
120
121
122
123
124
125
                                        : out std logic vector(3 downto 0);
                 HPS_DDR3_DQ_io
                 HPS_DDR3_DQ_io : inout std_logic_vector(31 downto 0);
HPS_DDR3_DQS_N_io : inout std_logic_vector(3 downto 0);
126
127
                 HPS DDR3 DQS P io : inout std logic vector (3 downto 0);
128
                  129
130
                   HPS DDR3 RESET N o : out std logic;
131
```

```
132
133
134
135
                         -- Ethernet
                    --HPS_ENET_GTX_CLK_O : out std_logic;
--HPS_ENET_INT_N_iO : inout std_logic;
--HPS_ENET_MDC_O : out std_logic;
--HPS_ENET_MDIO_iO : inout std_logic;
--HPS_ENET_RX_CLK_i : in std_logic;
--HPS_ENET_RX_DATA_i : in std_logic_vector(3 downto 0);
--HPS_ENET_RX_DV_i : in std_logic;
--HPS_ENET_TX_DATA_O : out std_logic_vector(3 downto 0);
--HPS_ENET_TX_DATA_O : out std_logic_vector(3 downto 0);
136
                         --HPS_ENET_GTX_CLK_o : out std_logic;
137
138
139
140
141
142
143
                      --HPS_ENET_TX_EN_o : out std_logic;
144
145
146
                         -- Flash
                        --HPS_FLASH_DATA_io : inout std_logic_vector(3 downto 0);
--HPS_FLASH_DCLK_o : out std_logic;
--HPS_FLASH_NCSO_o : out std_logic;
147
148
149
150
151
                         -- Accelerometer
152
                         -- HPS GSENSOR INT io : inout std logic;
153
154
                         -- General Purpose I/O
155
                         --HPS_GPIO_io
                                                         : inout std logic vector(1 downto 0);
156
157
                         -- I2C
158
                         -- HPS I2C CONTROL io : inout std logic;
159
                        --HPS_I2C1_SCLK_io : inout std_logic;
                      --HPS_I2C1_SDAT_io : inout std_logic;
--HPS_I2C2_SCLK_io : inout std_logic;
--HPS_I2C2_SDAT_io : inout std_logic;
160
161
162
163
164
                        -- Pushbutton
165
                       HPS KEY io : inout std logic;
166
167
                         -- LED
                       HPS LED io : inout std logic;
168
169
170
                         -- SD Card
                        --HPS_SD_CLK_o : out std_logic;

--HPS_SD_CMD_io : inout std_logic;

--HPS_SD_DATA_io : inout std_logic_vector(3 downto 0);
171
172
173
174
175
                         -- SPI
176
                       --HPS SPIM CLK o
                                                      : out std logic;
                       --HPS_SPIM_MISO_i : in std_logic;
--HPS_SPIM_MOSI_o : out std_logic;
--HPS_SPIM_SS_io : inout std_logic;
177
178
179
180
181
                         -- UART
                        --HPS_UART_RX_i : in std_logic;
--HPS_UART_TX_o : out std_logic;
182
183
184
185
                     -- USB
--HPS_CONV_USB_N_io : inout std_logic;
--HPS_USB_CLKOUT_i : in std_logic;
--HPS_USB_DATA_io : inout std_logic_vector(7 downto 0);
--HPS_USB_DIR_i : in std_logic;
--HPS_USB_NXT_i : in std_logic;
--HPS_USB_STP_o : out std_logic;
                       -- USB
186
187
188
189
190
191
192
193
                         -- LTC connector
194
                         -- HPS LTC GPIO io : inout std logic;
195
                         -- FAN
196
197
                         FAN CTRL o : out std logic
198
                         );
199
       end DE1 SoC top;
200
```

```
architecture top of DE1 SoC top is
201
202
203
          component qsys_system is
204
             port (
205
206
                 -- FPGA Side
207
208
                 -- Global signals
209
                                                : in std logic
210
                 clk clk
                                                                                       :=
                 'X';
                                 -- clk
211
212
                 _____
213
                 -- HPS Side
214
                  _____
215
                 -- DDR3 SDRAM
                                                         std logic vector (14 downto
216
                 memory mem a
                                                 : out
                                        -- mem a
                 0);
217
                 memory_mem ba
                                                 : out
                                                         std logic vector (2 downto
                 0);
                                        -- mem ba
218
                 memory mem ck
                                                 : out
                 std logic;
                                                                   -- mem ck
219
                 memory mem ck n
                                                 : out
                 std logic;
                                                                   -- mem ck n
220
                 memory mem cke
                                                 : out
                 std logic;
                                                                   -- mem cke
221
                 memory mem cs n
                                                 : out
                 std logic;
                                                                   -- mem cs n
222
                 memory mem ras n
                                                 : out
                 std logic;
                                                                   -- mem ras n
223
                 memory mem cas n
                                                 : out
                 std logic;
                                                                   -- mem cas n
224
                 memory mem we n
                                                 : out
                                                                   -- mem we n
                 std logic;
225
                 memory_mem_reset_n
                                                 : out
                 std logic;
                                                                   -- mem reset_n
                                                 : inout std logic vector(31 downto 0) :=
226
                 memory mem dq
                  (others => 'X'); -- mem dq
227
                 {\tt memory\_mem\_dqs}
                                                 : inout std logic vector(3 downto 0) :=
                 (others => 'X'); -- mem dqs
228
                 memory_mem_dqs_n
                                                 : inout std logic vector(3 downto 0) :=
                 (others => 'X'); -- mem dqs n
229
                 memory mem odt
                                                 : out
                 std logic;
                                                                   -- mem odt
230
                 memory mem dm
                                                 : out
                                                         std logic vector(3 downto
                                         -- mem dm
                 0);
231
                                                 : in
                                                         std logic
                 memory oct rzqin
                                                                                       :=
                                  -- oct rzqin
                 'X';
232
                                                                 std logic vector (31 downto
233
                     conduit_export_switch_i
                                                         : in
                     0) := (others => 'X'); -- switch i
234
                     conduit export key i
                                                         : in
                                                                 std logic vector (31 downto
                     0) := (others => 'X'); -- key i
235
236
                     conduit export leds o
                                                                 std logic vector (31 downto
                                                         : out
                     0);
                                            -- leds o
237
238
                     conduit export hex0 o
                                                         : out
                                                                 std logic vector(31 downto
                                            -- hex0 o
                     0);
239
                     conduit export hex1 o
                                                         : out
                                                                 std logic vector (31 downto
                                            -- hex1 o
                     0);
240
                     conduit export hex2 o
                                                         : out
                                                                 std logic vector (31 downto
                                            -- hex2_o
                     0);
241
                                                                 std logic vector (31 downto
                     conduit export hex3 o
                                                         : out
                                            -- hex3 o
242
                     conduit export hex4 o
                                                                 std logic vector(31 downto
                                                         : out
                                            -- hex4 o
243
                                                                 std logic vector (31 downto
                     conduit_export_hex5_o
                                                         : out
                                            -- hex5_o
                     0);
```

```
244
245
                   -- Pushbutton
246
                   hps io hps io gpio inst GPIO54 : inout std logic
                                                                                                 :=
                   'X'; -- hps io gpio inst GPIO54
247
248
                    -- LED
249
                   hps_io_hps_io_gpio_inst_GPIO53 : inout std_logic
                                                                                                 :=
                                    -- hps io gpio inst GPI053
250
251
           end component qsys system;
252
253
      begin
254
255
      ______
      -- HPS mapping
256
257
258
259
          System : component qsys system
260
          port map (
261
               -----
262
               -- FPGA Side
263
               _____
264
265
                   -- Global signals
                                        => CLOCK 50 i,
266
                   clk clk
267
268
                   ______
269
                   -- HPS Side
270
271
                   -- DDR3 SDRAM
                   memory_mem_a => HPS_DDR3_ADDR_o,
memory_mem_ba => HPS_DDR3_BA_o,
memory_mem_ck => HPS_DDR3_CK_P_o,
memory_mem_ck => HPS_DDR3_CK_N_o,
memory_mem_cke => HPS_DDR3_CK_O,
memory_mem_cs_n => HPS_DDR3_CS_N_o,
memory_mem_ras_n => HPS_DDR3_RAS_N_o,
memory_mem_wen => HPS_DDR3_RAS_N_o,
memory_mem_wen => HPS_DDR3_RESET_N_o
272
273
274
275
276
277
278
279
280
281
                   memory mem reset n => HPS DDR3 RESET N o,
                   282
283
                   memory_mem_dqs_n
memory_mem_odt => HPS_DDR3_DQS_N_io,
memory_mem_dm => HPS_DDR3_DDT_o,
memory_mem_dm => HPS_DDR3_DM_o,
284
285
286
                   memory_oct_rzqin => HPS_DDR3 RZQ i,
287
288
                                                                            => SW i , -- switch i
                   conduit export switch i (9 downto 0)
289
290
                   conduit_export_switch_i (31 downto 10)
                                                                                 => (others => '0'),
                                                                                 => KEY i,
291
                   conduit_export_key_i (3 downto 0)
                   key i
292
                                                                                 => (others => '0'),
                   conduit export key i (31 downto 4)
293
294
                   conduit export leds o (9 downto 0)
                                                                                 => LEDR o,
                   leds o
295
296
                   conduit export hex0 o (6 downto 0)
                                                                                 => HEX0 o,
                   hex0 o
297
                   conduit export hex1 o (6 downto 0)
                                                                                 => HEX1 o,
                   hex1 o
                   conduit_export hex2 o (6 downto 0)
298
                                                                                 => HEX2 o,
                   hex2 o
299
                   conduit export hex3 o (6 downto 0)
                                                                                 => HEX3 o,
                   hex3 o
300
                                                                                 => HEX4 o,
                   conduit export hex4 o (6 downto 0)
                                                                            => HEX5_o, -- hex5 o
301
                   conduit_export_hex5_o (6 downto 0)
302
```

303

```
2
                    * HEIG-VD
   3
                    * Haute Ecole d'Ingenerie et de Gestion du Canton de Vaud
   4
                    * School of Business and Engineering in Canton de Vaud
   5
                    * REDS Institute
   6
   7
                    * Reconfigurable Embedded Digital Systems
   8
                    *************************
  9
                                                                                      : labo5.c
                   * File
10
                                                                                                 : Spinelli Isaia
11
                    * Author
12
                                                                                                : 01.05.2020
                    * Date
13
14
                    * Context
                                                                    : SOCF tutorial lab
15
16
                    ******************
17
                    * Brief: Programme for labo 5 of SOCF, for DE1-SoC board
18
19
20
21
                   * Modifications :
                                                                                     Student Comments
22
                   * Ver Date
                 * 0.1 01.05.20 Isaia Spinelli : Modif pour la partie 1
* 1.1 03.05.20 Isaia Spinelli : Ajout de la partie 2
* 1.2 08.05.20 Isaia Spinelli : Test du paramètre edge des irq
23
24
25
26
27
28
                 #include "defines.h"
29
30
31
            /* Variable globales */
32
33 int irqKey2 = 0;
34 int irqKey3 = 0;
35
36
37
38
39
             int main(void){
40
                             // tableau de converssion 0 1 2 3 4 5 6 8 9 a b c d e f
41
                              char tab dec to hex 7 \sec [16] = \{0 \times 40, 0 \times F9, 0 \times 24, 0 \times 30, 0 \times 19, 0 \times 12, 0 \times 02, 0 \times F8, 0 \times 10, 0 \times 
                              0x00, 0x10, 0x08, 0x03, 0x27, 0x21, 0x06, 0x0e };
43
                              int led tmp,Seg tmp;
44
45
46
                              /*----*/
47
                             AXI HEX5 = 0 \times 40;
48
                             AXI_{HEX4} = 0xF9;
                             AXI_HEX3 = 0x24;
49
50
                             AXI HEX2 = 0 \times 30;
51
                             AXI HEX1 = 0 \times 19;
52
                             AXI HEX0 = 0 \times 02;
53
54
                             AXI LEDS = AXI SWITCHES;
55
56
                             unsigned int cst = AXI_REG_CONST;
                             AXI REG TEST = cst;
57
```

```
59
          // Masque le bouton key3 (pour tester le masquage des interruptions)
 60
          // AXI INT MASK = KEY3;
 61
 62
          // KEY 3 sur flanc montant
 63
          AXI INT EDGE = KEY3;
 64
 65
          disable A9 interrupts();
                                      // disable interrupts in the A9 processor
                                      // initialize the stack pointer for IRQ mode
 66
          set A9 IRQ stack();
 67
          config GIC();
                                      // configure the general interrupt controller
 68
                                      // configure KEYs to generate interrupts
          config KEYs();
 69
          enable A9 interrupts();
                                      // enable interrupts in the A9 processor
 70
 71
 72
 73
 74
          while (1) {
 75
              /* Appuie sur KEY 0*/
 76
              if ((AXI KEYS & KEYO) == 0) {
 77
                  // l'états des switches est copiés sur les LEDs.
 78
                  AXI LEDS = AXI SWITCHES;
 79
                   // Les afficheurs HEX5 à HEX0 affichent en hexadécimal les bits 23 à 0 de
                  la constante définie dans l'IP.
 80
                  AXI_HEX0 = tab_dec_to_hex_7seg[cst & 0xF];
                  AXI_HEX1 = tab_dec_to_hex_7seg[(cst>>4) & 0xF];
AXI_HEX2 = tab_dec_to_hex_7seg[(cst>>8) & 0xF];
 81
 82
 83
                  AXI_HEX3 = tab_dec_to_hex_7seg[(cst>>12) & 0xF];
 84
                  AXI_HEX4 = tab_dec_to_hex_7seg[(cst>>16) & 0xF];
 85
                  AXI HEX5 = tab dec to hex 7 seg[(cst) & 0xF];
 86
 87
 88
              /* Appuie sur KEY 1 */
 89
              } else if ((AXI KEYS & KEY1) == 0) {
 90
                   // l'états inverses des switches est copiés sur les LEDs.
 91
                  AXI LEDS = ~AXI SWITCHES;
 92
                   // Les afficheurs HEX5 à HEX0 affichent en hexadécimal l'inverse des bits
 93
                   23 à 0 de la
 94
                   // constante définie dans l'IP.
 95
                  AXI HEX0 = \simtab dec to hex 7seg[cst & 0xF];
 96
                  AXI HEX1 = \simtab dec_to_hex_7seg[(cst>>4) & 0xF];
 97
                  AXI HEX2 = \simtab dec to hex 7seg[(cst>>8) & 0xF];
 98
                  AXI HEX3 = \simtab dec to hex 7seg[(cst>>12) & 0xF];
 99
                   AXI_HEX4 = \simtab_dec_to_hex_7seg[(cst>>16) & 0xF];
100
                   AXI HEX5 = \simtab dec to hex 7seg[(cst>>20) & 0xF];
101
102
              // Si le bouton 2 est pressé (via une interruption)
103
              } else if (irqKey2) {
104
                   irqKey2 = 0;
105
106
                   /* l'affichage des LEDs et des afficheurs 7 segments subit unerotation à
                   droite */
107
                   led tmp = AXI LEDS & 0x1;
108
                  AXI LEDS = ((AXI LEDS & 0x3ff) >> 1) | (led tmp << 9);
109
110
                  Seg tmp = AXI HEX0;
111
                  AXI HEXO = AXI HEX1;
112
                  AXI HEX1 = AXI HEX2;
113
                  AXI HEX2 = AXI HEX3;
                  AXI HEX3 = AXI_HEX4;
114
                  AXI_HEX4 = AXI HEX5;
115
116
                  AXI HEX5 = Seg tmp;
117
118
119
              // Si le bouton 3 est pressé (via une interruption)
120
              } else if (irqKey3) {
121
                   irqKey3 = 0;
122
123
                   /* l'affichage des LEDs et des afficheurs 7 segments subit une rotation à
```

58

```
gauche */
124
                  led tmp = AXI LEDS & 0x200;
125
                  AXI LEDS = (AXI LEDS << 1) | (led tmp >> 9);
126
127
                  Seg tmp = AXI HEX5;
                  AXI\_HEX5 = AXI\_HEX4;
128
                  AXI HEX4 = AXI HEX3;
129
                  AXI HEX3 = AXI HEX2;
130
131
                  AXI HEX2 = AXI HEX1;
132
                  AXI HEX1 = AXI HEX0;
133
                  AXI HEX0 = Seg tmp;
134
135
              }
136
137
          }
138
139
      }
140
141
      /* Routine d'interruption */
142
     void pushbutton ISR(void){
143
          // Permet de tester le masquage
144
          // static int cpt int = 0;
145
146
          /* Lecture et acquitement des interruptions */
          int src_irq = AXI_INT_SRC;
147
148
          // Key2 pressé
149
150
          if (src_irq & KEY2) {
151
              irqKey2 = 1;
152
          }
153
154
          // Key3 pressé
          if (src irq & KEY3) {
155
156
              irqKey3 = 1;
157
          }
158
159
160
          // Tous les 3 interruptions de KEYO et KEYO, change le masque de key 2 et 3
161
162
          if (src irq & KEYO || src irq & KEY1) {
163
              cpt int++;
164
165
              if (cpt int % 3 == 0)
166
                  AXI INT MASK = AXI INT MASK ^ (KEY3 | KEY2);
167
          * /
168
169
170
     }
171
```

```
* HEIG-VD
 2
 3
      * Haute Ecole d'Ingenerie et de Gestion du Canton de Vaud
 4
      * School of Business and Engineering in Canton de Vaud
      * REDS Institute
 6
 7
      * Reconfigurable Embedded Digital Systems
 8
      ******************
 9
     * File
                         : defines.h
: Sébastien Masle
10
11
      * Author
12
                             : 16.02.2018
      * Date
13
14
      * Context
                    : SOCF class
15
16
      ***************************
17
      * Brief: some definitions
18
19
      * Modifications :
20
      * Ver Date Engineer Comments
21
     * 0.0 16.02.2018 SMS Initial version.

* 1.1 06.05.20 Isaia Spinelli : Refactor

* 1.2 08.05.20 Isaia Spinelli : Ajout du paramètre edge des irq
22
23
24
25
26
27
    #include "exceptions.h"
28
29
    // Déclaration de fonction
30
    void pushbutton ISR(void);
31
   // Defines
32
33
34 #define EDGE_TRIGGERED
35 #define LEVEL_SENSITIVE
                                         0x1
                                         0 \times 0
36 #define CPU0
37 #define ENABL
                                         0x01  // bit-mask; bit 0 represents cpu0
                ENABLE
                                          0x1
38
39 #define USER_MODE
40 #define FIQ_MODE
41 #define IRQ_MODE
42 #define SVC_MODE
                                        0b10000
0b10001
                                         0b10010
                                         0b10011
43 #define ABORT_MODE
44 #define UNDEF_MODE
45 #define SYS_MODE
                                         0b10111
                                         0b11011
                                         0b11111
46
47 #define INT_ENABLE
48 #define INT_DISABLE
                                         0b01000000
                                          0b11000000
49
   // Valeur des keys
50
   #define KEY0 0x01
51
52
   #define KEY1 0x02
#define KEY2 0x04
54 #define KEY3 0x08
55
56 // Typedef
57
    typedef volatile unsigned char vcint;
58
     typedef volatile unsigned short vsint;
     typedef volatile unsigned int vuint;
59
```

```
61
  // Adresses
 62
63
64
65
69
  #define AXI REG TEST
70
                  *(vuint *)(AXI LIGHT BASE ADDR + 0x4)
71
72
  #define AXI LEDS
                  *(vuint *)(AXI LIGHT BASE ADDR + 0x100)
73
74
  // Lecture de la source d'int. + acquitement
75
  76
77 // 0 = interruption non masquée (défaut)
78
  79 // 0 = interruption flanc descendant (défaut)
80
  #define AXI INT EDGE *(vuint *)(AXI LIGHT BASE ADDR + 0x20C)
81
82
                  *(vuint *)(AXI LIGHT BASE ADDR + 0x300)
83 #define AXI SWITCHES
84
                  *(vuint *)(AXI LIGHT BASE ADDR + 0x400)
85 #define AXI HEX0
91
```

```
/*********************************
2
    * HEIG-VD
3
    * Haute Ecole d'Ingenerie et de Gestion du Canton de Vaud
4
    * School of Business and Engineering in Canton de Vaud
5
    * REDS Institute
6
7
    * Reconfigurable Embedded Digital Systems
8
    **************************
9
    * File
                   exceptions.hIsaia Spinelli
10
    * Author
11
12
    * Date
                      : 06.05.2020
13
14
    * Context
               : SOCF class
15
16
    **************************
   * Modifications :
* Ver Date Engineer Comments
* 1.1 06.05.20 Isaia Spinelli : Refactor
17
18
19
20
21
22
void disable_A9_interrupts (void);
void set A9 IRQ stack (void);
void config GIC (void);
void config KEYs (void);
void enable_A9_interrupts (void);
28 void config interrupt (int, int);
```

```
2
    * HEIG-VD
3
    * Haute Ecole d'Ingenerie et de Gestion du Canton de Vaud
4
    * School of Business and Engineering in Canton de Vaud
    * REDS Institute
6
7
    * Reconfigurable Embedded Digital Systems
8
    ******************
9
    * File
                    : execptions.c: Sébastien Masle
10
11
    * Author
12
                      : 16.02.2018
    * Date
13
14
    * Context
                : SOCF class
15
16
    ******************
17
    * Brief: defines exception vectors for the A9 processor
      provides code that sets the IRQ mode stack, and that dis/enables interrupts
18
19
           provides code that initializes the generic interrupt controller
20
21
    ************************
22
    * Modifications :
    * Ver Date Engineer
23
                               Comments
    * 0.0 16.02.2018 SMS Initial version.
24
    * 1.0 13.03.2020 Spinelli Isaia
25
26
    ******************
27
28
    #include <stdint.h>
29
30
   #include "address map arm.h"
31
   #include "defines.h"
32
33
34
35
36
   // Référence : Exemple dans Using The ARM Generic
37
38
   // Define the IRQ exception handler
39
   void __attribute__ ((interrupt)) __cs3_isr_irq(void)
40
41
       ^{\star} Attention dans Qsys mettre sur flanc et non level !
42
43
       ********
44
       // Read CPU Interface registers to determine which peripheral has caused an
       interrupt
46
       int interrupt_ID =*((int*) 0xFFFEC10C);
47
48
       // Handle the interrupt if it comes from the KEYs
49
       if (interrupt_ID == 72) {
50
          pushbutton_ISR();
51
       } else {
52
                                   // if unexpected, then stay here
          while (1);
53
       }
54
55
       // Clear interrupt from the CPU Interface
       *((int*) 0xFFFEC110) = interrupt_ID;
56
57
58
       return;
```

```
59
      }
 60
 61
      // Define the remaining exception handlers
      void _attribute__ ((interrupt)) __cs3_reset (void)
 62
 63
 64
          while (1);
 65
      }
 66
 67
      void attribute ((interrupt)) cs3 isr undef (void)
 68
 69
          while (1);
 70
      }
 71
 72
      void __attribute__ ((interrupt)) __cs3_isr_swi (void)
 73
      {
 74
          while (1);
 75
      }
 76
 77
      void attribute ((interrupt)) cs3 isr pabort (void)
 78
      {
 79
          while (1);
 80
      }
 81
 82
      void __attribute__ ((interrupt)) __cs3_isr_dabort (void)
 83
 84
          while(1);
 85
      }
 86
 87
      void __attribute__ ((interrupt)) __cs3_isr_fiq (void)
 88
 89
          while (1);
 90
      }
 91
 92
 93
      * Initialize the banked stack pointer register for IRQ mode
      */
 94
 95
      void set A9 IRQ stack(void)
 96
      {
 97
          uint32 t stack, mode;
 98
          stack = A9 ONCHIP END - 7;
                                        // top of A9 onchip memory, aligned to 8 bytes
 99
          /* change processor to IRQ mode with interrupts disabled */
100
          mode = INT DISABLE | IRQ MODE;
101
          asm("msr cpsr, %[ps]" : : [ps] "r" (mode));
          /* set banked stack pointer */
102
103
          asm("mov sp, %[ps]" : : [ps] "r" (stack));
104
105
          /* go back to SVC mode before executing subroutine return! */
106
          mode = INT DISABLE | SVC MODE;
107
          asm("msr cpsr, %[ps]" : : [ps] "r" (mode));
108
      }
109
110
      * Turn on interrupts in the ARM processor
111
112
      * /
113
      void enable A9 interrupts(void)
114
115
          uint32 t status = SVC MODE | INT ENABLE;
116
          asm("msr cpsr, %[ps]":: [ps]"r"(status));
117
118
119
      /** Turn off interrupts in the ARM processor*/
120
      void disable A9 interrupts(void) {
121
          int status = 0b11010011;
122
          asm("msr cpsr, %[ps]" : : [ps]"r"(status));
123
124
125
      void config_GIC (void) {
126
           // configure the FPGA KEYs interrupt (72)
127
          config interrupt (72, 1);
```

```
128
129
          // Set Interrupt Priority Mask Register (ICCPMR). Enable all priorities
130
         *((int*) OxFFFEC104) = OxFFFF;
131
132
          // Set the enable in the CPU Interface Control Register (ICCICR)
133
          *((int*) 0xFFFEC100) = 1;
134
135
          // Set the enable in the Distributor Control Register (ICDDCR)
136
          *((int*) 0xFFFED000) = 1;
137
138
139
     void config KEYs (void) {
140
          volatile int*KEY ptr = (int*) 0xFF200050; // KEY base address
141
142
          *(KEY ptr + 2) = 0xF; // enable interrupts for all four KEYs
143
144
     - }
145
146
    void config interrupt (int N, int CPU target) {
147
         int reg offset, index, value, address;
148
149
          /*Configure the Interrupt Set-Enable Registers (ICDISERn).
150
          *reg offset = (integer div(N / 32)*4; value = 1 << (N mod 32)*/
151
152
          reg offset = (N >> 3) & OxFFFFFFFC;
153
          index = N & 0x1F;
154
         value = 0x1 << index;
155
         address = 0xFFFED100 + reg offset;
156
157
          /*Using the address and value, set the appropriate bit*/
158
         *(int*)address |= value;
159
160
          /*Configure the Interrupt Processor Targets Register (ICDIPTRn)
161
          * reg offset = integer div(N / 4)*4; index = N mod 4*/
162
          reg offset = (N & 0xFFFFFFFC);
          index = N & 0x3;
163
164
          address = 0xFFFED800 + reg offset + index;
165
166
          /*Using the address and value, write to (only) the appropriate byte*/
167
          *(char*)address = (char) CPU target;
168
     }
169
```

```
/***********************************
2
    * HEIG-VD
3
    * Haute Ecole d'Ingenerie et de Gestion du Canton de Vaud
4
    * School of Business and Engineering in Canton de Vaud
5
    * REDS Institute
6
7
    * Reconfigurable Embedded Digital Systems
8
    **************************
9
    * File
                    : address_map_arm.h
: Sébastien Masle
10
    * Author
11
12
    * Date
                      : 16.02.2018
13
14
    * Context
                : SOCF class
15
16
    **************************
17
    * Brief: provides address values that exist in the system
18
19
    * Modifications :
20
    * Ver Date Engineer Comments

* 0.0 16.02.2018 SMS Initial version.
21
22
23
   *****************************
24
25
                                    "DE1-SoC"
26 #define BOARD
27
  /* Memory */
#define DDR_BASE
28
29
                                    0x00000000
30 #define DDR END
                                    0x3FFFFFFF
31 #define A9 ONCHIP BASE
                                   0xFFFF0000
32 #define A9 ONCHIP END
                                   0xffffffff
33 #define SDRAM BASE
                                   0xC0000000
34 #define SDRAM END
                                   0xC3FFFFFF
35 #define FPGA ONCHIP BASE
                                   0xC8000000
36 #define FPGA ONCHIP END
                                   0xC803FFFF
37 #define FPGA CHAR BASE
                                   0xC9000000
38 #define FPGA CHAR END
                                   0xC9001FFF
39
```