

INTERRUPCIÓN

00h	*Direc. Indirecto	*Direc. Indirecto	80h
01h	TMRO	OPTION	81h
02h	PCL	PCL	82h
03h	STATUS	STATUS	83h
04h	FSR	FSR	84h
05h	PORTA	TRISA	85h
06h	PORTB	TRISB	86h
07h			87h
08h	EEDATA	EECON1	88h
09h	EEADR	EECON2	89h
0Ah	PCLATH	PCLATH	8Ah
0Bh	INTCON	INTCON	8Bh
0Ch	68 Registros de propósito general	Mapeado en página 0	8Ch
4Fh			CFh
S0h			D0h
7Fh			FFh
	Página 0	Página 1	

* No es un registro físico

■ Posiciones no implementadas

Registro OPTION (80h)

El registro OPTION (o registro de opciones) se emplea para programar las opciones del temporizador TMR0, el tipo de flanco con el que se detecta una interrupción y la activación de las resistencias de polarización del puerto B. Ocupa la posición 81h de la página 1 del banco de registros. Debe escribirse usando la instrucción especial OPTION. Esta instrucción carga el contenido de W en el registro OPTION



Registro: OPTION

RBP $\overline{\text{U}}$	INTEDG	GRTS	RTE	PSA	PS2	PS1	PS0
bit 7							bit 0

Bit 7, /RBP $\overline{\text{U}}$ (RB Pull Up). Conexión de las resistencias de polarización del Puerto B. Se conectan todas cuando el puerto B actúa como entrada.

1: Todas las resistencias son desconectadas.

0: Las resistencias se activan de forma individual.

Bit 6, INTDEG (INTerrupt EDGe). Selecciona el tipo de flanco para la interrupción externa. Este bit indica el tipo de flanco de la señal externa que ha de provocar una interrupción en la patilla RB0/INT.

1: La interrupción es producida por el flanco ascendente o de subida.

0: La interrupción es producida por el flanco descendente o de bajada.

Bit 5, T0CS (Timer 0 Signal Source). Selección de la fuente de reloj para el TMR0.

1: TMR0 se usa en modo contador de los pulsos introducidos a través de RA4/T0CKI

0: TMR0 se usa en modo temporizador haciendo uso de los pulsos de reloj internos ($F_{osc}/4$).

Bit 4, T0SE (Timer 0 Signal Edge). Tipo de flanco activo de T0CKI (patilla RA4/T0CKI).

1 = El TMR0 se incrementa con el flanco descendente de la señal aplicada a RA4/T0CKI.

0 = El TMR0 se incrementa con el flanco ascendente.



Bit 3, PSA (PreScaler Assignment). Se usa para la asignación del divisor de frecuencias o Prescaler.

1 = El divisor de frecuencia se asigna al WDT.

0 = El divisor de frecuencia se asigna a TMR0.

Bits 0, 1 y 2, PS0, PS1 y PS2 (Prescaler Rate Select Bits). Configura la tasa del valor del divisor de frecuencia o prescaler. Difiere dependiendo que se haya asignado al TMR0 o al WDT.

PS2	PS1	PS0	Divisor TMR0	Divisor WDT
0	0	0	1:2	1:1
0	0	1	1:4	1:2
0	1	0	1:8	1:4
0	1	1	1:16	1:8
1	0	0	1:32	1:16
1	0	1	1:64	1:32
1	1	0	1:128	1:64
1	1	1	1:256	1:128

Registro INTCON (0Bh y 8Bh)

Contiene los bits de selección de fuentes de interrupción, el bit de activación global de interrupciones y varios flags que indican la causa de una interrupción. Sirve para el control global de las interrupciones y para indicar la procedencia de algunas de ellas, gracias a los bits de estado.

Recuerde: se dispone de cuatro potenciales recursos de interrupción:

Una fuente externa a través del pin RB0/INT.

El desbordamiento del temporizador 0 (TMR0).

Un cambio de estado en los pines RB4 a RB7.

Programación de la EEPROM de datos.

Registro: INTCON

GIE	EEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF
------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------

bit 7

bit 0

Dirección: 0Bh

Bit 7, GIE: Habilitación global de interrupciones (Global Interrupt Enable).

- 1: Concede el permiso de interrupciones.
- 0: Cancela el permiso de las interrupciones.

Bit 6, EEIE: Habilitación de las Interrupciones de la memoria EEPROM.

- 1: Permite que se produzcan interrupciones debidas al fin de escritura de la EEPROM, etc.
- 0: Este tipo de interrupciones estarán inhibidas.

Bit 5, TOIE: Habilitación de la interrupción del temporizador por desbordamiento (Timer 0 Interrupt Enable).

- 1: Autoriza las interrupciones debidas al desbordamiento del temporizador.
- 0: Interrupción del temporizador deshabilita de manera que cuando se produzca el flag correspondiente permanecerá inactivo.

Bit 4, INTE: Habilitación de la entrada de interrupción externa (Interrupt Enable) por patilla RB0/INT.

- 1: Autoriza las interrupciones provocadas RB0/INT del puerto B.
- 0: Interrupción externa deshabilita de manera que cuando se produzca una interrupción externa el flag correspondiente permanecerá inactivo.

Registro: INTCON

GIE	EEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF
------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------

bit 7

bit 0

Dirección:

0Bh

Bit 3, RBIE: Habilitación de las interrupciones del puerto B (RB Interrupt Enable).

1: Autoriza las interrupciones provocadas por un cambio de estado de las líneas RB4 a RB7 del puerto B.

0: Interrupción del puerto B deshabilitada.

Bit 2 (flag), TOIF: Bit de interrupción de desbordamiento del TMR0.

1: El TMR0 ha rebosado. Se borra por software.

0: El TMR0 no ha rebosado.

Bit 1 (flag), INTF: Bit de interrupción de la Entrada de Interrupción INT (patilla RB0/INT).

1: La entrada de interrupción se ha activado (patilla RBO/INT del puerto B). Se borra por software.

0: No hay interrupción externa.

Bit 0 (flag), RBIF: Bit de interrupción del puerto B.

1: Cambio de estado en una de las líneas de RB4 a RB7 del puerto B. Se borra por software.

0: Ninguna línea de RB4 a RB7 del puerto B ha cambiado.