統合までの道のり

Noritsuna Imamura noritsuna@ishi-kai.org

各ブロックの疑問点

目的

来週の各ブロック 完成に向けて、 必要な情報を得る こと



全体

- チリチームからの依頼
 - 分配されたクロック用にクロックバッファーが必要
 - ・電源についてはVSS はチップ全体で共通、電源は各国ごとに独立させる

電源

- どのように作るのか?
 - 森さんのPLLから持ってくればよい?

クロックバッファー

- どのように作るのか?
 - 森さんのPLLから持ってくればよい?

CDAC

- MIMにかかる電圧値
- MIMに必要な電流値

コンパレータ

- Vrefなどの電圧値
 - Vref以外の電圧は必要?
 - 必要ならだれが作る?
- クロックバッファーは必要か?

スイッチ

• どのように組み込むのか?


スケジュール


- 本日
 - 足りないものチェック
- 8日の週
 - ひたすら作る
- 13~14日
 - 各ブロック統合
- 15日の週
 - 統合シミュレーションへの道のり
- 19日
 - テープアウト



統合への道

パッド情報





• https://github.com/akiles-esta-usado/DC23-LTC2/tree/add-ic-makefile/padframe

シミュレーション

シミュレーション時の指定ポイント

- 1, -40°C ff, 3.6V
- 2, 27°C, typical, 3.3V
- 3, 125°C, ss, 3.0V


PLLのシミュレーション





PLLのすべてを統合した シミュレーション(提出状態)

一発、数時間単位・・・



PLLの電源など 全部入り回路

- これを我々も統合の時に作らないといけない可能 性がある
 - 森えも~ん、助けて~~~



備考: GF180 PDKのバグ

- Pcellが無改造で動かない(これはバグではなく、GDSFactoryの仕様変更によるもの)
- nwellとdnwellが重なった領域で導通していると認識されない
- dnwellが無い状態でpwellを敷いた時、pwellとp-サブストレートが導通していると認識されない
- metal3以降のラベルの存在を検知できない
- DNW付PFETがよくわからない