


ISHI会版OpenMPW OpenSUSI-TR10-1を使ってみた！

maehashi



載せた回路

- Open Source Silicon Magazine Vol.2

に載っている参照電流(圧)源回路 2種類

- 図3.17の回路 をチューニングしたもの
- 図3.15の回路 をチューニングしたもの

bgr_a

bgr_b

- 電流/電圧をチップ外へ出力するための補助回路

- カレントミラー回路
- 電圧セクタ回路
- バッファ回路

ibuf

sel

psf




この発表で話す内容


- 回路について OSSM vol.2 見てね！
- レイアウトについて 指針とかフロアプランとか話します
- チューニングについて PVTばらつきを考慮しています

https://github.com/ishi-kai/ISHI-KAI_Multiple_Projects_OpenMPW_OpenSUSI-TR10-1/tree/main/member_project/BGR/Maehashi

TopセルのSchematic




TopセルのLayout




bgr_a

- Schematic (ダミー素子含む)




- Layout




bgr_a

- Schematic (ダミー素子含む)




- Layout




bgr_b

- Schematic (ダミー素子含む)




- Layout




bgr_b

- Schematic (ダミー素子含む)




- **Layout**




ibuf

- Schematic (ダミー素子含む)




- Layout




sel

- Schematic (ダミー素子含む)




- Layout




psf

- Schematic (ダミー素子含む)





- Layout



bgr_a

Teshbench: tb_bgr_a.sch






- DC Analysis



bgr_a

Teshbench: tb_bgr_a.sch



- Tran. Analysis (Startup)



bgr_b

Teshbench: tb_bgr_b.sch



- DC Analysis @ Vout



bgr_b

Teshbench: tb_bgr_b.sch






- DC Analysis @ Iout



bgr_b

Teshbench: tb_bgr_b.sch

- Tran. Analysis (Startup)



感想など

- レイアウト設計の経験があるプロセス → STI & CMP & シリサイド プロセスのみ
 - LOCOS(ですよね?)プロセス初めて
 - あんまり違和感なかったかも
 - CMPが無い(と想像している)プロセス初めて
 - CNT, VIA まわりのルールに結構苦戦(最初は何も考えず縦積みしていてDRC壊滅的だった)
 - シリサイドでは無い(と推測されている方がいた)プロセス初めて
 - WellCNT/SubCNTの個数とか、ゲートPOL配線とか、結構心配
(まあ、高速動作を求める回路じゃないし大丈夫やろ…と思うことにしている)
- ダイオードに関して、PDK整備チームの方々とコミュニケーションを取りながら検証を進めた
 - 迅速にご対応いただき、ありがとうございました

総じて、いい経験ができました！納品が楽しみです！