

もくじ:トランジスタ編

- トランジスタの素性編
 - トランジスタの素性を調べる
 - 飽和領域
 - 短チャネル効果
 - オーバードライブ電圧
 - 実測

もくじ:電流源編

- 電流源編
 - Ibias (バイアス電流)
 - 電流源
 - カレントミラー
 - カスコード接続

もくじ: OPAMP編

- 差動増幅段
- ・ソース接地増幅段
- 位相補償
- バイアスレプリカ


もくじ:レイアウト編


- schematic to placeレイアウト
- Cell (セル) 単位でのレイアウト
- VDD/VSSセル
- ダミーポリシリコン
- コモンセントロイド
- ガードリング
- ダブルVIA/コンタクト
- ESD

OPAMPの構造


- 差動増幅+ソース接地
 - Nifty-Fifty
 - 2つのFETの組み合わせで 回路ができているという 論文

Fifty Nifty Variations of Two-Transistor Circuits





https://www.researchgate.net/publication/354364068_Fifty_Nifty_Variations_of_Two-Transistor_Circuits_A_tribute_to_the_versatility_of_MOSFETs



OPAMPのサンプル

https://github.com/ishi-kai/openmpw-transistor-level-examples/tree/main/OR1/PTC06

• 2段增幅回路

- 差動増幅回路
- ソース接地増幅回路
- 位相保証回路
- バイアスレプリカ回路
- 電流源

トランジスタの素性編

トランジスタの 素性を調べる

- アナログ回路設計で重要なのは
 - ドレイン電流 Id
 - しきい値電圧 Vth
 - 相互コンダクタンス gm
 - 出力抵抗 Rds (1/gds)

トランジスタとは?

- デジタル的には
 - ゲート電圧でONしたりOFFしたりするスイッチ
 - ONのときに抵抗が小さい = たくさん電流が流せる
 - OFFのときにちゃんとOFFする
- アナログ的には
 - ゲート電圧で電流が変わる電圧制御電流源
 - 電圧 → 電流 → 電圧の変換で振幅を上げる (増幅)
 - 変換の倍率が高いほどよい
 - 理想電流源に近い = 内部抵抗が大きいほどよい

飽和領域


Vgs-ldカーブ


- 詳しくは下記を参照のこと!
 - https://github.com/3zki/lsi1_analog1/blob/main/analog_tutorial_jp.pdf

飽和領域&Vds-Idカーブ


ldと**Vds**が比例関係 = 抵抗として動作 線形領域

- $|Vds| \ge |Vgs| Vth$ かつ $|Vgs| Vth \ge 0$
 - トランジスタが十分な電圧利得を発揮するため に重要な動作領域






A > 1 の線を引くと 出力が 0以下 and/or V_{DD} 以上 になってしまう (普通は無理)



どこかで曲げて<u>部分的に</u> 傾き>1を作るしかない

→非線形素子が必要

バイアス電圧 V₀ は適切な (<u>線形に増幅できる</u>) ところにあるとまじめに非線形性を考えなくてもいいのでは?



正弦波にとっては (傾きが同じの) 線形回路と見ても同じこ


土谷先生の資料より


飽和領域

• 非線形デバイスで線形デバイスとして利用できる部分

相互コンダクタンス:gm[S] とVgs-ldカーブ

- 電圧電流特性を線形近似する際に用いられる 最重要パラメータ
 - 電圧利得
 - ノイズ特性
 - 周波数特性
 - Ron(オン抵抗)
 - スイッチングデバイス=デジタルデバイスと して使用されるトランジスタが「オン」状態、 つまり電流を流しているときに示す抵抗値
 - https://github.com/3zki/lsi1_analog1/blob/m ain/analog_tutorial_jp.pdf





出力抵抗


• Rds=
$$\frac{\partial Vout}{\partial Iout}$$

- ・「飽和領域」で動作しているときに示す抵抗値(≒内部抵抗)
 - 電流源としてどれだけ理想に近いかを示す指標
 - 理想的な電流源の内部抵抗は無限大

短チャネル効果

短チャネル効果

- ソースとドレイン間の距離(チャネル長)が短くなることで発生
 - 事象
 - しきい値電圧 (Vth) の低下 (Vthロールオフ) など
 - 要は「想定の電流値ではなくなる(ずれる)」!!!



短チャネル効果

- OR1の状況
 - 1umなので起きないと思いきや、起きるので注意!!!
 - 4umでも起きているので注意

オーバードライブ電圧

オーバードライブ電圧: Vov

- ・ゲート-ソース間電圧 Vgs がしきい値電圧 Vth をどれだけ上回っているかを示す電圧差
 - Vov=|Vgs|-Vth
 - Vov ≥ 0 かつ |Vds| ≥ Vov が「飽和領域」
- 電流駆動能力に影響
 - $Id = \frac{1}{2} \mu Cox(\frac{W}{L})(V_{OV})^2$

μCox

- μ (ミュー): キャリア移動度(Mobility) [cm2/V·s]
 - 半導体材料中を電荷キャリア(電子または正孔)がどれだけ容易に移動できる かを示す量
- Cox (シーオックス): 単位面積あたりのゲート酸化膜容量(Gate Oxide Capacitance per unit area) [F/cm2]
 - ゲート電極、ゲート絶縁膜、半導体基板の3層構造で形成されるMOSキャパシ タの単位面積あたりの容量
- PDKにより提供され、gmが電圧に依存するので、電圧に依存しない定数= μ Cox (W/L)にするために利用する
 - https://github.com/3zki/lsi1_analog1/blob/main/analog_tutorial_jp.pdf

OP解析からVgs-Idsカーブを求める

NMOS Vds=1.8V, Vgs=1.7V, W/L=50u/50u




飽和領域における $g_m = \frac{W}{L} \mu_n C_{ox} (V_{GS} - V_{th})$ より、

$$\frac{W}{L}\mu_n C_{ox} = \frac{g_m}{V_{GS} - V_{th}} = \frac{0.000239084}{\textbf{1.7} - 0.522749} = 0.000203087$$

上の値を $I_{DS} = \frac{W}{L} \mu_n C_{OX} \left[\frac{1}{2} (V_{GS} - V_{th})^2 \right]$ に代入して求める。

二次関数カーブでそれなりに近似可能→



参考: $\mu C_{ox} \& V_{th}$ について

• μC_{ox} はSPICEモデルの定数からでも計算可能

トランジスタサイズ別に複数のモデルが収録 ここでは#0のモデルを使用 \${PDK}/libs.ref/sky130_fd_pr/spice/ sky130_fd_pr__pfet_01v8.pm3.spice sky130_fd_pr__nfet_01v8.pm3.spice

• $\varepsilon_0 = 8.854 \times 10^{-12}$ [F/m] (electric constant)

Variables in formula	Variables in SPICE	nfet_01v8.0	pfet_01v8.0
μ	u0 [m²/Vs]	0.030197	0.0025134
$arepsilon_r$	epsrox	3.9	3.9
t_{ox}	tox [m]	4.148×10^{-9}	4.23×10^{-9}
V_{th}	vth0 [V]	0.5190093	-1.05955351
£0.£	$8.854 \times 10^{-12} \times 3.9$		

$$C_{ox,n} = \frac{\varepsilon_0 \varepsilon_r}{t_{ox}} = \frac{8.854 \times 10^{-12} \times 3.9}{4.148 \times 10^{-9}} = 8.325 \times 10^{-3} \text{ F/m} = 8.325 \text{ fF/}\mu\text{m}^2$$

$$\mu_n C_{ox} = 0.030197 \text{ m}^2/\text{Vs} \times 8.325 \text{ fF}/\mu\text{m}^2$$


= 251.4 $\mu\text{A/V}^2$

$$\mu_p C_{ox} = 0.0025134 \text{ m}^2/\text{Vs} \times 8.163 \text{ fF/}\mu\text{m}^2$$

= 20.52 $\mu\text{A/V}^2$


Mizuki Mori 2025/6/7 48 SKY130 Mizuki Mori 2025/6/7 31

実測





対象

- pMOS,nMOS
 - チャネル長 L を最小の 1 um、MOSのサイズはW/L=10
 - https://github.com/ishi-kai/openmpw-transistor-level-examples/tree/main/OR1/PTC06













nMOS Id Vgs
















nMOS Id/Vds






L=1μm	nMOS	pMOS
Vth	836mV	1.3V
ld	5.2uA	1.8uA
gm	67.4uS	17.8uS
rds	4.8ΜΩ	13.0ΜΩ
gm*rds(Intrinsic gain)	323.52	231.4

L=2μm	nMOS	pMOS
Vth	786mV	1.4V
ld	8.6uA	0.78uA
gm	96.4uS	8.3uS
rds	4.8ΜΩ	55.0ΜΩ
gm*rds(Intrinsic gain)	462.72	456.5

結果

電流源編


よくある2段差動増幅OPAMP



Ibias(バイアス電流)

Ibias(バイアス電流)


- Ibiasが回路の設計目標を達成するための鍵!
 - デバイスの性能を決定し、安定した動作を保証するための要素
 - ゲイン
 - 帯域幅
 - ノイズ
 - 歪み
 - 消費電力
- 役割
 - 線形領域の中央付近に動作点を置き、入力信号が印加された際に素子が飽和したりカットオフしたりせず、安定して信号を増幅できるようにする





基本電流源

基本電流源

- $\bullet I = V/R$
 - OPAMP設計に合わせて
 - チャネル長 L = 2um
 - W/L = 10
 - 参照電流 (i1) = 5 uA となるように調整







出力結果


• 問題点


- 電源電圧に比例して、変動してしまう
 - これは当たり前
- 温度変化にも弱い:2倍も変動する
 - これがマズイ


Vth-referenced 自己バイアス電流源

Vth-referenced 自己 バイアス電流源

- OPAMP用のため約50uAで設計
 - 10uAでない理由はカレントミラー参照
 - OPAMPは約10uAで設計されている
- 動作原理
 - M1・M2に流れるドレイン電流がトランジスタのしきい値電圧によって $\frac{Vth}{R}$ となる
 - M3 と M4 のつなぎ方がカレントミラー
 - M1 と M2 のつなぎ方がカレントミラー改







出力結果


- 電源電圧に対して、変動は0.5%以下
- 温度変動に対して、変動は約10%
 - Vthを参照しているため温度によるVthの変動が影響するため

カレントミラー

カレントミラー

- 役割 機能
 - その名の通り、ある基準となる電流 (参照電流)を「鏡(ミラー)」の ように複製し、別の回路ブロックに 供給する役割
 - 回路内の複数の箇所に正確で安定した電流を供給する


カレントミラー



参照電流

動作內容


- マスター側(XM3)のMOSFETは、ゲートと ドレインを接続してダイオード接続とする
 - ドレイン電流によってゲート-ソース間 電圧が決定される
- スレーブ側(XM2)のMOSFETのゲートは、 マスター側のゲートに接続する
 - 両方のMOSFETが同じ特性を持ち、飽和領域で動作している場合、マスター側のゲート-ソース間電圧がスレーブ側にも印加されるため、スレーブ側のドレイン電流はマスター側の参照電流とほぼ同じになる
 - W/L比を変更することで、参照電流のn倍や1/n倍の電流を生成することも可能



数式

- M3とM2が同一の場合、V_{GS3}=V_{GS2}
 - $I_{\text{ref}} = \frac{1}{2} \mu \operatorname{Cox}(\frac{W}{L})_3 (V_{\text{GS}} V_{\text{th}})^2$
 - $I_{\text{out}} = \frac{1}{2} \mu \operatorname{Cox}(\frac{W}{L})_2 (V_{\text{GS}} V_{\text{th}})^2$
- 式を変形して
 - $I_{\text{out}} = I_{\text{ref}} \times \left(\frac{W}{L}\right)_2 / \left(\frac{W}{L}\right)_3$
- $\left(\frac{W}{L}\right)_2 = \left(\frac{W}{L}\right)_3$ の場合
 - $I_{out} = I_{ref}$

カレントミラー



参照電流

カスコード接続


カスコード接続

• 構成

2つのトランジスタを直列に接続し、単一 のトランジスタでは実現が難しい優れた 性能を得るための回路

原理

- M2がM1に対して「**電圧スタビライザ**」 および「電流ブースター」として機能
 - M1(下段、コモンソース)
 - 役割: 入力電圧(Vin)を電流変化に変換する。基本的な増幅動作 の起点。
 - M2(上段、コモンゲート)
 - ゲート: 固定バイアス電圧(Vb) M2の動作点を決める
 - 役割: M1のドレイン電圧を安定させる




出典:アナログCMOS集積回路の設計・基礎編

利点:短チャネル効果の改善

• 原理

• 下段トランジスタのドレイン電圧が ほぼ一定に保たれることを利用



利点:ミラー効果の改善

• 原理

• 下段トランジスタのドレイン電圧が上段 トランジスタによってほぼ一定に保たれ るため、下段トランジスタのドレイン電 圧の変動が非常に小さくなる

これが小さくなる

- I_{Cgd}=Cgd(Vgs-Vds)
- これにより、下段トランジスタのCgd(またはCcb)を介して入力に帰還する電流が大幅に抑制され、ミラー効果が低減される
 - ちなみに、Miller Effect、鏡のmirrorではなく、 人名




図2.30 MOS 容量.





図2.31 (a) MOS デバイス容量, (b) S/D 接合容量を底面と側壁の二つの成分に分解

出典:アナログCMOS集積回路の設計・基礎編

ミラー効果 (Miller effect)

入力端子と出力端子の間をつなぐキャパシタンスはどう見えるか




 $v_{\text{out}} = -Av_{\text{in}}$ だから,入力が ΔV 上がると出力は $A\Delta V$ 下がる C の端子間電圧は $(1+A)\Delta V$ 変化する

入力端子から C に流れ込む電荷量 $\Delta Q = C \times (1 + A)\Delta V$

 $\Delta Q = (1+A)C \times \Delta V$:大きさ (1+A)C の対地容量と同じ

ミラー効果 (Miller effect)



利得 -A の増幅器の入出力をつなぐ容量は, (1+A)倍の対地容量に近似できる

例) -A = 1 (入力と出力が常に同電位) であれば 容量 C は存在しないのと同じ $\equiv (1 + A) = 0$

Pch MOSFET 入力差動対 Nch MOSFET 入力差動対 加算アンプ (フォールテッド カスコード)

応用: Rail2Rail

- 構成
 - コンプリメンタリ差動対
 - フォールデッドカスコード
 - プッシュプル構成
- 内容
 - VDD-VSSまでフルレンジで出力させる
- 構造
 - 差動対をpMOS,nMOS構造にする
 - カレントミラーをカスコード接続 する

出典:https://toshiba.semicon-storage.com/jp/semiconductor/knowledge/faq/linear_opamp/what-does-rail-to-rail-mean.html

OPAMP編

差動增幅段

ソース接地増幅段

位相補償

バイアスレプリカ

レイアウト編