


半導体で 音を鳴らしてみよう! (OpenSUSI-TR10)

ISHI会

<https://ishi-kai.org/>

Mail: info@ishi-kai.org



このOPAMPを
自分で作ったものにする！

本日のターゲット

- 電子工作系YouTuberのイチケンさんも体験された半導体OPAMPを追体験する！
 - ヘッドホンくらいなら直接駆動できるOPAMP

もくじ

- OPAMPとは？
- 半導体OPAMP設計の詳細
- 作成物一覧
- 基本知識
- レイアウトテクニック
- レイアウトテクニック実践編

WHAT IS AN OP-AMP

オペアンプとは


2つの入力の電圧差を、非常に大きな倍率で増幅して出力する電子部品。抵抗などを外付けするだけで、さまざまな信号処理回路を組める“万能アンプ”です。

1 信号を増幅する 小さなセンサ信号を大きく

2 演算する 加算・減算・積分など“演算”が名前の由来

3 回路をつなぐ 高入力・低出力で段間のバッファに最適

回路記号



$$V_{out} = A \times (V_+ - V_-)$$

HOW IT WORKS

基本原理：理想特性と仮想短絡

理想オペアンプの3つの前提

増幅率 $A \doteq$ 無限大

わずかな入力差でも大きく出力


入力インピーダンス $\doteq \infty$

入力にほとんど電流が流れ込まない

出力インピーダンス $\doteq 0$

負荷によらず安定した出力

仮想短絡（バーチャルショート）



$$V_- \doteq V_+$$


負帰還のかかった回路では2つの入力電圧がほぼ等しくなり、回路計算はこの一点から解ける。

BUILDING BLOCKS

代表回路：反転増幅と非反転増幅

反転増幅回路


入力と逆位相で増幅



$$\text{増幅率} = - R_f / R_{in}$$

非反転増幅回路

入力と同位相で増幅



$$\text{増幅率} = 1 + R_f / R_g$$

APPLICATIONS

利用例：身近な回路での活躍



センサー信号の増幅

温度・光・圧力センサの微弱な出力を計測できる大きさまで増幅。


代表例 計装アンプ (AD620 / INA333)



スピーカーの駆動

音声信号を増幅してスピーカーを駆動。バッファやパワー段として活躍。


代表例 パワーアンプIC (LM386 など)



アクティブフィルタ

抵抗とコンデンサでノイズ除去や周波数選択などの信号処理を行う。

代表例 サレンキー型 (TL072 / NE5532)



コンパレータ（電圧比較）

2つの電圧を比べ、しきい値でON/OFFを判定。スイッチ回路などに。

代表例 コンパレータIC (LM393 / LM339)

SUMMARY

まとめ

1

オペアンプ = 差を増幅する部品

2入力の電圧差を大きな倍率で増幅する演算増幅器。

2

理想特性で考える

増幅率 ∞ ・入力 ∞ ・出力0 と割り切ると理解が一気に進む。

3

カギは仮想短絡

負帰還下では $V_- \doteq V_+$ 。ここから回路の増幅率が導ける。



4

外付け抵抗で役割が決まる


反転は $-R_f/R_{in}$ 、非反転は $1+R_f/R_g$ 。抵抗比で増幅率を設計。

次のステップ：ボルテージフォロワ、加算・積分回路へ進むと応用が広がります。


入力端子の「電位差0, 電流0 (仮想短絡)」と
出力端子の「電位差任意, 電流任意」は
電圧源・電流源では再現できない **特殊な状態**



	電位差	電流	
電圧源	固定	任意	
電流源	任意	固定	
短絡	0	任意	電圧0の電圧源
開放	任意	0	電流0の電流源
ナレータ	0	0	仮想短絡
ノレータ	任意	任意	




$$\begin{cases} i_1 + i_2 = 0 \\ v_x = v_1 - Z_1 i_1 = v_2 - Z_2 i_2 \end{cases} \Rightarrow v_x = \frac{Z_2}{Z_1 + Z_2} v_1 + \frac{Z_1}{Z_1 + Z_2} v_2$$



$$\begin{cases} i_1 + i_2 + i_3 = 0 \Rightarrow i_1 + i_2 = 0 \\ v_x = v_3 \end{cases}$$


ナレータ:
電流に影響せずにノードの電圧を指定できる



$$\begin{cases} i_1 + i_2 + i_3 = 0 : i_3 \text{ が任意} \rightarrow i_1, i_2 \text{ は独立} \\ v_x = v_1 - Z_1 i_1 = v_2 - Z_2 i_2 \end{cases}$$

ノレータ:
接続されたノードの電流則を無効化

おまけ：結局、なにがすごいのか？

The background of the slide features a dark blue circuit board with intricate gold and silver traces. Overlaid on the right side of the board is a pattern of glowing yellow and white binary digits (0s and 1s).

OPAMP設計 (OpenSUSI-TR10)

ISHI会

<https://ishi-kai.org/>

半導体的OPAMP設計の詳細

<https://github.com/ishi-kai/openmpw-transistor-level-examples/tree/main/OpenSUSI-TR10/opamp>

もくじ： トランジスタ編

- トランジスタの素性を調べる
- 飽和領域
- 短チャネル効果
- オーバードライブ電圧
- 実測

もくじ： 基本回路編

- I_{bias} (バイアス電流)
- カレントミラー
- カスコード接続

もくじ： OPAMP編


- 電流源（カレントミラー）
- ソース接地増幅段
- 差動増幅段
- 負荷設計
- 位相補償
- バイアスレプリカ

もくじ： 性能評価編

- プロセスコーナー
- オープンループ特性
- スルーレート
- CMRR
- PSRR
- 温度解析

カレントミラー

差動増幅段 (高利得)




ソース接地
(高利得)

バイアスレプリカ

位相補償

OPAMPの回路図とシミュレーション



TR10_MODELS





control

```
.option savecurrent
.control
set units=degree
op
show m
save all
ac dec 20 1e3 1e10
plot vdb(out)
plot vp(out)
.endc
```

measure

```
.measure ac gain find vdb(out) at=1e3
.measure ac ugf when vdb(out)=0
.measure ac phase find vp(out) at=24.3e6
```






OPAMPのサンプル

<https://github.com/ishi-kai/openmpw-transistor-level-examples/tree/main/OpenSUSI-TR10/opamp>


- 2段増幅回路
 - 差動増幅回路
 - ソース接地増幅回路
 - 位相保証回路
 - バイアスレプリカ回路

Rail2Rail OPAMP


- 構成
 - コンプリメンタリ差動対
 - フォールデッドカスコード
 - プッシュプル構成
- 内容
 - VDD-VSSまでフルレンジで出力させる
- 構造
 - 差動対をpMOS,nMOS構造にする
 - カレントミラーをカスコード接続する



Rail-to-Rail OPAMPの回路例



飽和領域で 動作させる難しさ





- 4つMOSFETがつながっているが、5Vを分圧していることになる
 - 単純計算で、 $5V/4=1.25V$ が一つのMOSFETの動作範囲となる
 - =すべてのMOSFETが飽和領域で動作している必要がある
 - これなら余裕があるように見えるが、昨今のアナログ回路で使われるMOSFETの電圧は、1.8Vくらいのためほとんど余裕はない

作成物 一覧


- 差動増幅回路
 - R2R対応差動増幅回路
- ソース接地増幅回路
- フォールテッドカスコード回路
- カレントミラー
- バイアスレプリカ
- 位相補償回路
- 出力段増幅アンプ回路
 - AB級アンプ回路

今日やることは！





• オペアンプの一部を「レイアウト」すること！

- 差動増幅回路
 - 増幅のキモの部分
- AB級アンプ回路
 - イヤホンやスピーカーを駆動する部分





回路図とレイアウト

- 回路図とサンプルのレイアウト
 - 差動増幅回路
 - 回路図：opamp_r2r_diff.sch
 - レイアウト：opamp_r2r_diff.gds
 - AB級アンプ回路
 - 回路図：opamp_r2r_ABAMP.sch
 - レイアウト：opamp_r2r_ABAMP.gds
 - ダウンロードサイト
 - https://github.com/ishi-kai/openmpw-transistor-level-examples/tree/main/OpenSUSI-TR10/opamp_r2r_audio
- サイズ制限
 - 差動増幅回路
 - 横：300um x 縦：500um
 - AB級アンプ回路
 - 横：800um x 縦：500um




設計のポイント： 差動増幅回路

- 目標
 - 左右のCMOSが対称であること
 - バラツキを減らすこと（エクストラオプション）
- 対象
 - 赤丸の組み合わせで対称レイアウトにする
- 注意点
 - 下図の部分（中央の4つ）は4つセットで対称にするとよりよい



設計のポイント： AB級アンプ回路

- 目標
 - 決められたサイズ（面積）の中で極力大きくすること
- 対象
 - PMOSのMP_MDRVPとNMOSのMN_MDRVN
 - すなわち、この2つのCMOSのWのサイズを極力大きくすることが目標
- 注意点
 - Wのサイズ比は、PMOS : NMOS = 2 : 1 とすること
 - Wは、w x mの値となる点に注意
 - 図では、PMOSのW=6x96=576um、NMOSのW=6x48=288um
 - Lのサイズは、変えないこと
 - CSIO（キャパシタ）のサイズは変えないこと



基本知識



- CMOSのパラメータ
- W とフィンガーとゲートの関係
- キャパシタのピン
- Schematic to Placeレイアウト

The background features three overlapping teal-colored circles on a dark gray field. A horizontal white band cuts across the middle of the circles, serving as a backdrop for the title text.

CMOSのパラメータ


CMOSのパラメータ

- 基本は W と L を変える
 - W : チャネル幅
 - L : チャネル長
- **ゲートと拡散層の重なった部分がCMOS本体**
ゲートに十分な電位を与えると**チャネル**が形成
- m , nf , mf などはゲートの本数（マルチフィンガー）






Wとフィンガーとゲートの関係



チャンネル幅 W を
変えるとどうなる？

- チャンネル幅を大きくすると電流の通り道が広くなるので、ドレインソース間の電流は増える
- チャンネル長が同じトランジスタでは、**チャンネル幅とドレインソース間電流は比例の関係**





ゲートの本数

- ドレイン・ソース・ゲート・ボディが同じノードである同じサイズのトランジスタは、 W が2倍のトランジスタに等しい
- これを「m, nf, mf」で表現し、マルチフィンガーという


The background features three overlapping teal-colored circles arranged horizontally. A solid white horizontal band cuts across the middle of the circles. The text is centered within this white band.

キャパシタのピン




キャパシタのピンについて

- 1番ピンと2番ピンは図の通り
- 3番ピンは？



3番ピン



ここにcont_pがある

キャパシタの3番ピン



- 3番ピンは、cont_pを設置して、VSSに接続する
 - 1つでもcont_pがある場合、そこに接続された判定になる
- 注意点
 - N-Well電位と同じことが起きるため、適切に配置すること
 - N-Well電位は後述している




schematic to placeレイアウト

schematic to place レイアウト


- 回路図の見た目をそのままレイアウトにする方法
 - レイアウトテクニックとしては、フィンガーのみを使用
 - フィンガー解説
 - [Open Source Silicon Magazine Vol.1](#) —はじめてのIC設計—




差動增幅回路




Differential input stage (rail-to-rail)



AB級アンプ回路



Compensation Push-pull Buffer
Capacitors (Class AB Output)



エクストラオプション




- 差動増幅回路
 - 対称性
 - コモンセントロイド
 - N-Well電位
 - ばらつき
 - ダミーポリシリコン
- AB級アンプ回路
 - 電力供給
 - VDD/VSSセル
 - ダブルVIA/コンタクト
 - ノイズ対策
 - ガードリング

レイアウト テクニック

- コモンセントロイド
- ダミーポリシリコン
- N-Well電位
- Cell（セル）単位でのレイアウト
- VDD/VSSセル
- ダブルVIA/コンタクト
- ガードリング




コモンセントロイド



コモンセントロイド

- 温度特性をよくする手法
 - 差動増幅段のように対となるFETがセットで使われている場合に、点对称にレイアウトを配置する手法
 - 上や右などに熱源があった場合、AとBが同じ温度勾配となるため、温度特性が良くなる


互い違い構造のコモンセントロイド





ダミーポリシリコン

ダミーポリシリコン





追加されている

追加されている

追加されている

追加されている

- バラツキを軽減する手法
 - ダミーのポリシリコンで挟み込むことで**削れる量を一定**にするという手法
 - P型FETやN型FETのポリシリコン部は、フィンガーのように近くにポリシリコンがある場合と何もない場合では製造時に削れる量に差が出る



ここ以外が追加されている

ダミーポリシリコン 化回路図

- 問題点
 - ダミーポリシリコン部もFETの一部として認識される
 - ダミーポリシリコンに相当するFETを回路図に追加することが必須
- 一步進んだテクニック
 - ゲートにVDDやVSSを直結していますがTIE回路をつけるべき



N-Well電位

VDD電圧より
低くなる

ここはVDD電圧

距離がある

VDD電圧

VDD電圧

N-Well電位



- N-Well (NWレイヤー:緑の点々のエリア) が広い場合、cont_n が少ないと電位が場所によって安定しない場合がある
 - cont_nでN-Wellを囲ったり、四隅に置くことで対策を行う
 - 囲うパターンが一番良い
- サンプル：opamp_r2r_ABAMP_NW.gds



VDD/VSSセル



VDD/VSSセル


- 半導体版のパスコン的な手法の一つ
 - 電源ノイズ対策や電源電圧の安定化に寄与
 - メタル層を2層重ねて、それぞれの層をM1(メタル第一層)をVSS,M2(メタル第二層)をVDDにして、平行平板コンデンサにして利用するという手法
 - なぜ、この順番であるかはガードリングを参照



アレイの使い方

- パソコンセルを一括配置する手法








Cell（セル）単位でのレイアウト

Cell (セル) 単位でのレイアウト


- Cell ≡ 部品化手法
 - 部品単位で性能の調整や変更を行えるようにする
- やり方
 - 普通にレイアウトをして、トップセル名をデフォルトの「TOP」から「diff」などの任意の名前として保存



Cell (セル) の インポート



Cell (セル) の 使い方





```
PCells.Pch
(L=2.0um,W=10.0um,n=4,Total W=40.0um)
PCells.Pch
(L=2.0um,W=20.0um,n=10,Total W=200.0um)
diff_dp
dummy_poly_nfet_10
dummy_poly_pfet
dummy_poly_pfet_20
poly_contact
```




ダブルVIA/コンタクト

ダブルVIA/コンタクト

- 製造不良対策・故障対策・特性向上手法
 - VIAやコンタクトは、非常に微細のため、製造工程で詰まって、接触不良を起こすことがある。そこで、2つ以上のVIA/コンタクトをつけることで、製造不良対策をする手法
 - VIA/コンタクトはメタル配線に比べ抵抗値が高いため、1つだと特性に影響が出る場合もある。そこで、必要な抵抗値となるようにVIA/コンタクトを追加する必要がある
 - また、コンタクトの抵抗値が高すぎる場合、メタルと基板（シリコン）が溶けて混ざり合金となって、ショートモード故障する場合もある
- サンプル：
opamp_r2r_ABAMP_DV.gds




The image features a dark gray background with three overlapping teal-colored circles. A horizontal white band runs across the middle of the image, containing the text 'ガードリング' in a dark gray, sans-serif font.

ガードリング

ガードリング

- ノイズ対策手法
 - VSSに落とすcont_pでFETなどを囲う
 - cont_pはVSSへ接続すること
 - このため、VDD/VSSセルではメタル第一層をVSSにした
 - サンプル：
dopamp_r2r_ABAMP_GR.gds





注意事項

差動増幅回路：エクストラオプション

- エクストラオプションの対称レイアウトテクニック
 - 後からだ、拡張するのが難しい
 - おすすめのやり方（チャレンジを考えている場合）
 1. 1セットのみ試しにやってみて、感触をつかむ
 - 出来そうなら、本格的にチャレンジする
 2. 各CMOSの間をかなり空けた状態でレイアウトする
 - 後から拡張できるようにするため
-

AB級アンプ回路： 大きくし過ぎると

大きくし過ぎる弊害

- 最大動作周波数が低下する
 - ゲートに寄生容量が付加されるため
- 電源供給力を確保する必要がある
 - 電源線を太くする
 - 4～6umくらいを目標とする
- VIAの抵抗値を減らす
 - 4～8個くらいを目標とする


おすすめの目標

- 2～4倍くらい
- プロっぽいレイアウトを目指す場合は、隙間なく長方形に納めることを目標とする

注意点

- メタルレイヤーの最小線幅
 - M1 : 1.8um
 - M2 : 3.0um

フィンガーにおけるSとDの配置



電位によりどちらかになる


- SとDは、交互に並んでいる
 - 電位により、SとDが決定する
 - 電位が高いほうが、Dとなる


レイアウト テクニック 実践編

- フィンガー付きFET
- コモンセントロイド
- ダミーポリシリコン
- N-Well電位
- Cell（セル）単位でのレイアウト
- ダブルVIA/コンタクト
- ガードリング
- VDD/VSSセル

今回の サンプル


try_layout.sch
try_layout.gds






FET_Pのパラメータ
を入力する


- 回路図のパラメータ
 - $L=4$, $W=6u$, $m=8$ ($W \times m = 6 \times 8 = 48u$)
- レイアウトのパラメータ
 - $L=4$, $W=12u$, $m=4$ ($W \times m = 12 \times 4 = 48u$)




G(ゲート)の
コンタクトを
作る



Select状態



ルーラーで間隔を測る



cont_gが4個になる


G(ゲート)の コンタクトを アレイ化する

- 先ほど作ったcont_gをクリックして選択状態にする
- File->Selection->Make Arrayを選択する
- Make Arrayで、下記パラメータでOKをクリックする
 - Columns=4、Column Vector x=7.0
 - Columns = 横方向、Rows = 縦方向、Vector = 間隔

これはVIA_1
M1とM2を接続する


S(ソース)を引き出す

- Gを参考にアレイ化する
 - 間隔は、14um
- 注意事項
 - SとDは電位により決定される
 - SとDは交互




D(ドレイン)を 引き出す

- Gを参考にアレイ化する
 - 間隔は、14um
- 注意事項
 - SとDは電位により決定される
 - SとDは交互
 - VIA_1がついている端子より上に引き出す
 - ショートしてしまうため。




SとDとGをすべて 結線する

- すべてのS、D、Gを結線する
 - G側からSやDを引き出してもよい
- 注意事項
 - ショートしないようにする




VDDとVSSを
確定させる



N-Well電位を平滑化する


- WNの設置をする
- cont_nをFETの四隅に設置し、VDDと接続する
- 注意事項
 - DRCエラーが出やすいのでチェックすること



cont_nを設置する


ダブルVIA/コンタクト化する

- VIA_1とcont_gを2個以上にする
- 追加した分も接続する
- 注意点
 - 抵抗値が高いので極力多いほうが良い
 - レイアウトが厳しくなるの



cont_gをもう一個設置する

cont_pを一周围う
ように設置する



M2用にVIA_1を設置する

ガードリングを 設置する

- cont_pをアレイ化して設置する
 - 間隔は2.6、下側や左側にアレイ設置する場合はマイナス値を使う
- cont_pとVSSを接続する
- GがM1だとガードリングの外と接続できないので、VIA_1を追加する
- 注意事項
 - M1が重なるとショートする

VDD/VSSセルを設置する

- 12um x 4umで十字を作成する
 - M1(メタル第一層)をVSS ,M2(メタル第二層)をVDDとする
- アレイ化して、囲うように設置する
- 注意事項
 - 信号線のM1やM2とショートさせないこと
 - 2か所以上から信号線を引き出すと、VDD化VSSの接続が切れる
 - レイアウトする時は、VSSをM1, VDDをM2にする

M2で埋めないと
DRCエラーが出る

M1とM2を重ねたものを利用

信号引き出し用に
M2を削除する

