

Rail-to-Rail OPAMP設計 (OpenSUSI-TR10)

ISHI会

<https://ishi-kai.org/>

Mail: info@ishi-kai.org

もくじ



- サイズLをどうやって決めるか？
- チャンネル長変調効果を受けずらい電流源を作る : カスコードカレントミラー
- ゲインが低い問題を解決する : フォールデッドカスコードオペアンプ
- 入力電圧レンジを広くとる : rail-to-rail
- 出力電圧レンジも広くとる : AB級バッファ

Rail-to-Railオペアンプ

- サイズLをどうやって決めるか？
- チャンネル長変調効果を受けずらい電流源を作る : カスコードカレントミラー
- ゲインが低い問題を解決する : フォールデッドカスコードオペアンプ
- 入力電圧レンジを広くとる : rail-to-rail
- 出力電圧レンジも広くとる : AB級バッファ

Lをどうやって決めるか？

- $g_m = \frac{\partial I_{DS}}{\partial V_{gs}} = \frac{W}{L} \mu_n C_{ox} V_{DS}$ 線形領域 ($V_{DS} \leq V_{GS} - V_{th}$)
- $g_m = \frac{\partial I_{DS}}{\partial V_{gs}} = \frac{W}{L} \mu_n C_{ox} (V_{GS} - V_{th})$ 飽和領域 ($V_{DS} \geq V_{GS} - V_{th}$)
- Lは小さいほど周波数特性Up しかしばらつきと短チャネル効果の影響が大きくなる
 - ばらつき：Lを増減させた際の電流 I_{ds} の変動量
W/Lを一定にした状態で L - I_{ds} グラフをとり、許容できるところを採用
- Lは通常、固定値を採用する（Wと異なり、Lの増減に対して I_{ds} は比例しないため）
- Wについては後で述べます




レイアウトの制約からLを決める

IP62シャトルの際、物理的（レイアウトの）設計方針として、以下を掲げた

- シングルVIAはなるべく避け、VIA2個打ちを徹底する
- ゲート長Lは横方向に2個VIAが打てる長さ かつ、
メタル配線はゲート配線・ドレイン配線・ソース配線の最小間隔を確保できるものとする
- メタル間配線はトランジスタW方向に対して2個以上VIAを打つこととする(最小W)
- VIAとCONTのスタックが禁止されているため、
ゲート配線と拡散層配線はV方向に出し、M2はH方向のみの網目配線とする

上記条件を加味してレイアウトを描いたところ $L=7.8u$ が最小長であることが判明
Lは短ければ短いほど周波数特性的には良いため、
キリの良い数字として $L=8u$ とした。



Rail-to-Railオペアンプ


- サイズLをどうやって決めるか？
- チャンネル長変調効果を受けずらい電流源を作る : カスコードカレントミラー
- ゲインが低い問題を解決する : フォールデッドカスコードオペアンプ
- 入力電圧レンジを広くとる : rail-to-rail
- 出力電圧レンジも広くとる : AB級バッファ

チャンネル長変調効果が大い時の対処法

- チャンネル長効果が大きい場合はカスコードカレントミラーを構成することで対処可能


Pros : 定電流性の増加

Cons : 飽和領域で動作する最低電源電圧の増加
(低電圧動作が困難)




カスコードカレントミラー

- 通常のカレントミラーと低電圧カスコードカレントミラーとを比較




カスコードカレントミラー

- カスコードカレントミラーのほうが明らかに定電流性がよい！




通常カレントミラー（1段）



カスコードカレントミラー（2段）


カスコードカレントミラー

- カスコードカレントミラーでは内側のMOSFETを犠牲にして、電源側のVdsを一定にしようとする
→ 下側のVdsが電源変動に対し一定であれば、チャネル長変調効果を受けず、定電流性は担保される！



低電圧カスコードカレントミラーが動作する条件とバイアス電圧

- カレントミラーが動作する条件は 飽和領域 で動作すること
- カスコードカレントミラーが 飽和領域 で動作するには… ($V_{DS} \geq V_{GS} - V_{th}$) ※XMB0,2も飽和で動かす
- **4個のTrが飽和領域で動くようにうまいことバイアス電圧を作る**
- 今回は低電圧カスコードカレントミラーとよばれる方式を採用
- バイアス電圧BNOは流したい電流に対してダイオード接続をして生成ではバイアス電圧BNIはどう設定すればよいか？




低電圧カスコードカレントミラーが動作する条件とバイアス電圧

$$(V_{DS} \geq V_{GS} - V_{th})$$

- XMB1が飽和領域で動くには… $V_{DS1sat} \geq V_{gs1} - V_{th}$
- XMB0が飽和領域で動くには… $V_{DS0sat} \geq V_{gs0} - V_{th}$
- XMB1側から見たBNI $\geq V_{gs1} + V_{gs0} - V_{th1} = 2V_{DSSat} + V_{th}$
- XMB0のドレインは V_{gs1} だから $BNI \leq V_{gs1} + V_{th0} = V_{DSSat} + 2V_{th}$
- 以上より、 $V_{DSSat} + 2V_{th} \geq BNI \geq 2V_{DSSat} + V_{th}$
- 右側コピー側のカスコードカレントミラーが動く最低入力電圧は



$$2V_{DSSat} = \text{1段の場合の2倍の電圧}$$



バイアス電圧 $2V_{DSSat} + V_{th}$ を作るには...

- $I_{DS} = \frac{W}{L} \mu_n C_{ox} \left[\frac{1}{2} (V_{GS} - V_{th})^2 \right]$ ただし $V_{gs} - V_{th} \leq V_{DSSat}$
- ここで、 $V_{GS} = 2V_{DSSat} + V_{th}$ を入れてみると...
- $\frac{W}{L} \mu_n C_{ox} \left[\frac{1}{2} (2V_{DSSat})^2 \right] = \frac{W}{L} \mu_n C_{ox} [2(V_{DSSat})^2] = 4I_{ref}$
- 最低でも 4倍流せばよい！ （4倍だと最低限ギリギリなので通常は5倍～）
- 5倍流す際は右図のように同じサイズのTrを縦に5個接続するとgood

※通常のカスコードカレントミラーの入力電圧 V_o は $2V_{dssat} + V_{th}$ 以上必要



Rail-to-Railオペアンプ


- サイズLをどうやって決めるか？
- チャンネル長変調効果を受けずらい電流源を作る : カスコードカレントミラー
- ゲインが低い問題を解決する : フォールデッドカスコードオペアンプ
- 入力電圧レンジを広くとる : rail-to-rail
- 出力電圧レンジも広くとる : AB級バッファ

OTA: Operational Transconductance Amplifier

$$g_m = \frac{W}{L} \mu_n C_{ox} (V_{GS} - V_{th})$$

M6,M7なしの1段のOTAを考える

- $A(dc) = -\textcolor{red}{g}m_1 \textcolor{green}{R}_{o1}$
- $\frac{1}{R_{o1}} = g_{ds2} + g_{ds4}$
- $\omega_{p1} \cong -\frac{1}{\textcolor{green}{R}_{o1} C_{L1}}$




ポイント

1. ゲインは入力段トランジスタの g_m で決まる
2. 出力抵抗 R_o を大きくするとゲインは上がるが、極は低周波に寄る → 位相余裕の確保が難しくなるため通常、いじらない

OTA+ソース接地回路

ソース接地回路を後段につけると極がシフトする

- $A(dc) = -\textcolor{red}{gm_1}R_{o1} \cdot -\textcolor{red}{gm_7}R_{o2}$
- $\frac{1}{R_{o1}} = g_{ds2} + g_{ds4}$
- $\frac{1}{R_{o2}} = g_{ds6} + g_{ds7}$
- $\omega_{p1} \cong -\frac{1}{gm_7 \cdot R_{o2} \cdot R_{o1} \cdot C_{L1}}$
- $C_{L1} \cong \textcolor{red}{C_{gd7}} + C_c \cong C_c$
- $\omega_{p2} \cong -\frac{gm_7}{C_{L2}}$ 出力段の入力容量を小さくするにはサイズを小さくするしかない
- $\omega_z \cong \frac{gm_7}{C_c}$





OTA+ソース接地回路

$$g_m = \frac{W}{L} \mu_n C_{ox} (V_{GS} - V_{th})$$

サイズWと特性の主な関係

- $W_1=W_2$: DCゲイン (GB積)
- $W_3=W_4$: 最小入力電圧範囲, 第3極
- W_5 : 最大入力電圧範囲、スルーレート(I_5)
- W_6 : 最大出力電圧範囲、抵抗負荷駆動力
- W_7 : 最小出力電圧範囲、第2極
- $C_c > 0.2C_L$

第3極は非支配極で
無視できる程高い
周波数に位置する



$$(W_3 + W_4):W_7 = W_5:W_6$$


システムティック
オフセットで自動決定

フォールデッドカスコードオペアンプ

- $A_1(dc) = -g_{m1} R_{o1}$
- $\frac{1}{R_{o1}} = \frac{g_{ds10} \cdot g_{ds12}}{g_{m10}} + \frac{(g_{ds2} + g_{ds6}) \cdot g_{ds8}}{g_{m8}}$
- $\omega_{p1} \cong -\frac{1}{R_{o1} C_{L1}}$


ポイント

1. 出力抵抗が高いためOTAよりゲインが高い
2. ということは極はOTAよりも低周波によっている・・・？




比較


- 入力段のサイズを固定して、各種トポロジのゲインを試みる
- ※ (c)やテレスコピックは直列のトランジスタが多く、**要求される電源電圧が高くなる**ため忌避される
飽和領域で動作するにはトランジスタ1個あたり、 $V_{ds} > V_{th} + V_{ov}$ が印加される必要がある
カレントミラーをカスコードにする場合はフォールドドカスコード段とすると電源電圧が低くても動く




(a) OTA




(b)



(c)




(d) Folded Cascode Amplifier




比較

- 1kHzにおけるゲインはOTAとフォールデッドカスコードオペアンプとで10dBほどUp
- しかし極は(a)と(d)とでは明らかに(d)のほうが低周波でゲインが落ち始めている


フォールデッドカスコードの「うまみ」は何か？ → 2段構成にした時に現れる




(a) 42.8dB



(b) 44.3dB



(c) 50.2dB



(d) 53.2dB

フォールデッドカスコードオペアンプ + ソース接地回路

- ソース接地回路を後段につけると極がシフトする

- $A(dc) = -gm_1 R_{o1} \cdot -gm_{13} R_{o2}$

- $\frac{1}{R_{o1}} = \frac{g_{ds10} \cdot g_{ds12}}{g_{m10}} + \frac{(g_{ds2} + g_{ds6}) \cdot g_{ds8}}{g_{m8}}$


- $\frac{1}{R_{o2}} = g_{ds13} + g_{ds14}$

- $\omega_{p1} \cong -\frac{1}{gm_{13} \cdot R_{o2} \cdot R_{o1} \cdot C_{L1}}$

- $C_{L1} \cong C_{gd13} + C_c \cong C_c$

- $\omega_{p2} \cong -\frac{gm_{13}}{C_{L2}}$

- $\omega_z \cong \frac{gm_{13}}{C_c}$



入力段のgmを大きくしなくても高いDCゲインが得られる

フォールデッドカスコードオペアンプ + ソース接地回路

- ソース接地回路を後段につけると極がシフトする

- $A(dc) = -gm_1 R_{o1} \cdot -gm_{13} R_{o2}$

- $\frac{1}{R_{o1}} = \frac{g_{ds10} \cdot g_{ds12}}{g_{m12}} \cdot (g_{ds2} + g_{ds6}) \cdot g_{ds8}$

- $\frac{1}{R_{o2}}$


フォールデッドカスコードオペアンプのうまみは
高いDCゲインではありません

※個人の感想です

- $C_{L1} = \frac{C_{L1}}{g_{m12}}$

- $\omega_{p2} \cong -\frac{gm_{13}}{C_{L2}}$


- $\omega_z \cong \frac{gm_{13}}{C_c}$



入力段のgmを大きくしなくても高いDCゲインが得られる


比較

- 入力段サイズ、帰還容量Cc、出力段ソース接地回路のサイズ・電流を同じにして比較してみる



DCゲイン
位相余裕
f(0dB)

84.24 dB
54.9 deg
2.5 MHz




DCゲイン
位相余裕
f(0dB)

91.16 dB
57.6 deg
2.9 MHz

比較


- 入力段サイズ、帰還容量Cc、出力段ソース接地回路のサイズ・電流を同じにして比較してみる



1kHzゲイン
位相余裕
f(0dB)

70.42 dB
54.9 deg
2.5 MHz

帰還容量の影響で
ACゲインは
そこまで変わらない




1kHzゲイン
位相余裕
f(0dB)


70.42 dB
57.6 deg
2.9 MHz

カスコード補償

- カスコード段を持つオペアンプではカスコード補償とよばれる、ミラー補償とは異なる位相補償容量のつけ方がある
フォールドッドカスコードオペアンプのうまみはカスコード補償にあり！




ミラー補償 $C_c=8\text{pF}$



カスコード補償 $C_c=8\text{pF}$


カスコード補償

- ミラー補償とカスコード補償それぞれで同じ帰還容量 8pF でシミュレーション



ミラー補償 $C_c=8\text{pF}$

1kHzゲイン	70.42 dB
位相余裕	54.9 deg
f(0dB)	2.5 MHz




カスコード補償 $C_c=8\text{pF}$

1kHzゲイン	70.57 dB
位相余裕	72.8 deg
f(0dB)	3.7 MHz


カスコード補償

- カスコード補償ではミラー補償と比べて位相余裕が作りやすいため、補償容量が小さく、周波数特性も比較的良好。



ミラー補償 $C_c=8\text{pF}$

1kHzゲイン	70.42 dB
位相余裕	54.9 deg
f(0dB)	2.5 MHz




カスコード補償 $C_c=6.4\text{pF}$

1kHzゲイン	72.32 dB
位相余裕	58.4 deg
f(0dB)	4.7 MHz


フォールデッドカスコードオペアンプのW比

- W比は入力段と折り返しカスコード段の電流をどれくらい流すかにより決まる
- 出力段のソース接地回路はOTAと変わらず最小／最大出力電圧範囲と第2極の位置をどこに置くかで決定。



フォールデッドカスコードオペアンプのW比

- 入力段 I_{tail} と折り返しカスコード段 I_{cas} で同じ電流を流す場合のW比は右の通り
- 入力段側の電流と折り返しカスコード段の電流は必ずしも同じである必要はない。
入力段側の電流量：スルーレート
折り返しカスコード段側の電流量：DCゲインおよび極を司る R_o
- 入力Tr.のW/Lは他のTr.サイズに影響を与えない
主にDCゲイン $-gm_1 R_{o1}$ に寄与
- W_p 、 W_n は R_o に大きく寄与。
DCゲイン・位相余裕・ユニティゲイン周波数を考えると小さくてもダメだし大きくてもダメ。 ほどほどの値になる
- ソース接地段はOTAの時と同じ。
出力電圧範囲・抵抗駆動能力・第2極に寄与
- 1段目Tr.と2段目Tr.は PMOSとNMOSの比が揃っていればよい（システムティックオフセット）




Rail-to-Railオペアンプ

- サイズLをどうやって決めるか？
- チャンネル長変調効果を受けずらい電流源を作る : カスコードカレントミラー
- ゲインが低い問題を解決する : フォールデッドカスコードオペアンプ
- 入力電圧レンジを広くとる : rail-to-rail
- 出力電圧レンジも広くとる : AB級バッファ

Rail-to-Rail

- 入力段がNMOSのみ(またはPMOSのみ) では V_{th} 以下の入力電圧を検知できず歪む
→ PMOSとNMOSの両方を入力段として採用
- OTAをベースに作る場合は電流加算用のカレントミラーを組む必要があり若干面倒




- フォールデッドカスコード構成ではRail-to-railの構成が作りやすく、トポロジも美しい

Rail-to-rail folded cascode opamp


- 入力段テール電流の左右分割は回路的に大きな意味はない
(レイアウトが描きやすいので分割)
- DCゲインは入力電圧に対するPMOS／NMOSの寄与度によって決定するため手計算での算出は非常に困難（ご勘弁ください…）

入力Tr.のgmによってDCゲインが決定されることに変わりはなく、
Wを大きくすると極の位置を殆ど動かすことなくDCゲインが上がる。
PMOSとNMOSのgmは必ずしも揃える必要はないが、普通は揃える




Rail-to-rail folded cascode opamp

- W比は非R2R構成と同様、入力段と折り返しカスコード段の電流をどれくらい流すかにより決まる
- 折り返しカスコード段の電源側のトランジスタに流れる電流量に注意



Rail-to-rail folded cascode opamp

- 入力段 $I_{tailp,n}$ と折り返しカスコード段 I_{cas} で同じ電流を流す場合のW比は右の通り
※ $I_{cas} + I_{tailp,n}$ が流れる折り返しカスコード段の電源側サイズは PMOS側の電流($V_g=BPO$, $W=W_p$)の電流量と NMOS側の電流($V_g=BNO$, $W=W_n$)の電流量とが等しいことを前提に算出
- 入力段側の電流と折り返しカスコード段の電流は必ずしも同じである必要はない。
入力段側の電流量：スルーレート
折り返しカスコード段側の電流量：DCゲインおよび極を司る R_o
- 入力Tr.のW/Lは他のTr.サイズに影響を与えない
極を大きく変動させることなくDCゲインを調整できる
- W_p 、 W_n は R_o に大きく寄与。
DCゲイン・位相余裕・ユニティゲイン周波数を考えると小さくてもダメだし大きくてもダメ。 ほどほどの値になる






Rail-to-Railオペアンプ

- サイズLをどうやって決めるか？
- チャンネル長変調効果を受けずらい電流源を作る : カスコードカレントミラー
- ゲインが低い問題を解決する : フォールデッドカスコードオペアンプ
- 入力電圧レンジを広くとる : rail-to-rail
- 出力電圧レンジも広くとる : AB級バッファ

2段目に何つける問題

- 別にソース接地回路を接続してもよい。 NMOS入力ではGND付近の出力が困難
→入力 rail-to-rail だが、 出力は構造上rail-to-railではない




PMOSとNMOS両方に信号を入力してバッファを駆動させたい

- AC特性は置いておき、DCで電源近傍が出力できる設計をするには
ソース接地回路（A級バッファ）ではない別のトポロジを組む必要がある

※普通はrail-to-railでも電源近傍の入力／出力はしないよう使用する


- お手軽爆熱コース：CMOSインバータ
- ちゃんと組む：AB級バッファ




参考: OTA + AB級バッファ

インバータをつける

- シンプルにCMOSインバータを2段目につけた構成
PMOSとNMOS両方で出力段を駆動する
- DC（低周波）で電源近傍の出力ができる！






- **PMOSもNMOSもON状態で駆動するため消費電流大
(AB級バッファ構成と比べて全体の消費電力がおよそ2倍)**







消費電力を抑える設計：AB級バッファ

- PMOSとNMOSの動作点をずらして両方とも完全ON状態で駆動しないようにする
いくつか方式があるが、Bakerに記載のフローティングAB級バッファとよばれる構成を用いた
バイアス電圧生成の際、電流量はPMOS側とNMOS側とで同じ電流量とする（赤丸が電流源）





AB級バッファ付R2Rフォールデッドカスコードオペアンプ

- 折り返しカスコード段にフローティングカレントミラーを挿入した
- 左右対称となるように逆側にも同様のカレントミラーを挿入する




AB級バッファ付R2Rフォールデッドカスコードオペアンプ

- W比はR2R構成と同様、入力段と折り返しカスコード段の電流をどれくらい流すかにより決まる
- フローティングカレントミラーはPMOSとNMOSが並列かつ、同じ電流が流れるようにバイアス電圧を作るため、トランジスタにはそれぞれ I_{cas} の半分の電流が流れる。
- 折り返しカスコード段の電源側のトランジスタに流れる電流量に注意**




AB級バッファ付R2Rフォールデッドカスコードオペアンプ

- 入力段 $I_{tailp,n}$ と折り返しカスコード段 I_{cas} で同じ電流を流す場合のW比は右の通り
 - ※ $I_{cas} + I_{tailp,n}$ が流れる折り返しカスコード段の電源側サイズはPMOS側の電流($V_g=BPO$, $W=W_p$)の電流量とNMOS側の電流($V_g=BNO$, $W=W_n$)の電流量とが等しいことを前提に算出
 - ※ フローティングカレントミラーのバイアス電圧を作るトランジスタサイズがカスコードカレントミラー段のバイアス電圧を作るトランジスタサイズと基本的に同じであることを前提に算出



AB級バッファ付R2Rフォールデッドカスコードオペアンプ

- 設計者がいじるのは入力Trの $g_m(W/L)$ 、ゲインに寄与)、 $R_o(W_p, W_n)$ 、第1極とゲインに寄与)、出力段の $g_m(W/L)$ 、第2極に寄与)、入力段・折り返しカスコード段の電流量と比(SR)、位相補償容量 C_c (第1極に寄与)



AB級バッファ付R2Rフォールデッドカスコードオペアンプ

- Baker CMOS に載っている構成・W比と全く同じ！！（正確にはPMOS側に帰還容量がない）

