

OPAMP設計講座 第9回

オペアンプの設計

Akira Tsuchiya

a_tsuchiya@ieee.org


Copyright

Copyright 2025 土谷 亮 (Akira Tsuchiya), CC-BY 4.0




本資料はCC-BYライセンスによって許諾されています。
ライセンスの内容を知りたい方は
<http://creativecommons.org/licenses/by/4.0/deed.ja>
でご確認ください。

2段オペアンプ



基板バイアスは省略 (実はソースにつなぐか V_{SS} につなぐかは重要)


2段オペアンプ




どこから決めるか

- 入力から決めていく
- 出力から決めていく
- 最小MOSFETから決めていく
 - ◆ MOSサイズは最小のMOSの整数倍 (前回参照)
 - ◆ まずチャネル長 L を決める
 - r_{ds} を大きく (利得) $\leftrightarrow c_g$ を小さく (周波数特性)
 - ちゃんとやるなら gm/id 法などを使う
 - 基本的にすべての MOS で L は同じ
 - カレントミラーだけ L を大きくすることはある

どこから決めるか




最小MOSFETを決める



小さければ小さいほど消費電力は下がるが...

「ばらつきが十分に小さい最小サイズ」
である必要がある

特に M8 がおかしくなると
カレントミラーが全部狂う → 回路が全部狂う



$$W_{total} = N_f \times W_f$$


N_f : 1は怖い. 2~4?

W_f : Lの10倍以上
個人的には20ぐらい

※ゲートポリのばらつきはダミーポリで軽減可能

※ W_f を小さくしすぎると narrow channel effect でずれる

カレントミラーの決定




V_{bias} は全カレントミラーで共通なので
適切な電位になるよう M8 のサイズ, I_{bias} を調整

M8 は確実に strong inversion で動かしたいので
 $V_{GS,M8} = V_{th} + 100 \text{ mV}$ ぐらいにしたい


I_{bias} に対して W_{M8} が小さい
→ V_{bias} 下がる ($V_{GS,M8}$ 上がる)

出力段を決める

決定済



出力ソース接地段



検討事項:


出力バイアス

電流供給能力 (出力インピーダンス, スルーレート)


1. (特に理由がなければ) $V_{out} = V_{DD}/2$ になるように W_{M6} と W_{M7} の比を決定
2. 想定する負荷容量に対して十分なスルーレートが得られるように W_{M6} と W_{M7} を決定

M6 と M7 の比はpMOS と nMOS の移動度で決まる
だいたい $W_{M6} = 2W_{M7}$ ぐらい
負荷によるが W_{M6} は W_{M8} の数十倍
サイズ変えても利得はたいして変わらない

入力段を決める



入力差動段



差動回路なので

$$W_{M1} = W_{M2}$$

$$W_{M3} = W_{M4}$$


は絶対

V_{GS7} は M7 を飽和領域で動かす $V_{thn} + \alpha$ 必要


$V_{GS7} = V_{DD}/2$ とすると, M5 が流す電流に対して M3, M4 のサイズが決まる

$$\frac{2W_{M3,4}}{W_{M5}} = \frac{W_{M7}}{W_{M6}}$$

サイズを大きくしても利得は変わらないので, $W_{M3,4}$ は最小に



増幅部分終了



まとめ

- 実はそこまで自由度は高くない
 - ◆ サイズの比で順番に決まっていく
 - ◆ だからこそ最初のMOSFETのサイズは重要
 - ◆ 劇的に性能を上げるにはトポロジを変える必要
- 次回 位相補償の話