

OPAMP設計講座 第3回

MOSFETの特性

Akira Tsuchiya

a_tsuchiya@ieee.org

Copyright

Copyright 2025 土谷 亮 (Akira Tsuchiya), CC-BY 4.0




本資料はCC-BYライセンスによって許諾されています。
ライセンスの内容を知りたい方は
<http://creativecommons.org/licenses/by/4.0/deed.ja>
でご確認ください。

MOSTランジスタの構造と特性

- 4つ目の端子 (Backgate / Body) がある
 - ◆ デジタル回路では暗黙のうちに V_{dd}/V_{ss} につなぐので省略することが多い
- Body 電位を操作するための Triple-well構造
 - ◆ Body の電位を変えると何が起こるかは後で
- 3つの動作領域を覚えるのが第一歩



Planar MOSの構造 (縦構造)



p+/n+ : ドーピング濃度が高い領域. (金属)-(p+|n+)-(p|n) で Ohmic junction を作る
ソースとドレインは(基本的には*)対称構造なので入れ換えても動く

* 微細プロセスではチャネル周辺の不純物プロファイルが複雑なので
完全に対称とは限らない

Planar MOS の構造 (平面構造)




PD: ドレイン領域の周囲長 / PS: ソース領域の周囲長

AD: ドレイン領域の面積 / AS: ソース領域の面積


※ PD/PS はチャネルのエッジを含まないので $PD/PS = 2 \times L_{diff} + W$ であることに注意

立体的に










注: これはデジタル用の
インバータセルで,
アナログ回路では普通
こういうレイアウトはしない

Planar MOSの構造 (Triple-well)





- ☺ p-well を n-well・deep n-well (DNW) で囲むことで p-well の電位を独立に制御可能
- ☺ p-sub からのノイズを遮断する効果が期待できる
- ☹ p-well-DNW 間の空乏層に大きな容量が発生
- ☹ 面積が大きくなる


回路記号

	nMOS	pMOS	
デジタル用			nMOSのBはVss, pMOSのBはVddに 接続されるので Bは描かない
アナログ用1			ソース端子における 電流の向きで区別
アナログ用2			チャネル-ボディの 接合の向きで区別 

弱反転領域 weak inversion region




強反転領域 strong inversion region




引き寄せられた負電荷が
過剰になり n型領域発生
= チャンネル

正孔を埋め尽くす電子を
集めるのに必要な V_{GS}
= 閾値電圧 V_{th}



チャンネルは抵抗のように振る舞う

線形領域 (linear region)
三極管領域 (triode region)



ピンチオフにより V_{DS} によらず電流が一定値

飽和領域 (saturation region)
五極管領域 (pentode region)

各領域の電流特性

サブスレシヨルド領域 $I_D = I_0 \exp\left(\frac{V_{GS}}{\zeta V_T}\right)$ アナログではあまり気にしない
詳細後述

線形領域 $I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} \left\{ (V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2 \right\}$

飽和領域 $I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2$ 実は線形ではなくて
2次曲線

μ : 移動度 [m/(V·s)]. プロセスで決まる
 C_{ox} : 単位面積当たりのゲート容量 [F/m²]. プロセスで決まる
 W : ゲート幅 [m]. 設計パラメータ
 L : チャネル長さ [m]. 設計パラメータ
 V_{th} : しきい値電圧 [V]. プロセスで決まる

} μC_{ox} : でまとめて1つの定数
} W/L : でまとめて1つの設計パラメータ (ただし L の値も重要)

定数の値を得るには μ, C_{ox} : モデルカードに書いてある (後述)
 V_{th} : 動作点解析から得る (後述)

パラメータを読み取る

Level=49 (BSIM3v3)

u0: mobility at room temperature [$\text{cm}^2/\text{V s}$]

ua: first-order mobility degradation coefficient [m/V]

ub: second-order mobility degradation coefficient [m^2/V^2]

uc: body-effect of mobility degradation coefficient [m/V^2]

mobmod: mobility model selector

$$\mu_{\text{eff}} = \frac{\mu_0}{1 + (U_a + U_c V_{\text{bseff}}) \left(\frac{V_{\text{gsteff}} + 2V_{\text{th}}}{T_{\text{ox}}} \right) + U_b \left(\frac{V_{\text{gsteff}} + 2V_{\text{th}}}{T_{\text{ox}}} \right)^2} \quad (\text{mobmod}=1)$$

tox: gate oxide thickness

er=3.97?

e0=8.854e-12 Fm^{-1}

$$C_{\text{ox}} = \frac{\epsilon_r \epsilon_0}{T_{\text{ox}}}$$

閾値電圧 V_{th} はいろいろな要因で変わるので、
モデルパラメータの VTH0 をそのまま使わないこと

領域の境界

カットオフ かそうでないか:

$V_{GS} < V_{th} \rightarrow$ カットオフ

$V_{GS} > V_{th} \rightarrow$ 線形 or 飽和

線形か飽和か:

線形領域のドレイン電流

$$I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} \left\{ (V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2 \right\}$$

$$\frac{\partial I_D}{\partial V_{DS}} = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_{th} - V_{DS})$$

より, $V_{DS} = V_{GS} - V_{th} (= V_{od})$ で電流最大 (ピンチオフ)


$V_{DS} > V_{GS} - V_{th} (= V_{od}) \rightarrow$ 飽和

$V_{DS} < V_{GS} - V_{th} (= V_{od}) \rightarrow$ 線形


オーバードライブ電圧 V_{od}
飽和ドレイン電圧 V_{dsat}
は同じもの

MOSの動作領域

オーバードライブ電圧 $V_{od} = V_{GS} - V_{th}$



線形性が高い領域
deep triode region



アナログ回路でよく使う領域

V_{GS} (V_{od}) を大きくすると、飽和領域に入るための V_{DS} が大きくなることに注意

$V_{\text{dsat}} \text{ と } V_{\text{od}} = V_{\text{GS}} - V_{\text{th}}$

飽和領域に入るために必要なドレイン-ソース間電圧 V_{dsat} は, (BSIM3v3 では)

$$V_{\text{dsat}} = \frac{E_{\text{sat}}L(V_{\text{GS}} - V_{\text{th}})}{A_{\text{bulk}}E_{\text{sat}}L + (V_{\text{GS}} - V_{\text{th}})} \quad \begin{array}{l} E_{\text{sat}} : \text{速度飽和に達するチャネル電場} \\ A_{\text{bulk}} : \text{Bulk charge effect の係数} \end{array}$$

なので, 短チャネルデバイスでは $V_{\text{dsat}} \neq V_{\text{GS}} - V_{\text{th}}$ となる

ちなみに上の式はチャネル抵抗を無視したモデルで, 本当は

$$V_{\text{dsat}} = \frac{-b - \sqrt{b^2 - 4ac}}{2a}$$

$$a = A_{\text{bulk}}^2 R_{\text{ds}} C_{\text{ox}} W v_{\text{sat}} + \left(\frac{1}{\lambda} - 1 \right) A_{\text{bulk}}$$

$$b = - \left\{ V_{\text{gst}} \left(\frac{2}{\lambda} - 1 \right) + A_{\text{bulk}} E_{\text{sat}} L + 3 A_{\text{bulk}} R_{\text{ds}} C_{\text{ox}} W v_{\text{sat}} V_{\text{gst}} \right\}$$

$$c = E_{\text{sat}} L V_{\text{gst}} + 2 R_{\text{ds}} C_{\text{ox}} W v_{\text{sat}} V_{\text{gst}}^2$$

サブスレシヨルド領域

$$I_D = I_0 \exp\left(\frac{V_{GS}}{\zeta V_T}\right)$$


$V_T = \frac{kT}{q}$: 熱電圧 thermal voltage (25.8 mV @300 K)

k : ボルツマン定数 = $1.380649 \times 10^{-23} \text{ J} \cdot \text{K}^{-1}$

T : 絶対温度 [K]

q : 電気素量 = $1.602176634 \times 10^{-19} \text{ C}$

ζ : 非理想性係数




リーク電流 $I_D|_{V_{GS}=0}$ は
 ζ , 温度 T , 閾値電圧 V_{th} に対して
指数関数で変化

V_{th} が下げられない
→ V_{DD} が下げられない
→ Dennard Scaling の崩壊へ


アナログ回路ではバイアス電流を流すのでリーク電流は(あまり)気にしない

nMOSトランジスタ直流特性

I_D - V_{GS} 特性



I_D - V_{DS} 特性




$$\mu_{n0} = 293.2 \text{ cm}^2/\text{V}\cdot\text{s} (\text{U0})$$

$$T_{\text{ox}} = 4.1 \text{ nm (TOX)}$$


$$C_{\text{ox}} = 8.57 \text{ mF/m}^2$$

$$\frac{W}{L} = 10$$




pMOSトランジスタ直流特性

I_D - V_{GS} 特性




I_D - V_{DS} 特性



$$\mu_{p0} = 109.5 \text{ cm}^2/\text{V}\cdot\text{s}$$

$$\mu_p/\mu_n = 0.37$$

$$I_{\text{on,p}}/I_{\text{on,n}} = 0.48$$




電圧・電流の向きと
符号に注意

移動度の違い (と他の要因) によって
pMOS は電流が小さい

サブスレシヨルド領域

I_D - V_{GS} 特性で縦軸をログスケールに



I_D - V_{GS} 特性



xschem (ngspice) の例


```
spice
.option savecurrent
.control
op
save all
save @M2[gm]
save @M2[gds]
dc V1 0 5 0.01
plot i(Vid)
plot @M2[gm]
dc V2 0 5 0.01 V1 0 5 1
plot i(Vid)
dc V2 0 5 0.01
plot 1/@M2[gds]
.endc
```

PTC06_MODELS




クイズ

I_D - V_{GS} 特性



I_D - V_{DS} 特性




アナログ回路的に欲しいのはどこの特性か、
これまでの説明をふまえて直観的に説明しよう

答え

線形増幅をするためには

- 特性が線形である (グラフが直線的に変化)
- 傾きが大きい (原点を通らない)


I_D - V_{GS} 特性



$$I_D = g_m \cdot V_{GS} + I_0$$

$$i_d = g_m \cdot v_{gs}$$

I_D - V_{DS} 特性



飽和領域

V_{GS} で制御された電圧制御電流源

相互コンダクタンス g_m


$$i_d = g_m \cdot v_{gs}$$

相互コンダクタンス (transconductance) g_m

$$g_m = \frac{\partial I_D}{\partial V_{GS}}$$

次元はコンダクタンス (=抵抗の逆数)

単位 S (Siemens), A/V, Mho (Ohm の逆だから)



添字 m は相互 (mutual) の m (でも名前は transconductance)


チャネル長変調

理想的には


$$I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2$$

飽和領域ではド레인電流は V_{DS} によらず一定

実際には



V_{DS} が増えるとピンチオフ点がソース側に移動
= 実効的なチャネル長が小さくなる



$$I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2 (1 + \lambda V_{DS})$$

λ : チャネル長変調係数 channel-length modulation coefficient

チャンネル長変調係数

チャンネル長変調による実効チャンネル長を $L' = L - \Delta L$ と置くと

$$\frac{1}{L'} = \frac{1}{L - \Delta L} = \frac{1/L}{1 - \Delta L/L} \cong \frac{1 + \Delta L/L}{L}$$

チャンネル長の変化は V_{DS} に比例するとすると $\Delta L/L = \lambda V_{DS}$


$$I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L'} (V_{GS} - V_{th})^2 \cong \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2 (1 + \lambda V_{DS})$$

重要

- λ が大きくなると理想的な電流源からずれてくる
= λ は小さい方がよい
- λ はチャンネル長 L に(近似的に)反比例する
= λ を小さくするには L を大きくすればよい

チャンネル長の影響

$\frac{W}{L}$ を一定にして L を変化 (最小チャンネル長 L_0)




L を大きくすることで
傾きが 0 に

なぜ L を大きくすると電流が増えるのかについては別の要因なので、後述

小信号特性

非線形特性のある点の周辺だけを線形近似して解析する
= 動作点



線形近似によって重ね合わせの理が使えるようになる


線形近似による解析 = 小信号解析 small signal analysis

「小」信号: 線形近似できる程度の振幅


小信号等価回路

テブナンの定理:

あるポートから見た線形回路はテブナン等価回路に置き換えることができる




ゲート-ソースから見た等価電源と
ドレイン-ソースから見た等価電源
の2つの等価電源で表現可能



テブナンの
等価電圧源



ノートの
等価電流源

電圧源は無視



※ 電圧源: ドレイン-ソース間電圧が
ゲート-ソース間電圧に及ぼす影響
= ほぼなし


小信号等価回路



比例係数 (次元 $S = \Omega^{-1}$):

g_m 相互コンダクタンス (transconductance)

$1/g_{ds} = r_{ds}$ 出力抵抗



※ 小信号は小文字で書く

飽和領域

飽和領域ドレイン電流 特性

長チャネル特性

$$I_D = \frac{1}{2} \mu C_{\text{ox}} \frac{W}{L} (V_{\text{GS}} - V_{\text{th}})^2$$

$$\frac{\partial I_D}{\partial V_{\text{GS}}} = g_m = \mu C_{\text{ox}} \frac{W}{L} (V_{\text{GS}} - V_{\text{th}}) = \sqrt{2 \mu C_{\text{ox}} \frac{W}{L} I_D} \propto \sqrt{I_D}$$

$$\frac{\partial I_D}{\partial V_{\text{DS}}} = g_{\text{ds}} = 0 \quad \left(r_{\text{ds}} = \frac{1}{g_{\text{ds}}} = \infty \right) \quad \text{理想電流源}$$

短チャネル特性

$$I_D = \frac{1}{2} \mu C_{\text{ox}} \frac{W}{L} (V_{\text{GS}} - V_{\text{th}})^2 (1 + \lambda V_{\text{DS}})$$


$$\frac{\partial I_D}{\partial V_{\text{DS}}} = g_{\text{ds}} = \frac{1}{2} \mu C_{\text{ox}} \frac{W}{L} (V_{\text{GS}} - V_{\text{th}})^2 \lambda \cong \lambda I_D$$

g_m は流す電流の平方根に比例, g_{ds} は λ に比例, 電流に比例
= 電流を増やしたときの g_m の増え方はゆるやか, g_{ds} の増え方は線形


gm, gds

xschem (ngspice) では `plot @Mx[gm]`, `plot @Mx[gds]` で gm, gds がプロットできる


g_m - V_{GS} 特性




g_{ds} - V_{DS} 特性



gm の電力効率



効率よく高い g_m が得られる
「 $V_{th} + 0.1\text{ V}$ ぐらい」を使いたい



※ 0.1 V はrule of thumb
 V_{th} ぎりぎりを使ってしまうと
線形性が落ちるので
ちょっと大きくする


1-3. 非理想特性 (2次効果)

- チャンネル長変調 (channel length modulation)
- 基板バイアス効果 (body effect)
- サブスレシヨルド電流 (subthreshold leakage)
- 短チャンネル効果 (short channel effect)
 - ◆ チャンネル長変調
 - ◆ DIBL (Drain Induced Barrier Lowering)
 - ◆ パンチスルー (punch through)
 - ◆ BTBT (Band-To-Band Tunneling)
- 速度飽和 (velocity saturation)

基板バイアス効果

バックゲートに電圧をかけることで閾値電圧が変わる効果

閾値電圧：チャネル領域を反転させるだけのキャリアを集めるのに必要な電圧



(nMOSで)


バックゲートをソースより下げる (逆バイアス) → 空乏層広がる
→ 反転に必要な電荷量増える → 閾値電圧上がる

バックゲートをソースより上げる (順バイアス) → 空乏層薄くなる
→ 反転に必要な電荷量減る → 閾値電圧下がる

※バックゲートを上げすぎる ($> 0.6\text{ V}$) とPN接合がONして壊れる

基板バイアス効果

I_D - V_{GS} 特性



※ $V_{BS} > 0.6V$ はシミュレーションでは動くが実デバイスでは基板(ウェル)-ソース/ドレインのpn接合がONするため絶対に動作しない

まとめ

- MOSFETの特性
 - ◆ 動作領域を理解する
 - ◆ gm大事
 - ◆ 非理想特性も考慮する必要あり
- xschem で特性を確認するのに慣れる