

アナログ開発ツールの使い方 (OpenRule1um)

森 瑞紀 (Mizuki Mori) , <https://github.com/3zki>

今村 謙之 (Noritsuna Imamura)

Rev.2

アジェンダ

- 開発ツールの紹介、PDKの中身
- アナログLSIの設計フロー
- アナログLSI設計デモンストレーション (CMOSインバータ)

アナログLSIの設計フロー

どのような設計をするか、どのような開発ツールを使用するか

アナログLSIの設計フロー

1. 回路図（テストベンチ）を描く
2. シミュレーションをする
3. 回路図を基にレイアウトを描く
4. レイアウトを検証する (DRC, LVS)
5. ~~レイアウトを基に寄生成分を考慮したシミュレーションをする~~
6. フレームに載せる

OpenRule1um では未対応

そもそもLSI回路設計に必要なものとは？

• プロセスデザインキット PDK

- シミュレーションモデルライブラリ (SPICE)
- 検証ツール用ルールファイル (DRC, LVSなど)
- スタANDARDセルライブラリ
 - レイアウト (GDS)
 - ネットリスト(SPICE)
 - 自動配置配線ルール(LEF)
 - Verilogシミュレーションライブラリ (LIB, V)
- 一部指定されたレイアウト (フレームなど)

• PDKで指定された各種ツール (EDAツール)

- 回路図エディタ or Verilogコンパイラ
 - 回路図エディタ : xschem, Glade, LTspice, KiCAD
- レイアウトエディタ or 自動レイアウトツール
 - レイアウトエディタ : klayout, Glade
- SPICEシミュレータ or Verilogシミュレータ
 - SPICEシミュレータ : ngspice
- 検証ツール
 - 検証ツール : klayout

PDKの場所

公式レポジトリ

- Glade(回路図&レイアウト), KiCAD(回路図)用PDK
<https://github.com/MakeLSI/OpenRule1um>
- Klayout用PDK (レイアウトエディタ)
<https://github.com/mineda-support/OpenRule1um>
- Qflow用PDK (デジタル自動配置配線)
<https://github.com/mineda-support/OR1>
- Glade, KiCAD, Klayout用スタンダードセル
https://github.com/MakeLSI/OpenRule1um_StdCell
- LTspice用PDK (回路図 ,スタセルシンボル)
https://github.com/MakeLSI/OpenRule1um_StdCell_LTspiceSymbol
- OR1実測データ (Spiceモデルあり)
<https://github.com/MakeLSI/Measure>

ISHI-KAIオリジナル

- Xschem, Klayout用PDK
https://github.com/ishi-kai/OpenRule1umPDK_setupEDA



ローカルでのセットアップ方法

https://github.com/ishi-kai/OpenRule1umPDK_setupEDA

- ここに必要なものが全てが入っています。

回路図(ベンチマーク)を描いて...

MODELS




COMMANDS


SIM=ngspice

```
VD VDD 0 dc 1.8
VA A 0 dc 0
.control
save all
dc VA 0 1.8 0.05
plot v(a) v(y)
.endc
```

論理検証をして...




レイアウトを描いて...




レイアウトを検証して...

DRC





LVS



完成したら指定のフレームに回路を載せる (テープアウト対象者のみ)

指定のフレームにレイアウトを載せる

- 80ピン(ユーザが使用可能なピンは72ピン)
- 自分が使用するピンについてはピンリストを参照



チップサイズ1.8×1.8(mm)
LQFP 80pin 対応モデル
80PAD(座標固定)

九州大学大学院システム情報科学府附属価値創造型半導体人材育成センター主催 2025年度実習シリーズで採用

2025_九州大学価値創造型半導体人材育成センター_実習シリーズ③



集積回路設計・評価ハンズオンセミナー

1

九州地域では、TSMC/JASMをはじめとする半導体製造メーカーの集積が進んでおり、「オール九州」での半導体エコシステム構築が始まっています。しかし、その中核を担う設計人材がとても少ないことが問題となっています。そこで九州大学価値創造型半導体人材育成センターでは、設計人材育成のため、半導体の設計から評価までの技術を一気通貫で習得できるセミナーを開催します。

内容: CMOS集積回路(Inverter)をOpen Toolにより設計し、レイアウトします。各自のレイアウトは東海理化のシャトルサービスにより試作します。また、出来上がったICチップを測定し、評価します。ICチップは持ち帰ることができます。

日時場所: 設計ハンズオンセミナー: 2025年9月24日～25日、九州大学 W2-325号室

ICチップお渡し会 & 評価実習: 2026年3月(未定)、九州大学内

※ 9月、3月の2回で1つのセミナーです。WindowsノートPCが必要です。

または、こちら



申込み方法: ・【件名】に参加したいセミナーの名称を記入ください。

・お名前、お名前(ローマ時)、ご所属、メールアドレス をお知らせください。

申し込み先: class_program-at-ecsvc.ed.kyushu-u.ac.jp -at- =@

ご協力: OPEN SUSI, ISHI-KAI, AIST solutions、株式会社東海理化

締め切り: 7月23日
先着順で、定員になり次第しめきりとさせていただきます




書籍販売コーナー

- タイトル : Open Source Silicon Magazine vol.1
 - サブタイトル : はじめてのIC 設計～オリジナルのインバータを作ってみよう～
- 内容
 - 本日の解説から、さらに一步『手前』や端折ってしまっている部分を解説した内容
 - 技術書典「第10回刺され！技術書アワード」のニュースタンド部門のファイナリストに選出されました！

- 価格

- 紙版
 - 1000円
- 電子セット
 - 1500円

技術書典




技術書典

最終候補：7作品

- L3スイッチ学習ノート
- 超入門！サーバーサイドKotlin
- Open Source Silicon Magazine Vol.1 はじめてのIC設計
- りあクト！ TypeScriptで始めるつらくないReact開発 第5版【③ React実践編】
- Mozilla Historica
- AWSの薄い本6 IAMのマニアックな話 2025
- ランレングスコード法による高速プロップ解析




第10回刺され！技術書アワード



アナログLSI設計デモンストレーション

CMOSインバータ作成

CMOSインバータ



入力A	出力Q
L	H
H	L



入力A	出力Q
Vss	Vdd
Vdd	Vss

アナログLSIの設計フロー

1. 回路図を描く

2. シミュレーションをする

3. 回路図を基にレイアウトを描く

4. レイアウトを検証する

5. レイアウトを基に寄生成分を考慮したシミュレーションをする

寄生成分データが
無いため割愛

6. (フレームに載せる)


xschem使用上の留意点

- デバイスのシンボルは一部のみ
 - モデル名を変更する必要がある場合もある（P-FET,N-FETでは不要）


論理検証

- インバータでは入力に対して反転した出力が確認できれば良い
 - 入力 0 V $\rightarrow$ 出力 $V_{dd}\text{ V}$, 入力 $V_{dd}\text{ V}$ $\rightarrow$ 出力 0 V
 - DC解析でCMOSインバータの動作をしてみる
- DC解析 電圧を変動させたときの定常応答
- tran解析 時間を変動させたときの過渡応答
- AC解析 周波数を変動させたときの定常応答



CMOSインバーター回路の例



xschem使い方：新規回路図とMODULEウィンドウ





xschem使い方：OR1のMODULEの選択：P-FET





xschem使い方：OR1のMODULEの配置とプロパティ

WやLが何者か知りたい人は↓の資料へ！

https://www.noritsuna.jp/download/ISHIkai-siliwiz_20230507.pdf




xschem使い方：標準のMODULEの選択：VDD




検索も可能


xschem使い方：標準のMODULEの配置とプロパティ：VDD




xschem使い方：標準のMODULEの選択：ipin, opin, iopin



xschem使い方： wireの引き方



ハンズオン：CMOSインバータを作る




入力A	出力Q
L	H
H	L



入力A	出力Q
Vss	Vdd
Vdd	Vss


ハンズオン : CMOSインバータのサンプル



アナログLSIの設計フロー


1. 回路図を描く
- 2. シミュレーションをする**
3. 回路図を基にレイアウトを描く
4. レイアウトを検証する
5. レイアウトを基に寄生成分を考慮したシミュレーションをする
6. (フレームに載せる)

xschem : ベンチマーク例




xschem : ベンチマーク

- キーワード
 - code.sym
 - code_shown.sym
 - vsource.sym
 - gnd.sym
 - ammeter.sym
 - lab_pin.sym
 - capa.sym




xschem : PTS06_MODELSを記述する際の注意点x

- code.symを使用する際、以下の行を追記する必要がある
 - format="tcleva(@value)"
- includeは絶対パス（フルパス）である必要がある。相対パスは使えない。
- 「\$::LIB」は特殊パスのため利用可能




ngspice : シミュレーションの実行

netlist→simulateの
順にクリック



ngspice : シミュレーション結果



入力A = 0 V → 出力Q = 5.0 V

入力A = 5.0 V → 出力Q = 0 V

- インバータとして機能している



ngspice : wrdata と gawによる波形表示

wrdataを使用するとテキスト出力ができる

0.00000000e+00	3.29999999e+00
5.00000000e-02	3.29999999e+00
1.00000000e-01	3.29999997e+00
1.50000000e-01	3.29999990e+00
2.00000000e-01	3.29999960e+00
2.50000000e-01	3.29999842e+00
3.00000000e-01	3.29999375e+00
3.50000000e-01	3.29997564e+00
4.00000000e-01	3.29990878e+00
4.50000000e-01	3.29968137e+00
5.00000000e-01	3.29900073e+00
5.50000000e-01	3.29728006e+00

-
-
-

writeでrawファイルを出力すると gaw で波形表示ができる



xschem 右上の
Wavesから起動できる

ngspice : 過渡応答、遅延時間

- 過渡応答から遅延時間を見たい場合はtran解析を用いる
- 出力段に負荷を設定しないと正しい過渡応答が見れない
今回は入力段・出力段共に何も接続しない状態を見る

ngspice : 過渡解析ベンチマーク例

The screenshot displays the ngspice xschem interface for a file named `inverter_tb_trans_mac.sch`. The interface includes a menu bar (File, Edit, Options, View, Properties, Layers, Tools, Symbol, Highlight, Simulation) and a toolbar with various schematic editing tools. The main workspace is divided into three panes:

- Left Pane:** A library of components labeled `PTS06_MODELS`. It contains two voltage source symbols: `Vdd` (5.0V) and `vin` (pwl 0 0 10n 0 20n 5.0 60n 5.0 70n 0).
- Center Pane:** A schematic diagram of a CMOS inverter. It features two MOSFETs, `M1` (nmos) and `M2` (pmos), both with `nchor1ex` models. `M1` has parameters `m=1` and `W/L=3.3u / 1.0u`. `M2` has parameters `m=1` and `W/L=2.0u / 1.0u`. The input `vin` is connected to the gates of both transistors. The output `vout` is taken from the common drain connection. A load capacitor `Cload` (10f) is connected between the output and ground. The power supply `Vdd` is connected to the drains of both transistors, and ground is connected to their sources.
- Right Pane:** The SPICE netlist for the circuit, containing the following text:


```
spice
.option savecurrent
.control
save all

* Tran analysis
tran 0.1n 100n
plot vout vin
plot i(vd)
.endc

measure
.measure tran td_r trig v(vin) val=2.5 fall=1 targ v(vout) val=2.5 rise=1
.measure tran td_f trig v(vin) val=2.5 rise=1 targ v(vout) val=2.5 fall=1
.measure tran trise trig v(vout) val=0.83 rise=1 targ v(vout) val=4.17 rise=1
.measure tran tfall trig v(vout) val=4.17 fall=1 targ v(vout) val=0.83 fall=1
```

At the bottom of the window, a status bar shows: `SNAP: 10 GRID: 20 MODE: spice Stretch: 0 mouse = 550 -480 - selected: 0 path: .`


ngspice : 過渡解析シミュレーション結果




アナログLSIの設計フロー

1. 回路図を描く
2. シミュレーションをする
- 3. 回路図を基にレイアウトを描く**
4. レイアウトを検証する
5. レイアウトを基に寄生成分を考慮したシミュレーションをする
6. (フレームに載せる)


Klayout : 公式PDKのレイアウト画面



Klayout : バッググラウンドが「黒」のレイアウト画面




Klayout : バックグラウンドを「黒」にする



Klayout : レイアウトを描く上での注意

- Technologyを OpenRule1umにする
- Database unit を 0.1にする




Klayout : デザインルールのある場所

- 必ずデザインルールを守る


<https://github.com/mineda-support/OpenRule1um>

Klayout : 完成サンプル



Klayout : P-Cellの使い方

- P-Cell（パラメータ化セル）とは、EDAで使用する再利用可能で構成可能なブロックのことです。P-Cellは、集積回路のレイアウトパターンを特定の設計要件に応じて調整可能なパラメータで作成することができます。これにより、各プロジェクトごとにレイアウト全体を再設計する必要がなくなり、設計プロセスの効率と柔軟性が大幅に向上します。




Klayout : P-Cellの使い方

1, Instanceをクリック

3, 目当てのPcellの名前を入力する

4, OKをクリック

2, 虫眼鏡をクリック



Klayout : P-Cellの使い方

The screenshot shows the KLayout 0.29.5 interface. The main window displays a circuit layout on a grid. On the left, the 'Cells' panel lists various cells, with 'TOP' selected. Below it, the 'Libraries' panel shows 'PCells - OpenRule1um_v2 PCells'. At the bottom, the 'Editor Options' panel has tabs for 'Basic Editing', 'Instance', 'PCell', and 'Recent'. The 'PCell' tab is active, showing parameters for 'Pch' with values like 'Number of fingers: 1', 'No. finger connections: 0', 'Pch w: 6', and 'Pch l: 1'. The 'Pch l' parameter is circled in red. A speech bubble points to the 'PCell' tab with the text '1, PCellタブをクリック'. Another speech bubble points to the 'Pch l' parameter with the text '2, 作りたい値を入力'. A green box on the right contains the text '• この場合は、設計したWとLの値を入力する'. The 'Layers' panel on the right lists various layers like NWL, DIFF, POL, etc. The 'Layer Toolbox' at the bottom right shows options like Color, Frame color, Stipple, Animation, Style, and Visibility.


1, PCellタブをクリック

2, 作りたい値を入力


- この場合は、設計したWとLの値を入力する

Klayout : P-Cellの使い方

置きたい場所をクリックすると
配置される





中身を見る場合は
このレイヤーの
数字を増やす



Klayout : タップ付 PFET と NFET

- [*] どちらをドレインにしてどちらをソースにするかは任意。




Klayout : ネットリスト (ワイヤー) の引き方

1, Pathをクリック


4, ワイヤーを引きたい
ところをクリック

3, ワイヤーの幅を入力


2, MIL1orMIL2を選択



Klayout : ネットリスト (ワイヤー) の設定



直線or直角で配線される




Klayout : ラベルの付け方

1, TEXTをクリック

2, ラベルを付けたい
ネットリストと同じレイヤー
をクリック

3, 「+」マークがラベルを付けたい
ネットリスト内になるように配置する




アナログLSIの設計フロー

1. 回路図を描く
2. シミュレーションをする
3. 回路図を基にレイアウトを描く
- 4. レイアウトを検証する**
5. レイアウトを基に寄生成分を考慮したシミュレーションをする
6. (フレームに載せる)

Klayout : レイアウト検証


Design Rules Check (DRC)

- 指定されたデザインルールから違反していないか検証



Layout Versus Schematic (LVS)

- レイアウトが回路図通りに描けているか検証



Klayout : DRCエラー

The screenshot displays the Klayout DRC (Design Rule Check) interface. At the top, the 'Database' is set to 'DRC (Output database)'. The 'Directory' pane on the left shows a list of errors under the '[TOP]' category, with 'MOS-dcont space < 0.5' highlighted by a red circle. The 'Markers' pane on the right shows a list of markers, also with a red circle. The main layout view shows a top-level layout with a blue grid. A callout box points to a specific area on the layout, labeled '白い強調がエラー箇所' (White emphasis is the error location). The 'Layers' pane on the right lists various layers, including NWL, DIFF, POL, CNT, ML1, VIA1, ML2, VIA2, ML3, TEXT, FRAME, RES, CAP, DIO, Parea, Narea, DM_dcn, DM_pcn, DM_nscn, DM_pscn, DM_via1, and 0/0. The 'Info' pane on the right shows details for the selected error: 'MOS-dcont space < 0.5 [TOP]' with an 'edge-pair: (8.34,13.23;8.34,10.7'.

Database: DRC (Output database)

... on layout: inverter.gds

Directory

Cell / Category	Count (Not Visited) - Waived
By Cell	7 (0)
[TOP]	7 (0)
MOS-dcont space < 0.5	2 (1)
POL width < 1.0	2 (0)
POL gate extension < 1.0	3 (3)
By Category	7 (0)
All	7 (0)

Markers

Back Forward Select Move Ruler Add Polygon Box Text Path Instance Partial OpenRule1um

Cells

TOP

白い強調がエラー箇所

Layers

- NWL
- NWL_dp
- DIFF
- POL
- HPOL
- CNT
- ML1
- VIA1
- ML2
- VIA2
- ML3
- TEXT
- FRAME
- RES
- CAP
- DIO
- Parea
- Narea
- DM_dcn
- DM_pcn
- DM_nscn
- DM_pscn
- DM_via1
- 0/0

Info

list shapes

MOS-dcont space < 0.5 [TOP]

edge-pair: (8.34,13.23;8.34,10.7

Levels 0 .. 1

Libraries

Basic - Basic layout ob

- ARC
- CIRCLE
- DONUT
- ELLIPSE
- PIE
- ROUND_PATH
- ROUND_POLYGON
- STROKED_BOX
- STROKED_POLYGON
- TEXT


OpenRule1um

box(554,1077 1054,1407) on DIFF in TOP@1

xy 9.92014 13.46850


17 57

Klayout : DRC OK



Klayout : LVS用ネットリストの出力方法 (1/3)


- xschem上であらかじめLVS用の回路図を作成しておく。
- ピンはipin, iopin, opin のみを使用する。
 - vdd.symやgnd.symを使用するとうまく通らない。
- ファイルを同じ名前にする 例: nand.sch, nand.gds



Klayout : LVS用ネットリストの出力方法 (2/3)

- xschem上で**LVS用**のネットリストを出力する。
 - メニュー Simulation > Use 'simulation' dir in schematic dir に✓を入れる
 - メニュー Simulation > LVS > Use 'spiceprefix' attribute の✓を外す
 - メニュー Simulation > LVS > LVS netlist + Top level is a .subckt に✓を入れる
 - Netlistを押す

- 終わったら閉じて良い
- デフォルトの生成場所は [xschem実行Dir]/simulation/



Ubuntuのみ！ Klayout : LVS用ネットリストの出力方法 (3/3)



- klayout上で**LVS用**のネットリストを出力する。

1. メニュー Macros > Get reference for OpenRule1um を実行する

2. Dialogウィンドウが出る

1. simulation ディレクトリを選択する

2. inverter.spice ファイルを選択する




MacOSのみ！ Klayout : LVS用ネットリストの出力方法 (3/3)

- **LVS用**のネットリストやマッチングファイルを所定のディレクトリにコピーする。
 1. gdsファイル（Klayoutのファイル）が保存されているディレクトリに「**lvs_work**」ディレクトリを作成する
 2. schematicのネットリストファイルを「**inverter_reference.cir.txt**」という名前で「**lvs_work**」ディレクトリにコピーする
 1. schematicのネットリストファイル：[xschemの実行Dir]/simulation/inverter.spice
 3. 素子のマッチングファイルを「**lvs_work**」ディレクトリにコピーする
 1. 素子のマッチングファイル：「**inverter_lvs_settings.rb**」
 2. 保存場所：OpenRule1umPDK_setupEDA内の「**samples/inverter/PTC06/lvs_work**」


Klayout : LVSの実行

- klayout上でネットリスト比較を実行する。


1. メニュー Tools > LVS > LVS for OpenRule1um を実行する



Klayout : LVS NG



Klayout : LVS OK



提出

- 本日
 - 提出物：回路図、レイアウト、githubのアカウント、連絡先（チップ送付先）
 - 1, 自分のGithub上にリポジトリを作ってもらって、schファイルとgdsファイルをアップロードする
 - 2, READMEに感想などを記述する
 - 3, DiscordでgithubのURLを告知する
 - 4, ConnpassのIDもお願いします。
- 数日中
 - 提出物：公開用の一言など
- 半年後
 - イベント：チップが届きますので、お渡し会を兼ねたチップ測定会を開催します