Curso de Graduação em Engenharia Mecatrônica Grupo de Instrumentação, Controle e Automação (GICA) Departamento de Engenharia Elétrica - FT - UnB

Disciplina: Dispositivos e Circuitos Eletrônicos - Período 20 Professor: Geovany Araújo Borges Prova 3: Transistores bipolares, MOSFETs e Optoeletrônic Data: 28/06/2004	
Nome:	Matrícula

Instruções:

- Tempo máximo de duração: 2 horas.
- $\bullet\,$ Explique o desenvolvimento das questões. Resultados sem justificativa não serão aceitos;
- Não use aproximações, exceto quando explicitamente indicado;
- É permitido o uso de máquina calculadora;
- Quando forem solicitados resultados analíticos (*i.e.*, fórmulas literais), estes devem ser desenvolvidos envolvendo as variáveis de interesse e os parâmetros do modelo. Outras variáveis dependentes não devem estar presentes nas fórmulas.

Principais fórmulas:

- Transistor MOSFET (NMOS):

$$i_D = \begin{cases} 0 & \text{operando na região de corte } (v_{GS} < V_t) \\ K \left[2(v_{GS} - V_t)v_{DS} - v_{DS}^2 \right] & \text{operando na região de triodo } (v_{GS} \ge V_t \text{ e } v_{DS} < v_{GS} - V_t) \\ K(v_{GS} - V_t)^2 & \text{operando na região de saturação } (v_{GS} \ge V_t \text{ e } v_{DS} \ge v_{GS} - V_t) \end{cases}$$

$$K = \frac{1}{2}\mu_N C_{OX} \frac{W}{L}$$

- Transistor bipolar:
- Modelo físico:

$$i_C = \left\{ \begin{array}{ll} I_S \exp(v_{BE}/V_T) & \quad \text{para transistor NPN em modo ativo} \\ I_S \exp(v_{EB}/V_T) & \quad \text{para transistor PNP em modo ativo} \end{array} \right.$$

- Relação entre as correntes: $i_C = \beta i_B$ $i_C = \alpha i_E$ $i_E = i_C + i_B$
- Supondo queda de tensão constante na junção base-emissor (JBE), esta conduz quando $v_{BE}=0,7V$ (NPN) ou $v_{EB}=0,7V$ (PNP)
- Parâmetro que delimita a saturação: $0 < v_{CE} \le V_{CESAT}$ (NPN) ou $0 < v_{EC} \le V_{ECSAT}$ (PNP)

Questões:

- 1. Na tentativa de montar um alarme, um estudante propôs o circuito da Figura 1 para a detecção de abertura de janelas e portas. Neste circuito, um opto-acoplador composto de um LED e de um foto-transistor foi usado para isolar os circuitos de sensoreamento (resistor R_1 e interruptor S ideal) e o circuito de decodificação, cuja saída é V_s . O fabricante do opto-acoplador é completamente opaco, de forma que nenhuma luz externa incide na junção base-coletor do foto-transistor. O manual deste dispositivo indica que as correntes i_1 e i_2 se relacionam por $i_2 = 2 \cdot i_1$ com o foto-transistor em modo ativo, e que o LED, quando ativado, apresenta uma diferença de potencial direta de 1,5V entre seus terminais. Com o LED desativado, assume-se i_2 nulo. Pede-se:
 - (a) Quanto deveria ser a tensão V_s se o interruptor S estiver em aberto? Por quê? (pontos: 1,0)
 - (b) Determine as resistências R_1 e R_2 de forma que, com o interruptor S fechado, tenhamos $V_s=0,5V$ (acima do V_{CESAT} do foto-transistor, estando este ativo), e que a corrente pelo LED seja 15mA. (pontos: 1,5)




Figura 1: Circuito da questão 1.

- 2. No circuito da Figura 2(a), considere a resistência R de valor nominal $10k\Omega$ e o transistor NMOS de crescimento com parâmetros $\mu_N C_{OX} = 50 \mu_A / V^2$, $W = 600 \mu m$ e $L = 60 \mu m$. Responda os itens abaixo:
 - (a) Sendo $V_t=1,5V$ e $R_A=R_B=1M\Omega,$ determine o valor em volts da tensão V_s (pontos: 1,5).
 - (b) Mostre que, para uma tensão de limiar $V_t=2,0V$, quaisquer valores de resistências R_A e R_B físicas satisfazendo simultâneamente as relações

$$\frac{R_A}{R_B} > 1,5 \tag{1}$$

$$100\Omega < R_A + R_B < 1M\Omega \tag{2}$$

$$100\Omega < R_A + R_B < 1M\Omega \tag{2}$$

levam a $V_s = 5V$ (pontos: 1,0)




Figura 2: (a) Circuito da questão 2. (b) Circuito da questão 3.

- 3. No circuito da Figura 2(b), considere os transistores com ganho com queda de tensão constante na JBE quando em condução (ver a primeira página de fórmulas). Considere também $V_{CESAT} = V_{ECSAT} = 0, 4V$. Determine a tensão V_s e a corrente I_s quando
 - (a) O ganho β dos transistores é infinito (pontos: 1,0);
 - (b) O ganho β dos transistores é 100 (pontos: 1,5).
- 4. O uso de transistores bipolares operando nos modos corte e saturação permite a concepção de circuitos lógicos discretos relativamente simples. Assim, no contexto do projeto de circuitos lógicos com transistores bipolares, responda os itens abaixo:
 - (a) Proponha o diagrama esquemático de um inversor lógico usando um transistor NPN e duas resistências, alimentado com uma única fonte de 5 volts, e podendo receber como entrada uma tensão v_e entre 0 e 5 volts. A tensão v_s de saída deve também ser entre 0 e 5 volts (**pontos: 1,0**);
 - (b) Para o circuito proposto no item anterior, determine valores para as resistências de modo que tenhamos $v_s = 5V$ com $v_e < 0,7V$, e $v_s \le V_{CESAT}$ com $v_e \ge 2,4V$. Com estas tensões, temos um inversor lógico compatível TTL. De acordo com o manual do transistor NPN escolhido, este pode possuir um ganho β na faixa $100 \le \beta \le 300$, e o parâmetro V_{CESAT} é 0,4V. O circuito deve ser projetado de forma que a corrente fornecida pela tensão de entrada v_e seja no máximo 0,5mA quando $v_e = 5,0V$ (pontos: 1,5).

BOA PROVA!