



Comandos sequenciais

■ Functions e Procedures

Comandos concorrentes


Introdução

- VHDL:
 - VHSIC Hardware Description Language
 - VHSIC: Very High Speed Integrated Circuits
- Origem:
 - Departamento de Defesa EUA
 - desenvolvida entre anos 70 e 80
 - descrever e modelar circuitos complexos de forma padronizada
 - voltada inicialmente para simulação de circuitos




VHDL vs Linguagens de Programação

- VHDL provê mecanismos para modelar a concorrência e sincronização que ocorrem a nível físico no hardware
- Comunicação entre processos paralelos



• Processos P1 e P2 executam em paralelo (podem ser simplesmente duas portas lógicas, como dois módulos arbitrariamente complexos), e se sincronizam através de sinais

5








VHDL vs Linguagens de Programação

- Atraso dos componentes
 - □ A <= B + C after 5.0 ns;
 - □ D <= A + E; -- D recebe o valor antigo de A!!
- Temporização
 - □ x <= y;</p>
 - □ y <= x;
 - wait on clock:
 - □ Variáveis: sem temporização linguagem de programação
 - □ Sinais: temporizados
- Código é executado em um simulador (ao invés de um compilador), não há um código executável.

```
UnB/CIC 116394 - Organização e Arquitetura de Computadores
Descrições estruturais
           entity contador is
                generic(prop delay : Time := 10 ns);
                port( clock : in bit; q1, q0 : out bit);
          end contador;
          architecture estrutural of contador is
               component Tflip flop
                     port( ck: in bit; q: out bit);
                end component;
                component inversor
                     port( a: in bit; y: out bit);
                end component;
                signal ff0, ff1, inv ff0 : bit;
                                                                       Estrutural
          begin
                                                                       do Módulo
                bit_0: Tflip_flop port map( ck=> clock, q => ff0);
                inv: inversor port map( a=> ff0, y => inv_ff0);
               bit_1: Tflip_flop port map( ck=> inv_ff0, q => ff1);
               q0 \le ff0:
                q1 \le ff1;
          end estrutural;
```











Estrutura de uma descrição VHDL

Libraries	Declaração e uso de <i>libraries</i> ocorre no início da descrição. <i>Libraries</i> são conjuntos de <i>packages</i>
Entidade	Descreve a interface do módulo, seus sinais de entrada e saída
Arquitetura	Descreve a implementação do módulo

13

UNB/CIC 116394 - Organização e Arquitetura de Computadores VHDL Packages

- std_logic_1164
 - define tipos de dados e operações: std_logic, std_logic_vector, std_ulogic...
- std_logic_signed
 - □ processamento de std_logic como inteiros
- std_logic_unsigned
 - □ processamento de std_logic como naturais
- std_logic_arith
 - □ define tipos unsigned e signed e funções aritméticas





UnB/CIC 116394 - Organização e Arquitetura de Computadores


Exemplo

```
library ieee;
                                               Declaração e uso das
use ieee.std_logic_1164.all;
                                                libraries
use ieee.numeric std.all;
entity signed adder is
  generic (SIZE: natural := 8); -- opcional
                                                Declaração da entidade
  port (a: in signed ((SIZE-1) downto 0);
                                                signed adder e suas
                                               portas de entrada e saída
        b: in signed ((SIZE-1) downto 0);
                                               com largura parametrizada
        result: out signed ((SIZE-1) downto 0)
                                                por SIZE
end entity;
architecture rtl of signed_adder is
begin
                                               Arquitetura da entidade
                                               signed adder
  result <= a + b;
end rtl:
```









Package

17

UnB/CIC 116394 – Organização e Arquitetura de Computadores



- Utilização do package no programa que contém o projeto:
 - □ Via utilização do prefixo do package
 - variable PC : data types.address;
 - int_vector_loc := data_types.vector_table_loc + 4*int_level;
 - offset := data_types.data_to_int(offset_reg);
 - Via declaração, antes da iniciar a seção "entity", indicação para utilizar todos os tipos declarados em determinado "package"
 - use data types.all;
- Praticamente todos os módulos escritos em VHDL iniciam com:

library ieee; use ieee.std_logic_1164.all; use ieee.std_ulogic_arith.all; use ieee.std_ulogic_unsigned.all;

 utilizar a biblioteca IEEE, que contém a definição de funções básicas, subtipos, constantes; e todas as definições dos packages incluídos nesta biblioteca.



Tipos de Dados em VHDL

- VHDL é uma linguagem fortemente "tipada" (integer $1 \neq \text{real } 1.0 \neq \text{bit '1'}$)
 - □ auxilia para detectar erros no início do projeto
 - □ exemplo: conectar um barramento de 4 bits a um barramento de 8 bits
- Tópicos
 - Escalares
 - Objetos
 - □ Expressões

21





23

Escalares

- Real
 - □ Utilizado durante desenvolvimento da especificação
 - □ Sempre com o ponto decimal
 - □ Exemplos: -1.0 / +2.35 / 37.0 / -1.5E+23
- Inteiros
 - □ Exemplos: +1 / 1232 / -1234
 - □ NÃO é possível realizar operações lógicas sobre inteiros (realizar conversão)
 - □ Vendedores provêem versões próprias: signed. natural, unsigned, bit vector (este tipo permite operações lógicas e aritméticas)

Escalares

- Escalar define um tipo indivisível
 - character / bit / boolean / real / integer / physical unit
 - □ std logic (IEEE)
- Bit
 - □ Assume valores '0' e '1'
 - □ Declaração explícita: bit'('1'), pois neste caso '1' também pode ser 'character'.
 - □ bit não tem relação com o tipo boolean.
 - □ bit vector: tipo que designa um conjunto de bits. Exemplo: "001100" ou x"00FF".
- Boolean
 - Assume valores true e false.
 - ☐ Útil apenas para descrições abstratas, onde um sinal só pode assumir dois valores



Escalares

- Character
 - □ VHDL não é "case sensitive", exceto para caracteres.
 - □ valor entre apóstrofes: 'a', 'x', '0', '1', ...
 - □ declaração explícita: character'('1'), pois neste caso '1' também pode ser 'bit'.
 - □ string: tipo que designa um conjunto de caracteres. Exemplo: "xuxu".
- Physical
 - □ Representam uma medida: voltagem, capacitância,
 - □ Tipos pré-definidos: fs, ps, ns, um, ms, sec, min, hr



Escalares

- Intervalos (range)
 - □ sintaxe: range valor_baixo to valor_alto range valor alto downto valor baixo
 - □ integer range 1 to 10 e NÃO integer range 10 to 1
 - □ real range 10.0 downto 1.0 e NÃO real range 1.0 downto 10.0
 - □ declaração sem range declara todo o intervalo
 - □ declaração range<> : declaração postergada do intervalo
- Enumerações
 - □ Conjunto ordenando de nomes ou caracteres.
 - □ Exemplos:
 - type logic_level is ('0', '1', 'X', 'Z');
 - type octal is ('0', '1', '2', '3', '4', '5', '6', '7');

25



JnB/CIC 116394 – Organização e Arquitetura de Computadores



Records

- estruturas semelhantes a "struct" em linguagem C
- coleção de elementos com tipos diferentes

```
type instruction is
  record
  op_code : processor_op;
  address_mode : mode;
  operand1, operand2: integer range 0 to 15;
end record;
```

- declaração: signal instrução: instruction;
- referência a um campo: instrução.operando1



UnB/CIC 116394 - Organização e Arquitetura de Computadores

Arrays

- coleção de elementos de mesmo tipo
 - □ type word is array (31 downto 0) of bit;
 - □ type memory is array (address) of word;
 - □ type transform is array (1 to 4, 1 to 4) of real;
 - □ type register_bank is array (byte range 0 to 132) of integer;
- array sem definição de tamanho
 - □ type vector is array (integer range <>) of real;
- exemplos de arrays pré definidos:
 - □ type string is array (positive range <>) of character;
 - type bit_vector is array (natural range <>) of bit;
- preenchimento de um array: posicional ou por nome
 - □ type a is array (1 to 4) of character;
 - posicional: ('f', 'o', 'o', 'd')
 - □ por nome: (1 => 'f', 3 => 'o', 4 => 'd', 2 => 'o')
 - □ valores default: ('f', 4 => 'd', others => 'o')

26



InB/CIC 116394 - Organização e Arquitetura de Computadores



Objetos

- Objetos podem ser escalares ou vetores (arrays)
- Referência em vetores:
 - vet é o vetor:
 - vet(3) é o elemento 3 no vetor;
 - vet(1 to 4) é um pedaço do vetor.
- Devem obrigatoriamente iniciar por uma letra, depois podem ser seguidos de letras e dígitos (o caracter "_" pode ser utilizado). Não são case sensitive.
- Constantes / Variáveis / Sinais



Constantes

- nome dado a um valor fixo
- consiste de um nome, do tipo, e de um valor (opcional, com declaração posterior)
- sintaxe:

```
□ constant identificador : tipo [:=expressão];
```

correto:

```
constant gnd: real := 0.0;
```

incorreto:

```
qnd := 4.5;
```

constantes podem ser declaradas em qualquer parte, porém é aconselhável declarar constantes frequentemente utilizadas em um package

UnB/CIC 116394 – Organização e Arquitetura de Computadores



31

Sinais

- Comunicação entre módulos.
- Temporizados.
- Podem ser declarados em entity, architecture ou em package.
- Não podem ser declarados em processos, podendo serem utilizados no interior destes.
- sintaxe:

signal identificador : tipo [restrição] [:=expressão];

exemplo

```
• signal cont : integer range 50 downto 1;
```

- signal ground : bit := '0';
- signal bus : bit vector;

Variáveis

- Utilizada em processos, sem temporização. Atribuição imediata.
- Sintaxe:

```
variable var id : tipo [restrição][:=expressão];
```

Exemplos

```
variable indice: integer range 1 to 50 := 50;
variable ciclo: time range 10 ns to 50 ns := 10ns;
variable memória : bit vector (0 to 7)
variable x, y : integer;
```

Expressões

Expressões são fórmulas que realizam operações sobre objetos de mesmo tipo.

□ Operações lógicas: and, or, nand, nor, xor, not

□ Operações relacionais: =, /=, <, <=, >, >=

□ Operações aritméticas: - (unária), abs

Operações aritméticas: +, -

Operações aritméticas: *, /

□ Operações aritméticas: mod, rem, **

□ Concatenação

Menor

PRIORIDADE

Maior

Questão: o que a seguinte linha de VHDL realiza: $X \le A \le B$?



Expressões

- Observações:
- Operações lógicas são realizadas sobre tipos bit e boolean.
- Operadores aritméticos trabalham sobre inteiros e reais. Incluindo-se o package da Synopsys, por exemplo, pode-se somar vetores de bits.
- Todo tipo físico pode ser multiplicado/dividido por inteiro ou ponto flutuante.
- Concatenação é aplicável sobre caracteres, strings, bits, vetores de bits e arrays.

Exemplos:

```
□ "ABC" & "xyz"
                   = "ABCxyz"
\square "1001" & "0011" = "10010011"
```

UnB/CIC 116394 – Organização e Arquitetura de Computadores



35

Comandos sequenciais

- Atribuição de variáveis
 - □ variable assignment statement ::= target := expression;
 - □ target ::= name | aggregate
- Variáveis não passam valores fora do processo na qual foram declaradas, são locais.
- As atribuições são sequenciais, ou seja, a ordem destas importa.



Comandos sequenciais

- VHDL provê facilidades de paralelismo entre diferentes processos e atribuição de sinais.
- Dentro dos processos pode-se especificar um conjunto de ações següenciais, executadas passo a passo. É um estilo de descrição semelhante a outras linguagens de programação.
- Comandos:
 - □ atribuição de variáveis.
 - □ if.
 - case.
 - □ for,
 - while.
 - □ wait

Comando If

if statement ::= if condition then sequence of statements

{ elsif condition then sequence of statements }

sequence of statements] end if:

- IMPORTANTE
- teste de borda de subida:
 - □ if clock'event and clock='1' then ...
- teste de borda de descida:

```
if clock'event and clock='0' then ...
```

 a sequência na qual estão definidos os 'ifs' implica na prioridade das ações.



UnB/CIC 116394 - Organização e Arquitetura de Computadores

Exemplo de "if"

exemplo onde a atribuição à variável T tem maior prioridade:

```
\begin{array}{ll} \text{if (x) then T:=A; end if;} & \text{if (z) then T:=C;} \\ \text{if (y) then T:=B; end if;} & \text{elseif (y) then T:=B;} \\ \text{if (z) then T:=C; end if;} & \text{elseif (x) then T:=A;} \\ \text{end if;} & \text{end if;} \end{array}
```

37

39

CASE

- É utilizado basicamente para decodificação.
- O bloco de controle é um grande case.

```
    case_statement ::=
        case expression is
            case_statement_alternative
            { case_statement_alternative }
            end case;
    case_statement_alternative ::=
            when choices =>
                sequence_of_statements
    choices ::= choice { | choice }
            choice ::=
            simple_expression
            | discrete_range
            | element_simple_name
            | others
```



UnB/CIC 116394 - Organização e Arquitetura de Computadores

UnB/CIC 116394 - Organização e Arquitetura de Computadores

Exemplo de "if"

Qual a implementação em hardware da seguinte sequência de comandos ?

```
process(A, B, control)
  begin
  if( control='1')
       then Z <= B;
      else Z <= A;
  end if;
  end process;</pre>
```

38

CASE

■ case element colour of

```
when red => -- escolha simples
    statements for red;
when green | blue => -- ou
```

statements for green or blue;

when orange to turquoise => -- intervalo
 statements for these colours;

end case;

case opcode of

```
when X"00" => perform_add;
when X"01" => perform_subtract;
when others => signal_illegal_opcode;
end case
```

CASE

Qual a implementação em hardware da seguinte sequência de comandos ?

UnB/CIC 116394 - Organização e Arquitetura de Computadores

UnB/CIC 116394 – Organização e Arquitetura de Computadores

```
process(A, B, C, D, escolha)
  begin
      case escolha is
      when IS_A => Z<=A;
      when IS_B => Z<=B;
      when IS_C => Z<=C;
      when IS_D => Z<=D;
      end case;
end process;</pre>
```

41

43

Loop - FOR

 next: interrompe a iteração corrente e inicia a próxima

```
outer_loop : loop
    inner_loop : loop
        do_something;
        next outer_loop when temp = 0;
        do_something_else;
    end loop inner_loop;
end loop outer_loop;
```

exit: termina o laço

```
for i in 1 to max_str_len loop
    a(i) := buf(i);
    exit when buf(i) = NUL;
end loop;
```

InB/CIC 116394 - Organização e Arquitetura de Computadores

UnB/CIC 116394 - Organização e Arquitetura de Computadores

Loop - FOR

- útil para descrever comportamento / estruturas regulares
- o for declara um objeto, o qual é alterado somente durante o laço
- internamente o objeto é tratado como uma constante e não deve ser alterado.

```
• for item in 1 to last_item loop
    table(item) := 0;
end loop;
```

42

Loop - FOR

Qual a função do laço abaixo ?

```
function conv (byte : word8) return integer is
variable result : integer := 0;
variable k : integer := 1;
begin
    for index in 0 to 7 loop
    if ( std_logic'(byte(index))='1')
        then result := result + k;
    end if;
        k := k * 2;
    end loop;
    return result;
end conv ;
```

Exercício: faça a conversão ao contrário.

Loop - While

```
while (index < length)
      and (str(index) /= ' ')
loop
      index := index + 1;
end loop;</pre>
```

45

UnB/CIC 116394 – Organização e Arquitetura de Computadores



Functions e Procedures

- Simplificam o código, pela codificação de operações muito utilizadas.
- Funções e procedures são declaradas entre a entity e o begin, ou no corpo de um determinado package.
- Utilizam os comandos seqüenciais para a execução do programa
- Procedures: permitem o retorno de vários sinais, pela passagem de parâmetros.
 - mult(A,B, produto);
- Functions: retornam apenas um valor, utilizando o comando return
 - produto <= mult(A,B);</pre>

F

nB/CIC 116394 - Organização e Arquitetura de Computadores

NULL

- serve, por exemplo, para indicar "faça nada" em uma condição de case.
- case controller_command is when forward => engage_motor_forward; when reverse => engage_motor_reverse; when idle => null; end case;


46

UnB/CIC 116394 – Organização e Arquitetura de Computadores



Functions e Procedures

Exemplo de procedure:



51

q <= state after prop delay;</pre>

-- implicit wait on reset, clock

end if:

end process;

elsif clock = true then state := not state;



JnB/CIC 116394 - Organização e Arquitetura de Computadores

Comandos concorrentes

- PROCESS
 - Conjunto de ações sequenciais
- Wait: suspende o processo, até que as condições nele incluídas sejam verdadeiras:
 - □ wait [sensitivity_clause][condition_clause][timeout_clause];
 - sensitivity_clause ::= on signal_name { , signal_name }
 - □ condition clause ::= until condition
 - □ timeout clause ::= for time expression
- Exemplo:

```
exemplo: process
begin
wait until a = '1' and b = '1';
q <= '1';
wait until a = '0' and b = '0';
q <= '0';
end process;
```

Não são permitidos componentes dentro de processos.

50



LINB/CIC 116394 - Organização e Arquitetura de Computadore



Comandos concorrentes

- ATRIBUIÇÃO DE SINAIS alu result <= op1 + op2;
- ATRIBUIÇÃO SELETIVA DE SINAIS

□ Tem semântica similar ao comando CASE em um processo





Comandos concorrentes

- ATRIBUIÇÃO CONDICIONAL DE SINAIS
 - construção é análoga a um processo com sinais na sensitivity list e um if-then-else para determinar o valor de mux_out.

```
mux_out <= 'Z' after Tpd when en = '0' else
    in_0 after Tpd when sel = '0' else
    in_1 after Tpd;</pre>
```

"mux_out" dependente dos sinais "en" e "sel".

 escreva a atribuição de "mux_out" em um processo com if-then-else