Disciplina: CIC 116394 – Organização e Arquitetura de Computadores – Turma A

Prof. Marcus Vinicius Lamar

Data da entrega do relatório 05/06/2017 até às 23h55

Laboratório 3 - CPU MIPS UNICICLO -

Objetivos:

- Treinar o aluno com a linguagem de descrição de hardware Verilog;
- Familiarizar o aluno com a plataforma de desenvolvimento FPGA DE2 da Altera e o software QUARTUS II;
- Desenvolver a capacidade de análise e síntese de sistemas digitais usando uma Linguagem de Descrição de Hardware;
- Apresentar ao aluno a implementação de uma CPU MIPS;

PARTE A: Apresentação do ambiente de desenvolvimento e interface com o processador

- 1) (0.0) Abra e compile o projeto do processador MIPS PUM v.4.7
 - a. Descreva o programa default carregado;
 - b. Carregue e execute na placa de desenvolvimento DE2-70;
- 2) (0.0) Teste o processador e suas interfaces com os arquivos de testes fornecidos (testeSIMPLES, testeVGA, testeTECLADO, testeLCD, testeRS232, testeSRAM, testeSINTETIZADOR, testeReadSD, testeIRDA);
- 3) (0.0) Dado o programa testeSYSCALLv4.s, inclua o Exception Handler SYSTEMv53.s no Mars.
 - a. Execute no Mars; (\$s7=0)
 - b. Execute no Mars usando o BitMap Display Tool; (\$s7=100)
 - c. Execute no processador MIPS da DE2-70; (\$s7=0)
- (1.0) Faça um diagrama de fluxo da rotina de tratamento de exceção presente no SYSTEMv53.s
- 5) (1.0) Execute no processador em FPGA o seu programa de desenho das bandeiras desenvolvido no Laboratório 1. Grave vídeos demonstrativos e disponibilize no YouTube com links no relatório.

PARTE B: Processador Uniciclo e FPU

- 6) (0.0) Abra e compile o projeto do processador MIPS PUM v.4.7.
 - a. Carregue o programa testeWAVEFORM.s;
 - b. Faça e análise a simulação por forma de onda;
- 7) (1.0) Analise o processador MIPS PUMv.4.7 UNICICLO desenhando o diagrama de blocos do Caminho de Dados usando a estrutura base vista em aula e a tabela verdade do Bloco Controlador,
- 8) (1.0) Crie um programa teste.s que verifique o correto funcionamento de TODAS as instruções da ISA implementada, teste usando simulação por forma de onda e pela implementação na DE2 (filme a execução de algumas).
- 9) (3.0) Modifique o processador de forma que a síntese ou não do Co-processador 1 (FPU) seja definida por apenas um parâmetro no início do arquivo TopDE.v `define FPU, maximizando a diferença entre os requisitos físicos (número de Elementos Lógico, número de Registradores, memória RAM e máxima frequência de clock) de ambas implementações. Quais foram os requisitos físicos obtidos com a FPU e sem a FPU?
- 10) (3.0) Implemente as instruções abaixo em conformidade com a ISA MIPS (livro See MIPS Run e Manual do MIPS):

ceil.w.s \$f1,\$f2 # ceiling single precision to word floor.w.s \$f1,\$f2 # floor single precision to word round.w.s \$f1,\$f2 # round single precision to word \$f1=(int) ceil(\$f2) \$f1=(int) floor(\$f2) \$f1=(int) round(\$f2)

- a. (1.0) Indique as modificações necessárias no caminho de dados
- b. (1.0) Indique as modificações necessárias no bloco de controle
- c. (1.0) Crie um programa teste que comprove o correto funcionamento das novas instruções.

2017/1