Tutorial Quartus - Modelsim-Altera

Este tutorial descreve os passos elementares para a descrição de um circuito em VHDL no Quartus e sua simulação utilizando Modelsim-Altera.

1. No Quartus, crie um projeto chamado soma e entre com a descrição do somador abaixo, armazenada no arquivo *soma.vhd*:

2. Crie um novo arquivo VHDL contendo um *test bench* para o circuito acima, *soma tb.vhd*:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
use ieee.numeric std.all;
ENTITY soma tb IS
END soma tb;
ARCHITECTURE soma arch OF soma tb IS
-- signals
SIGNAL a : STD LOGIC VECTOR (7 DOWNTO 0);
SIGNAL b : STD LOGIC VECTOR (7 DOWNTO 0);
SIGNAL result : STD_LOGIC_VECTOR(7 DOWNTO 0);
COMPONENT soma
     PORT (
           a : IN STD LOGIC VECTOR(7 DOWNTO 0);
           b : IN STD LOGIC VECTOR(7 DOWNTO 0);
           result : OUT STD LOGIC VECTOR (7 DOWNTO 0)
     );
END COMPONENT;
BEGIN
     il : soma
     PORT MAP (
           a \Rightarrow a
           b \Rightarrow b
           result => result
     );
```

- 3. Configurando a ferramenta e as definições de NativeLink no Quartus II
- a) Na opção **Assignments**, clicar **Settings**.
- b) Na lista Category, selecionar Simulation.




Figura 1. Configuração do ModelSim-Altera

- c) Na lista Tool Name, selecionar Modelsim-Altera.
 - a) Se precisar localizar a ferramenta:
 - 1. Cardápio Tools clicar Options...
 - 2. Em General selecionar EDA Tool Options
 - 3. No painel à direita, opção ModelSim-Altera, localizar o diretório onde foi instalado o ModelSim-Altera

- 4. Ex: C:\altera\12.1\modelsim_ase\win32aloem
- d) Se desejar executar simulação em nível de portas lógicas no Modelsim de forma automática depois da compilação do Quartus II, selecionar a opção *Run gatelevel simulation automatically after compilation*.
- e) Format output netlist deve ser VHDL
- f) Output directory pode ser o default: simulation/modelsim




Figura 2. Configurando um test bench.

- g) Criar um test bench para a simulação em NativeLink settings
 - a) Selecionar Compile testbench
 - b) Clicar botão **Test Benches**. Uma caixa de diálogo deve aparecer (figura 2).
 - c) Clicar **New**. A caixa de diálogo **New Test Bench Settings** aparece (figura 3).
 - d) Escolha um nome para o **test bench**: **tb**, por exemplo.
 - e) Defina o nome do módulo que contém o test bench: soma tb
 - f) Marcar a caixa "Use test bench to perform VHDL timing simulation"
 - g) No campo **Design instance name in test bench** colocar o *label* do comando *port map* que instancia o módulo a ser simulado: **i1**.
 - h) Selecione um valor adequado de tempo para encerrar a simulação em *End simulation*: neste caso, 20 ps.
 - i) Em **Test bench files** selecione o arquivo que contem o *test bench*, *soma tb.vhd*, e inclua-o no test bench (botão **Add**)
 - j) Clique ok em cada janela aberta.

Lance a simulação a partir do comando:

Tools → **Run Simulation Tool** → **RTL Simulation**

O ModelSim-Altera deverá ser automaticamente lançado. Para visualizar a forma de onda do resultado, selecionar a janela *Wave* para exibição:

View → Wave




Figura 3. Especificando o test bench.

A janela exibida na figura 4 deve ser visualizada.




Figura 4. Formas de onde geradas pelo ModelSim-Altera – janela wave.