

PLANO DE ENSINO 2017/1

CIC 116394

Organização e Arquitetura de Computadores

Turma A

5º Período: Bacharelado em Ciência da Computação

5º Período: Engenharia de Computação

6º Período: Engenharia Mecatrônica

Prof. Marcus Vinicius Lamar, Ph.D.

Disciplina: CIC 116394 – Organização e Arquitetura de Computadores

Prof. Marcus Vinicius Lamar Sala: Prédio CiC/Est A1-41/7 email:lamar@unb.br

Carga Horária: 60h

Créditos: 004-000-000-004 ideal: 004-002-000-006 real: 003-001-000-040

Horário: Segundas e Quartas das 14h00 às 15h50 Local: PJC BT-124 (Teóricas), LINF 05 (Práticas)

Em CIC-116394-Organização e Arquitetura de Computadores são vistos aspectos de construção de computadores, por meio do detalhamento da implementação de módulos componentes e da integração entre estes módulos. Aspectos ligados ao impacto da arquitetura sobre o desempenho computacional são abordados, permitindo que o estudante analise criticamente tanto as soluções implementadas em nível de máquina, quanto os aspectos de desempenho relacionados às implementações de soluções computacionais em diferentes arquiteturas.

Enquadramento:

Disciplina obrigatória básica para a área de Sistemas de Computação.

Pré-requisito: Circuitos Digitais, Sistemas Digitais 1 ou equivalente.

Disciplinas seguintes: Software Básico, Sistemas Operacionais, Arquiteturas Avançadas, Transmissão de Dados, Introdução à Programação Paralela, Processamento em Tempo Real, Sistemas Digitais Integrados.

Ementa:

"Desempenho de Processadores. Arquitetura do Conjunto de Instruções e Linguagem de Máquina. Aritmética Computacional. Organização e Projeto de Processadores (Uniciclo, Multiciclo e Pipeline). Hierarquia de Memória. Sistemas de entrada e saída. Introdução ao Multiprocessamento."

Objetivos:

- -Mostrar a relação entre hardware e software, focalizando conceitos que são as bases dos atuais processadores.
- -Apresentar os paradigmas organizacionais que determinam a capacidade e o desempenho de sistemas de computação.

Competência do Aluno:

Ao final do curso o aluno deverá entender o funcionamento de um sistema computacional e saber avaliar os fatores que determinam seu desempenho. Também terá adquirido conhecimentos de programação em linguagem *Assembly MIPS* e projetos básicos de hardware de microprocessadores.

Bibliografia Básica:

- 1. Patterson, D.A., Hennessy, J.L., **Computer Organization and Design The Hardware/Software Interface**, quinta edição, Morgan Kaufmann, 2013.
- 2. Patterson, D.A., Hennessy, J.L., **Organização e Projeto de Computadores A Interface Hardware/Software**, terceira edição, Editora Campus, 2005.

Bibliografia Complementar:

- 3. Harris, Sarah & Harris, David Digital Design and Computer Architecture, Morgan Kaufmann, 2015;
- 4. Hennessy, J.L., Patterson, D.A, **Arquitetura de Computadores Uma Abordagem Quantitativa**, terceira edição, Editora Campus, 2005;
- 5. Tanenbaum, A. S. Organização Estruturada de Computadores, Prentice/Hall do Brasil, 2006;

http://aprender.unb.br Disciplina: Organização e Arquitetura de Computadores - Turma A

senha: oacA

Programa da Disciplina

1º Módulo

- 1. Introdução
 - -Motivação, Conceitos e Histórico
 - -Arquiteturas Von Neumann x Harvard
- 2. Análise de Desempenho
 - -Fatores determinantes
 - -Avaliando desempenho
 - -Benchmarks
- 3. Arquitetura do Processador ISA
 - -Organização do Hardware
 - -Representação de Instruções
 - -Operações Lógicas, Aritméticas, Decisão, Acesso à Memória
- 4. Aritmética Computacional
 - -Representação Numérica
 - -Operações: Adição, Subtração, Multiplicação, Divisão
 - -Representação e Operações em Ponto Fixo e Ponto Flutuante

2º Módulo

- 5. Organização dos Processadores
 - -Processador Uniciclo: Caminho de Dados e Bloco de Controle
 - Estratégias de Temporização
 - -Processador Multiciclo: Caminho de Dados e Bloco de Controle
 - -Máquina de Estados Finitos
 - -Microprogramação
 - -Processador Pipeline: Caminho de Dados e Bloco de Controle
 - Hazards
- 6. Dispositivos Externos
 - -Exceções e Interrupções
 - Registrador de Causa
 - Interrupções Vetorizadas
 - Implementação nos processadores
 - -Memória
 - -Arquitetura Harvard Modificada
 - -Hierarquia de Memória
 - -Memória cache.
- 7. Introdução ao Multiprocessamento



Plano de Aulas

Dias		Segunda	Quarta
6/3	8/3	Racionamento	0) Apresentação – Introdução
13/3	15/3	1) Introdução, abstrações e histórico	2) Desempenho: Fatores
20/3	22/3	3) Desempenho: Medidas	4) Ling. de Máquina: Arquitetura MIPS
27/3	29/3	5) Ling. de Máquina: Assembly MIPS	6) Ling. de Máquina: Procedimentos
3/4	5/4	7) Ling. de Máquina: Recursividade e I/O	8) Arit. Computacional: Inteiros
10/4	12/4	9) Arit. Computacional: ULA	10) Arit. Computacional: Fracionários, IEEE 754
17/4	19/4	Lab 1A: Software – Simulador MARS – int	Lab 1B: Software – Simulador MARS – fp
24/4	26/4	Lab 2A: Hardware – Verilog	Lab 2B: Hardware – ULAs – int e fp
1/5	3/5	Feriado	1ª Prova
8/5	10/5	11) Outras Arquiteturas	12) MIPS Uniciclo: Unidade Operativa
15/5	17/5	13) MIPS Uniciclo : Unidade de Controle	Lab 3A: Computador MIPS
22/5	24/5	Lab 3B: MIPS Uniciclo	14) MIPS Multiciclo: Unidade Operativa
29/5	31/5	15) MIPS Multiciclo: Unidade de Controle	Lab 4: MIPS Multiciclo
5/6	7/6	16) MIPS Pipeline: Conceitos	17) MIPS Pipeline: Unidade Operativa e Controle
12/6	14/6	18) Exceção e Interrupção	Lab 5: MIPS Pipeline
19/6	21/6	19) Memória: Hierarquia	19.1) Memória: Cache
26/6	28/6	20) Multiprocessamento	2ª Prova
3/7	5/7	Prova Substitutiva	Apresentação dos Projetos

Avaliação:

 $P_I = 1^a \text{ Prova: } 03/05/2017$

 $P_2 = 2^a$ Prova: 28/06/2017 Média das Provas: $MP = \frac{P_1 + P_2}{2}$

Prova Substitutiva: 03/07/2017 Substitui qualquer uma das notas P_1 ou P_2

Média dos Laboratórios: $ML = \frac{1}{5} \left(\sum_{i=1}^{5} L_i \right)$

Projeto Aplicativo: Pr

Presença: 75% das aulas

Média Final: $MF = \begin{cases} \frac{P1+P2+ML+Pr}{4} & se \ MP \ge 5\\ MP & se \ MP < 5 \end{cases}$

 Menção

 SS (Superior)
 : 9,0 a 10,0 ;

 MS (Médio Superior)
 : 7,0 a 8,9 ;

 MM (Médio)
 : 5,0 a 6,9 ;

 MI (Médio Inferior)
 : 3,0 a 4,9 ;

 II (Inferior)
 : 0,1 a 2,9 ;

 SR (Sem Rendimento)
 : zero ou frequência < 75%.</td>