
## **Tutorial Ciclos Delta**

**Objetivo**: mostrar o passo a passo para realizar a descrição de um circuito VHDL em termos de portas lógicas e visualizar o resultado de sua simulação, tanto em termos de formas de onda quanto de ciclos Delta, com a ferramenta ModelSim.

**Circuito base**: o circuito a ser utilizado como exemplo consiste em uma porta XOR implementada em termos de operações NAND, como ilustra a figura abaixo.




Descrição dataflow em VHDL:


```
Arquivo delta.vhd
                                       Arquivo delta tb.vhd
library ieee;
                                       library ieee;
use ieee.std logic 1164.all;
                                       use ieee.std logic 1164.all;
entity delta is
                                       entity delta tb is
 port (
                                       end entity;
   x, y : in std_logic;
                                       architecture tb of delta tb is
          : out std logic
 );
                                         component delta is
                                          port (
end entity;
                                           x, y : in std_logic;
architecture dataflow of delta is
                                                  : out std logic );
 signal a, b, c : std logic;
                                         end component;
begin
                                         signal x, y, z : std logic;
 a \le x \text{ nand } y;
                                       begin
 b <= x nand a;
                                       delta ins: delta port map (x \Rightarrow x, y \Rightarrow y, z \Rightarrow z);
 c <= y nand a;
                                       drive: process begin
 z \le \bar{b} nand c;
                                               x <= '0'; y <= '0'; wait for 10 ps;
                                                x <= '1'; wait for 10 ps;
end dataflow;
                                               y <= '1'; wait for 10 ps;
                                              wait:
                                            end process;
                                       end tb;
```


## Criação do projeto no ModelSIM:

- 1. lançar o simulador
- 2. se abrir uma janela default, fechá-la
- 3.  $File \rightarrow New \rightarrow Project ...$ 
  - Project Name: xor2
  - navegar e escolher o diretório de trabalho
- 4. Inserir os arquivos acima no projeto *Create New File*
- 5. Compile → Compile All para compilar ambos arquivos
- 6. Iniciar a simulação:
  - Simulate → Start Simulation
  - Na janela com as bibliotecas que aparece, selecionar




- $work \rightarrow delta \ tb$
- o layout do ModelSIM deve mudar para o formato simulation
- 7. Abre-se uma aba *Sim* na janela de Projeto, como ao lado. Carregue o arquivo delta tb para simulação
- 8. Para selecionar os sinais a serem monitorados, selecione na aba *sim* a instância delta\_ins do módulo de forma a ter acesso aos seus sinais internos.
- Os sinais de entrada e saída do módulo, assim como os seus sinais internos são exibidos na janela *Objects*, ilustrado ao lado.
- 10. Selecionar os sinais todos os sinais, clique com o botão direito do mouse e adicione-os às janelas de formas de onda (Add Wave) e List (Add to → List → Selected Signals)
- 11. A janela List deve apresentar a simulação em termos de ciclos delta. A janela waveform mostra as formas de onda dos sinais sendo simulados.





12. A simulação pode ser controlada usando os sinais da barra de simulação:



13. Verificar e interpretar os ciclos delta da simulação.

