INFORME TÉCNICO LABORATORIO 2 - INF245

Héctor Chanampe - Isidora Villegas

1. **Análisis Técnico**
   Tabla de verdad completa

$A_{0:3}$	S_a	S_b	S_c	S_d	S_e	S_f	S_g
0000	**1**	**1**	**0**	**1**	**1**	**0**	**1**
0001	**0**	**0**	**1**	**0**	**0**	**1**	**0**
0010	**1**	**0**	**1**	**1**	**0**	**1**	**1**
0011	**1**	**0**	**1**	**1**	**1**	**1**	**0**
0100	**0**	**1**	**0**	**0**	**1**	**1**	**1**
0101	**1**	**1**	**0**	**1**	**0**	**1**	**1**
0110	**1**	**1**	**1**	**1**	**1**	**0**	**0**
0111	**1**	**0**	**0**	**0**	**1**	**1**	**0**
1000	**0**	**1**	**1**	**0**	**1**	**1**	**1**
1001	**1**	**1**	**1**	**0**	**1**	**0**	**1**
1010	**0**	**0**	**1**	**1**	**1**	**1**	**1**
1011	**1**	**1**	**0**	**1**	**1**	**1**	**1**
1100	**0**	**1**	**1**	**1**	**0**	**1**	**0**
1101	**1**	**0**	**1**	**0**	**1**	**1**	**1**
1110	**1**	**1**	**1**	**1**	**0**	**1**	**1**
1111	**1**	**0**	**0**	**1**	**1**	**0**	**1**

Mapas de Karnaugh para cada salida

S_a: $\overline{A_3}\,\overline{A_1}\,\overline{A_0} + A_2\overline{A_0} + A_2A_1 + A_3A_1 + A_3A_0$

$A_{0:1}$ \ $A_{2:3}$	00	01	11	10
00	1	0	1	1
01	0	1	1	1
11	0	1	1	1
10	0	1	1	0

S_b: $\overline{A_3}\,\overline{A_2} + \overline{A_3}\,A_1 + \overline{A_2}A_1\overline{A_0} + A_3\overline{A_1}A_0$

$A_{0:1}$ \ $A_{2:3}$	00	01	11	10
00	1	0	0	0
01	1	1	0	1
11	1	0	0	1
10	1	1	1	0

S_c: $A_3\overline{A_1}\,\overline{A_0} + \overline{A_3}A_2 + \overline{A_2}A_0$

$A_{0:1}$ \ $A_{2:3}$	00	01	11	10
00	0	1	1	1
01	0	0	0	1
11	1	1	0	1
10	1	1	0	1

S_d: $\overline{A_3}\,\overline{A_1}\,\overline{A_0} + A_2\overline{A_1} + \overline{A_3}A_2 + \overline{A_3}A_1A_0 + A_2A_0 + A_3\overline{A_2}A_1\overline{A_0}$

$A_{0:1}$ \ $A_{2:3}$	00	01	11	10
00	1	0	1	1
01	0	1	0	1
11	1	0	1	1
10	0	0	1	1

$A_0A_1A_2A_3A_4\overline{A_0A_1A_2A_3A_4}$

$$S_e : \overline{A_0}\,\overline{A_2}\,\overline{A_3} + \overline{A_0}A_1A_2 + A_2A_3 + A_0A_3 + A_0\overline{A_1}$$

$A_{0:1}$ \ $A_{2:3}$	00	01	11	10
00	1	0	1	0
01	1	0	1	1
11	0	1	1	0
10	1	1	1	1

$$S_f : A_0\overline{A_3} + \overline{A_1}A_2 + A_1\overline{A_2} + \overline{A_0}A_3$$

$A_{0:1}$ \ $A_{2:3}$	00	01	11	10
00	0	1	1	1
01	1	1	1	0
11	1	1	0	1
10	1	0	1	1

$$S_g : \overline{A_3}\,\overline{A_1} + \overline{A_2}A_1\overline{A_0} + A_3A_0 + A_2A_0 + \overline{A_1}A_0$$

$A_{0:1}$ \ $A_{2:3}$	00	01	11	10
00	1	0	0	1
01	1	1	0	0
11	0	1	1	1
10	1	1	1	1

Explicación del proceso de simplificación

- S_a: $\overline{A_3}\,\overline{A_1}\,\overline{A_0} + A_2\overline{A_0} + A_2A_1 + A_3A_1 + A_3A_0$
  - Aplicando distributiva: $\overline{A_3}\,\overline{A_1}\,\overline{A_0} + A_2(\overline{A_0} + A_1) + A_3(A_1 + A_0)$
  - Se utiliza una compuerta NOR en $\overline{A_3}\,\overline{A_1}\,\overline{A_0} = \overline{A_3 + A_1 + A_0}$
  - S_a: $\overline{A_3 + A_1 + A_0} + A_2(\overline{A_0} + A_1) + A_3(A_1 + A_0)$
- S_b: $\overline{A_3}\,\overline{A_2} + \overline{A_3}\,A_1 + \overline{A_2}A_1\overline{A_0} + A_3\overline{A_1}A_0$
  - Aplicando distributiva: $\overline{A_3}(\overline{A_2} + A_1) + \overline{A_2}A_1\overline{A_0} + A_3\overline{A_1}A_0$
  - Se utiliza compuerta NOR en $\overline{A_2}A_1\overline{A_0} = A_1(\overline{A_2 + A_0})$
  - S_b: $\overline{A_3}(\overline{A_2} + A_1) + A_1(\overline{A_2 + A_0}) + A_3\overline{A_1}A_0$
- S_c: $A_3\overline{A_1}\,\overline{A_0} + \overline{A_3}\,A_2 + \overline{A_2}\,A_0$
  - Se utiliza compuerta NOR en $A_3\overline{A_1}\,\overline{A_0} = A_3(\overline{A_1 + A_0})$
  - S_c: $A_3(\overline{A_1 + A_0}) + \overline{A_3}\,A_2 + \overline{A_2}\,A_0$
- S_d: $\overline{A_3}\,\overline{A_1}\,\overline{A_0} + A_2\overline{A_1} + \overline{A_3}\,A_2 + \overline{A_3}\,A_1A_0 + A_2A_0 + A_3\overline{A_2}A_1\overline{A_0}$
  - Aplicando distributiva:
    S_d: $\overline{A_3}\,\overline{A_1}\,\overline{A_0} + A_2\,(\overline{A_1} + \overline{A_3} + A_0) + A_1(\overline{A_3}\,A_0 + A_3\overline{A_2}\,\overline{A_0})$
- S_e: $\overline{A_0}\,\overline{A_2}\,\overline{A_3} + \overline{A_0}A_1A_2 + A_2A_3 + A_0A_3 + A_0\overline{A_1}$
  - Aplicando distributiva para $\overline{A_0}$: $\overline{A_0}\,(\overline{A_2}\,\overline{A_3} + A_1A_2)$
  - Aplicando distributiva para A_0**:** $A_0\,(A_3 + \overline{A_1})$
  - Agrupamos los resultados y obtenemos la función final:
    S_e: $\overline{A_0}\,(\overline{A_2}\,\overline{A_3} + A_1A_2) + A_2A_3 + A_0\,(A_3 + \overline{A_1})$
- S_f: $A_0\overline{A_3} + \overline{A_1}A_2 + A_1\overline{A_2} + \overline{A_0}A_3$
  - Notamos que la función se puede simplificar mediante dos compuertas XOR, por lo que queda de la siguiente forma:
    S_f: $(A_0 \oplus A_3) + (A_1 \oplus A_2)$
- S_g: $\overline{A_3}\,\overline{A_1} + \overline{A_2}A_1\overline{A_0} + A_3A_0 + A_2A_0 + \overline{A_1}A_0$
  - Aplicando compuerta NOR en: $\overline{A_3}\,\overline{A_1} = \overline{A_3 + A_1}$, $\overline{A_2}A_1\overline{A_0} = A_1(\overline{A_2 + A_0})$
  - Aplicando distributiva para A_0**:** $A_0(A_3 + A_2 + \overline{A_1})$

- $S_g: \overline{A_3 + A_1} + A_1(\overline{A_2 + A_0}) + A_0(A_3 + A_2 + \overline{A_1})$

2. Implementación

Dadas la expresiones simplificadas se originan los siguientes circuitos; todos con 4 INPUTS correspondientes a los bits $A_3A_2A_1A_0$, unidos a compuertas lógicas y posteriormente conectado a un pin en modo OUTPUT.

Después de haber obtenido las funciones minimizadas por el mapa de karnaugh decidimos ocupar álgebra de boole para simplificar aún más el sistema y poder reducir lo máximo posible el costo del circuito, reduciendo significativamente la cantidad de compuertas utilizadas. El desarrollo se puede ver en el ítem anterior de este informe. Además de esto decidimos desarrollar los subcircuitos por separado por temas de orden y simplificación del sistema, después todos los subcircuitos son usados para conformar el circuito main del trabajo.

S_a:



S_b:



S_c:



S_d:



S_e:



S_f:



S_g:



Circuito final: Siendo este el ‘main’ de todo el decodificador, une los 7 subcircuitos correspondientes a cada segmento del display con sus entradas correspondientes de 4 bits y una salida única por cada uno de ellos. Con el objetivo de mantener un orden se diseñó con un formato ordenado que ayuda visualmente a entender cada conexión.


A0
A1
A2
A3
x1
x1
x1
x1
A0
A1
A2
A3
G
A3
A2
A1
A0
F
A3
A2
A1
A0
A
A3
A2
A1
A0
B
A0
A1
A2
A3
E
A0
A1
A2
A3
D
A0
A1
A2
A3
C

3. **Validación**

Lo mostrado a continuación serán las combinaciones de 4 bits en el circuito ‘main’.

1. Sala vacía (El DM solo quería asustarlos)



2. Sala con un gobling que tiene un gran arma



3. Dos caminos (ambos llevan a una trampa mortal)



4. Tres pociones (pueden saber a vino o veneno)



5. Cuatro trampas que son casi indetectables



6. Cinco esqueletos bailando



7. Seis dados de daño por caída libre



8. Siete npcs con nombres sospechosamente malévolos



9. Ocho mímicos (hasta la puerta era un mímico)



10. Nueve turnos paralizados por un hechizo



11. El clérigo sufre un maleficio que no le permite lanzar magia



12. El bardo trata de seducir la puerta (antes pasó varias veces)



13. Un solo cofre en la sala (quizás sea un mímico)



14. Un dragón anciano (vayan preparando sus nuevos personajes)



15. El DM sonríe malévolamente



16. El grupo muere de la forma más estúpida imaginable



Tabla de verificación con todas las pruebas realizadas

Prueba	Input (A3 A2 A1 A0)	Segmentos en logisim	Coincide
0	0000	1101101	SI
1	0001	0010010	SI
2	0010	1011011	SI
3	0011	1011110	SI
4	0100	0100111	SI
5	0101	1101011	SI
6	0110	1111100	SI
7	0111	1000110	SI
8	1000	0110111	SI
9	1001	1110101	SI
10	1010	0011111	SI
11	1011	1101111	SI
12	1100	0111010	SI
13	1101	1010111	SI
14	1110	1111011	SI
15	1111	1001101	SI