
Prova_1

Nome: Hércules Ismael de Abreu Santos


Matrícula: 16/0124450

Respostas


- 1. Código no repositório
- 2. Código no repositório
- 3. -----
- 4. As imagens abaixo mostram a simulação com entradas produzidas no MATLAB. A primeira saída da solução é apresentada com 210 ns de execução. O intervalo entre o primeiro resultado, e o segundo é de 190 ns, como se pode ver na imagem. A latência portanto é de 190 ns. Já o throughput é de 27 bits para cada 190 ns, ou aproximadamente 142 bits/us.



A segunda imagem mostra o instante em que as últimas entradas são inseridas, gerando a última saída, considerando os 100 estímulos criados no MATLAB. Vemos que o tempo total de execução é de 19,02 us.




5. O report de timing segue abaixo:



A máxima frequência de operação, que foi a utilizada na imagem acima, foi de 50 MHz, considerando-se um output delay de 4 ns, e um input delay de máximo de 2 ns e mínimo de 1 ns.


6. Seguem abaixo as tabelas de consumo de recursos:



| 2. | . Slice | Logic Dist | ribut | ion | | | | | | | |
|---|--|--|--|--------------|----------------------|---------|-----------|-----------------|----------------|---------------|-----------|
| | | | | | | | | | | | |
| +- | | | | | | | | | + | | |
| ļ. | | | ite T | | | | - | - | Available + | - | - |
| i | Slice | | | | | | 456 | 0 | 8150 | 5.60 | I |
| 1 | SLIC | CEL | | | | | 295 | 0 | I | I | I |
| | SLIC | | | | | | 161 | 0 | • | I | I |
| | | Logic | | | | | 1572 | - | • | 7.56 | l |
| | | ng 05 output | - | | | | 0 | • | - | l | |
| | | ng 06 output | _ | | | | 1149 | • | l | l | ! |
| | | ng 05 and 06 | | | | | 423 | • | | 1 0 00 | l |
| | | s Memory as Distribu | ted P | 7.M | | | 0 | | | 0.00 | l I |
| | | as Shift Re | | | | | I 0 | - | • | | I I |
| | | as Shift Re Lip Flop Pai | _ | _ | | | I 302 | • | • | 1.45 | I I |
| | | ly used LUT- | | irs | | | 1 49 | | 20000 | 1 1.15 | l I |
| | | -FF pairs wi | | | LUT c | output | | • | | <u>'</u> | i |
| | | -FF pairs wi | | | | | | | I | i | i |
| | | _ | | | - | _ | 16 | | I | i | i |
| * | | су | | | | | + | • | regarding c | + ontrol s | ets. |
| 3. | Note: . Memor | Review the | Contr | ol Sets Re | eport | t for m | +ore info | ormation | • | +ontrol s | + ets. |
| 3. | Note: . Memor | Review the | Us | ol Sets Re | + d <i>I</i> | t for m | +ore info | ormation | • | +ontrol s | + ets. |
| 3. | Note: Memor Si Block | Review the | Contr | ol Sets Re | + d <i>I</i> | t for m | ore info | ormation | • | +ontrol s | t ets. |
| 3 | Note: Memor Si Block 1-FF pairs 1-FF pairs ac Control | Review the | Contr | ol Sets Re | +d 1 | Availab | ore info | ormation | • | +ontrol s | t ets. |
| 3 | Note: Memor Si Block 1-FF pairs 1-FF pairs ac Control | Review the | Contr | ol Sets Re | +d 1 | Availab | ore info | ormation | • | +ontrol s | t ets. |
| 3 | Note: Memor Si Block r-FF pairs r-FF pairs ac Control : Review th | Review the | Contr | ol Sets Re | +d 1 | Availab | ore info | ormation | • | +ontrol s | + ets. |
| 3. +- LUT LUT Unique | Note: Memor Si Block r-FF pairs r-FF pairs ac Control : Review th | Review the | Contr | ol Sets Re | +d 1 | Availab | ore info | ormation | • | +ontrol s | t ets. |
| 3 | Note: Memory Si Block I-FF pairs I-FF pairs is ac Control : Review th | Review the | Contr | ol Sets Re | +d 1 | Availab | ore info | ormation | • | +ontrol s | t ets. |
| 3. + LUT LUT Uniqu Memo | Note: Memory Si Block I-FF pairs I-FF pairs is ac Control : Review th | Review the sty | Contr | ol Sets Re | +d 1 | Availab | ore info | ormation | • | +ontrol s | t ets. |
| 3 + LUTT Uniqu Note: Memo | Note: Memory Si Block I-FF pairs I-FF pairs is (Control) Review th Ory Site Type k RAM Tile #B36/FIFO* #B18 RAMB18E1 on | Review the sty control sets Report to the set of the se | Contr Us Us Us Us In the second se | ol Sets Re | + d I + D | Availab | ore info | + il% + | • | | |
| 3. +- LUT LUT Uniqu Note: Memo | Note: Memory Si Block I-FF pairs I-FF pairs is (Control) Review th Ory Site Type k RAM Tile #B36/FIFO* #B18 RAMB18E1 on | Review the sty control sets Report to the set of the se | Contr Us Us Us Us In the second se | ol Sets Re | + d I + D | Availab | ore info | + il% + | regarding c | | |
| 3. +- LUTI LUT | Note: Memor Si Block FF pairs FF p | Review the sty control of the Type RAM Tile With one unused LUT with one unused Flig Sets e Control Sets Report Used Fixed 1 0 0 0 0 0 0 0 0 1 2 0 1 2 0 1 1 0 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 0 1 1 | Output Out | ol Sets Re + | + d I + D | Availab | ore info | + il% + | regarding c | | |
| 3. LUT LUT Uniqu Note: Memo | Note: Memor Si Block I-FF pairs FF pairs | Review the sty control sets Report to the set of the se | Output Out | ol Sets Re + | + d I + D | Availab | ore info | + il% + | regarding c | | |

| Site Type Used Fixe | | | | | | |
|-----------------------------|-----|-----|------------|-------|-------|--|
| DSPs 3 | o i | | | • | | |
| DSP48E1 only 3 | | I | I | | | |
| IO and GT Specific | | - | | | | |
| Site Type | - | | - | | | |
| Bonded IOB | 20 | 20 | Ī | 106 | 18.87 | |
| IOB Master Pads | | | • | | | |
| | | l . | | 10 | | |
| | | | | | | |
| | • | 1 0 | • | | 0.00 | |
| _ | • | 1 0 | | | 0.00 | |
| OUT FIFO | 1 0 | - | | | 0.00 | |
| IN FIFO | 1 0 | • | | | 0.00 | |
| IDELAYCTRL | i 0 | | • | | 0.00 | |
| | 0 | | T. Control | 104 I | 0.00 | |
| | 0 | - | i | 2 | 0.00 | |
| PHASER_OUT/PHASER_OUT_PHY | | | I . | 20 | 0.00 | |
| PHASER IN/PHASER IN PHY | | | İ | 20 | 0.00 | |
| IDELAYE2/IDELAYE2 FINEDELAY | | | I | 250 | 0.00 | |
| IBUFDS_GTE2 | | 0 | T. | 2 | 0.00 | |
| ILOGIC | 0 | 0 | İ | | | |
| ILUGIC | | | | | 0.00 | |

7. Abaixo segue o report de consumo de energia:



A potência total consumida é de 0.079 W, a potência dinâmica é de 0.007 W, e a potência estática é de 0.072 W.