lema 9: Jerasquia de memoria

1 Memoria caché

Baja capacidad, alta velocidad Miss: dato no se encuentra 1.1 Memoria caché CPU moderna - dijerentes niveles de caché.

- · Obligatorio: el primer acceso a cualquier artículo es una falta.
- . Por capacidad: expulsar artícula para hacer sitio a otros.
- · Por conflicto: el esquema de mapeo desplaza articular citiles Para desplazar otros artículos - Jallos en el Juturo.
- 1. 2 Principio de localidad
 - . do calidad espacial: cuando se acceda a un lugar se accede también a les lugares cercanos.
 - · do calidad temporal: accesos a una misma dirección agrupados en el tiempo.

Hit Rate = Hit Accesses supold M & Lagraning Total accesses.

1.3 Blaques de caché (tamaño de una potencia de 2)

Tamaño de bloque: número de palabras.

- . Pequeño: transferencia más rápida, disminuye hit rate
- Grande: mais datos mejoras hit rate entrandatos pococitiles.
- secuencial: mejor aumentar el tamaño del bloque.
 - 1.4 deceso a la información.
 - La Alapietmas de reemplate - Acceso de lectura : el procesador demanda información.
 - · Aciertos (hiti): binformación se transfiere desde la caché.
 - · Jallo (muses): transferencia de información desde la memoria central.

Tornica direct-load: Transerencia a CPU y caché en paralelo.

- Acceso de escritura: con dalog de orbas neigras de deixomettile
 - - * \X/rite Through: da modificación se realiza en ambos memorias.
 - * Write-Back: el bloque se marca como modificado de actualiza y se sustituye. I subject identil a postalogues acordados

· Fallos:

- · Escritura directa en la memoria central. Unignación sin escritura)
- · Carge de bliques en la caché (dignación de excritura)

1.5 Prejetching

· Coultar latercia de memoria cuando hay un jalla carga bloques en cache artes de ser solicitados.

Enjoques,

Perjetch on miss: recupera el bloque i+1 cuando al acceder a i da Jallo.

1.6 Organización de la información de la memoria caché

· Bits de control:

- Etiqueta: marca identificación en el directorio.

- Dotos válidos: indica si la información puede sercitilizada ono.

- Datos modificados: indica si de ha de reescribir la información antes de reemplazor la memoria en la caché

· Bits de información: datos o instrucciones.

1.7 Correspondencia: relación entre bloques de caché y bloques de memorio.

· Caché completamente asociativa: Principal -> N bloques · Maidware caro T Hitrade Caché -> M bloques · Muy lento.

- Cuché de mapeo: cada bloque tiene una posición jija en la caché Bloque de caché: (Bloque de memoria) MOD (M- bloques caché)

- Cuché asociativa por conjuntor: cada bloque tiene un conjunto predefindo.

1.8 Algoritma de reemplazo

- Meatorio
- FIFO
- (LRU) Menos usado recientemente

2 Diseño de Sistemas de memoria para memoria caché.

2.1 Memorias de gran ancho de palabra.

VI transferencia 1 tamaño de palabra Más caro

2.2 Memorias entrelazadas: Palabros consecutivas - deferentes módulos o latencia Initel: evitable

Initel: sustituedo

antosco ser

ando

Respudiciól.

3 Memoria virtual

Memoria principal - caché para memoria tecundaria

3 à Direccioner virtuales y físicas: rango de direcciones mayor. Programas - disecciones virtuales Memoria - disecciones físicas. Memoria (mapeo): correspondencia entre direcciones físicas y virtuales.

3.3 Memoria paginada:

· Dirección: ri pagina virtual y desplazamiento de pagina.

· Pango de direcciones -> dividido en páginas.

· Marco de pagina - memoria fírica suficientemente grande para contener una pagina.

Mango de direcciones: se divide en segmento de tamaño variable 3.4 Memoria regmentada:

3.5 Políticas de sustitución. Seleccionar que pagina reemplazar y cual recuperar Algoritmon FIFO

3.6 Protección de la información. Un programa nodebe de puder modificar datos o instrucciones de otro.