Tema 8: Diseño de placas de memoria.

RAM

Acceso aleatorio y volatilidad (la injo se pierde si se apaga el PC) [N linear de dirección; dinea bits, dinea de palabra, vilinea datos. laineas de control.

(SRAM) RAM estática

I velocidad I consumo I integración. Cel da básica - Slip-Jlop (biestable)

- Ciclo de lectura = selección chip + operación de lectura (t ciclo lectura toceso dirección t occeso dirección

- Cido de escritura = selección chip + operación de escritura / " selección chip (WR)

RAM dirámica (DRAM)

- · A transistor por celda de memoria
- El condensador se des carga gradualmente con el tiempo.
- dectura destructiva. Rejecto implicito.

/RAS - selectionar Jula en la memoria.

- / CAS seleccionar una columna de lajila para leer o escribir.
- / WE determinar si la operación es de lectura o escritura.
- 1 OE controla la salida a los pins de entrada 1 salido.

de acceso a datos.

- Acceso paginado: acceso consecutivo a una jila de delda completa (página)
 RAS activo.
- => 2m= 11 módulos - Memoria intercalada: 2n=Npalabras => a

Ciclos de refresco: tiempo máximo entre 2 accesos consecutivos a filas de memoria.

- Refresco por rájagas: la actualización de las filas se realiza mediante cidos consecutivos. (CPU se detiene)
- Refresco intercalado: los cidos de refresco se generan dentro de los cidos de lectura/escritura. -> evitar interferencias.
- o RAS only refresh: se adoca una dirección de fila en las líneas de dirección y luego se descarta el RAS. CAS no se activa para evitar operación de lectura.
- o didden refresh: refresco integrado en un cido de lectura.

RAM no volátil sirranger ab manalquela manal : & emil

ROU: memoria solo de lectura.

EPROU: ROM que so borra mediante UV.

EEPROU: ROU electrónicamente borrable y programable.

Memoria Jlash: puertas NOR · NAND.

Diseño de placas de memoria

[Capacidad de un circuito = Member Of Achresses x Word Size

- aganización: conjunto de circuitos dipuestos en Julas y columnas. · Filas: según la tarjeta de memoria y tamaño del circuito.

· Columnas: según bus de datos y memoria circuito.

Almacenar palabra de Sig endian: dirección = MIB] dittle endian: dirección = 25 B

Mapas de memoria

organización incluye:

sections destructions. . . Repende implication.

· Rango de direccionamiento. · Tamaño de palabra (8.16, 32, 64)

si tamaño > > lineas de control adicionales.

Mapa de memoria: distribución de direcciones por módulos o chips de memoria.

dos módulos que pueden direccionarse se dificio uy en en el rango Jísico de direcciona.

· dineas menos significativas: selección de celdas.

· dineas más significativas: selección de circuitor

Decodificación de direcciones -> seleccionar un dispositivo a la vez. ESTADO DE ALTA IMPEDANCIA: salidas apagadas.

Decodo) icadores de direcciones:

· Marduare externo para guantizar acceso a un solo dispositivo.

اطلاططه وإنعان والعاص شالد

Construcción mapas de memoria.

Parte Jija: modulo / chip in asha as as 200 200 200 la showshow your Parte variable: ubicación de la memoria en el módulo.