

Arquitetura alvo

Modelo Parte Operativa–Parte Controle


Israel da Silva Felix de Lima

Matrícula: 20261026501


Prof.: Dr. Márcio Eduardo Kreutz

DIM0885 - PROJETOS DE SISTEMAS EM CHIP

Capítulo 4 · Suzim, 1989



Síntese exige um alvo geral o bastante e restrito o bastante




O capítulo 3 já delimitou o recorte: circuitos algorítmicos de aplicação específica.

Todo passo decide o próximo passo e transforma dados

Algoritmo: AND Serial

```
Z := TRUE
for i = 1 to N do
  if xi = FALSE then
    Z := FALSE
  else
    Z := Z AND xi
  end_if
  avançar para i + 1
end_for
```

- Cores **azuis** representam controle/sequenciamento.
- Cores **verdes** representam ações operativas.



Nota: No exemplo das figuras 4.1–4.2: C e S. No modelo geral: Co e St.

Refinar torna cada ação realizável

Algoritmo Original (Alto Nível)

```
z := TRUE
for i := 1 to n do
  z := z AND xi
enddo
```



1. emitir Ready e esperar start;
2. fazer $Z := \text{TRUE}$;
3. fazer $i := 1$;
4. testar $i > n$; se $i \leq n$, fazer $Z := Z \text{ AND } x_i$;
5. incrementar i e retornar ao teste.

Regra: Ações separadas por vírgula são executadas em paralelo.

A máquina emite quatro comandos e recebe uma condição

Máquina de Estados Sequencial

E1: se **start = 1**, ir a **E2**; se **start = 0**, permanecer em **E1**

- Nota: **Ready = 1** somente neste estado (**E1**)

E2: emitir **C1** e ir a **E3**

E3: emitir **C4** e ir a **E4**

E4: se **S = 1**, voltar a **E1**; se **S = 0**, emitir **C3** e ir a **E5**

E5: emitir **C2** e voltar a **E4**

Interface: Sinais de Comando e Condição

Este exemplo utiliza uma interface composta por quatro elementos do vetor de comandos (sinais) e uma condição:

C1 — $Z := \text{TRUE}$

C2 — incrementar i

C3 — $Z := Z \text{ AND } xi$


C4 — $i := 1$

S — $(i > n)$ (Condição de Parada)

Convenção das figuras 4.1 e 4.2; a prosa da p. 29 troca C2 e C4.

Separadas, PC e PO falham de modos complementares

Arquitetura do Exemplo (PC-PO)



4 comandos (C1..C4) + 1 condição (S) neste exemplo

Roteiro da Demonstração

- 1. PC sozinha** → Trava e espera pela condição **S** que nunca muda.
- 2. PO sozinha** → Executa livremente, mesmo sob comandos sem sentido.
- 3. PC + PO** → Ciclo fechado de decisão–execução operacional.
- 4. Reescalamento (Compromisso Área–Tempo)** para **n = 6**:
 - Original: **5 estados / 15 ciclos** (sequencial puro)
 - Otimizado: **3 estados / 8 ciclos** (execução paralela)

DEMONSTRAÇÃO AO VIVO · [demo_pc_po.html](#)

Teclas de Atalho: [1/2/3] Mudar Vistas | [S] Start/Iniciar | [Espaço] Passo a Passo | [V] Alternar 5/3 estados | [R] Reset/Zerar

O mesmo exemplo revela quatro decisões de projeto

01

Independência entre variáveis → paralelismo

Possibilita a redução significativa do número total de estados e ciclos de clock na execução.

02

Mesma PC para palavras maiores → redimensionamento da PO

A estrutura de controle permanece idêntica, escalando apenas a largura dos caminhos de dados.

03

Forma da descrição condicional a implementação

O modo como o algoritmo inicial é estruturado determina diretamente os limites físicos do hardware sintético.

04

Decomposição PC–PO pode ser aplicada recursivamente


Blocos complexos da PO podem ser subdivididos internamente em suas próprias sub-unidades de controle e dados.

Síntese do Compromisso Área-Tempo

“Mais recursos independentes favorecem paralelismo; compartilhar operadores reduz área e pode aumentar os ciclos.”

A Parte Operativa guarda, transforma e movimenta dados

Estrutura Interna & Fluxo de Sinais



Diretrizes de Projeto

Operação Elementar: Duas leituras simultâneas e uma escrita descritas pela expressão $A \leftarrow B @ C$ definem os requisitos mínimos de portas de acesso.


Compartilhamento: O uso de barramento multiplexa os recursos no tempo, embora conexões dedicadas possam coexistir para acelerar caminhos críticos.

Escalabilidade: O conceito de *bit-slice* funciona como uma hipótese construtiva robusta ao projetar caminhos para palavras com mais de um bit.

REQUISITO DE HARDWARE - "Conexões são um item oneroso."

O controle troca irregularidade por estrutura

Estrutura Canônica do Controle (Fig. 4.5)



Legenda: Representação genérica do circuito de controle. O texto adota a ROM como realização canônica estruturada para eliminar a lógica irregular.

Cinco Variações Arquiteturais

- a. **Seq. Incremental:** Contador para sequências fixas longas.
- b. **Substituição de Bit:** Condições alteram parte do endereço.
- c. **Cálculo Condicional:** Entradas selecionam ou validam comandos.
- d. **PLA em vez de ROM:** Vantagem em tabelas esparsas, rigidez geométrica.
- e. **Hierarquia:** Máquina mestre comanda menores. Ex: M68000.

REQUISITO DE HARDWARE · “Cada variável ligada diretamente à ROM dobra o espaço de endereçamento.”

O arcabouço sobrevive porque separa quando de como

Capítulo 4

- **Fluxo Fundamental:** PC sequencia; PO executa ações.
- **Compromisso Espaço-Tempo:** Paralelismo e compartilhamento de operadores.
- **Estratégias de Controle:** Controle por portas, PLA ou ROM.
- **Abstração Estrutural:** Decomposição recursiva e arborescência de sistemas.

Leitura contemporânea do apresentador (Interpretação)

- **Abstração FSMD:** Controlador + datapath como aproximação conceitual.
- **Fluxo de HLS:** Escalonamento e alocação de recursos em alto nível.
- **Implementação Física:** Escolhas entre lógica distribuída, memória e recursos do alvo.
- **Integração de Sistemas:** Composição hierárquica e interconexão em sistemas integrados modernos.

CONCLUSÃO • “A arquitetura alvo é um arcabouço que pode ser aplicado recursivamente.”

Obrigado!