





LLVM中的RISC-V向量扩展支持

PLCT实验室 张尹

2019/12/15

目录

- 1 背景介绍
- 2 向量扩展的汇编实现
- 3 汇编器测试
- 4 后续工作

目录

- 1 背景介绍
- 2 向量扩展的汇编实现
- 3 汇编器测试
- 4 后续工作





LLVM中的RISC-V向量扩展支持

LLVM的RISC-V后端目前还没有对向量扩展的支持。

我们计划实现LLVM中的RISC-V向量扩展的支持。

目前我们已经基本完成了RISC-V向量扩展指令的汇编支持,后续会进一步对LLVM实现完整的RISC-V向量扩展支持。

本次报告主要阐述RISC-V向量扩展的汇编代码实现与后续向量扩展支持所需的相关工作。





RISC-V向量扩展简介

我们的汇编实现基于 RISC-V向量扩展的稳 定版本v0.7.1.

Base	Version	Status
RVWMO	2.0	Ratified
RV32I	2.1	Ratified
RV64I	2.1	Ratified
RV32E	1.9	Draft
RV128I	1.7	Draft
Extension	Version	Status
Zifencei	2.0	Ratified
Zicsr	2.0	Ratified
M	2.0	Ratified
A	2.0	Frozen
F	2.2	Ratified
D	2.2	Ratified
Q	2.2	Ratified
C	2.0	Ratified
Ztso	0.1	Frozen
Counters	2.0	Draft
L	0.0	Draft
B	0.0	Draft
J	0.0	Draft
T	0.0	Draft
P	0.2	Draft
V	0.7	Draft
N	1.1	Draft
Zam	0.1	Draft


模块化的RISC-V指令集

向量扩展 "V"






RISC-V向量扩展寄存器



32个向量寄存器



5个控制与状态寄存器





RISC-V向量扩展指令

共662条向量指令

```
Format for Vector Load Instructions under LOAD-FP major opcode
                        20 19
                                    15 14 12 11
                                                        7 6
                  lumop
                                        width |
                                                         |0000111| VL* unit-stride
    | mop | vm
                                rs1
                                                        |0000111| VLS* strided
      mop |
                   rs2
                                rs1
                                        width |
                                                   vd
    | mop | vm
                                                         |0000111| VLX* indexed
                   vs2
                                rs1
                                       | width |
                                                    vd
                                          3
Format for Vector Store Instructions under STORE-FP major opcode
                        20 19
                                    15 14 12 11
                                                        7 6
                                       | width |
                                                         |0100111| VS* unit-stride
    I mv I gom I
                  sumop
                                rs1
                                                  vs3
                                                  vs3
                                                        |0100111| VSS* strided
      mop
            vm
                   rs2
                                rs1
                                        width |
                                                        |0100111| VSX* indexed
                   vs2
                                rs1
                                       | width |
                                                  vs3
     mop vm
       3
                                 5
                                          3
                                                     5
```

```
向量指令形式 ──→
```

```
26 25
                        20 19
                                          12 11
funct6
                   vs2
                                                       |1010111| OP-V (OPIVV)
                               vs1
funct6
                   vs2
                                       0011
                                                        |1010111| OP-V (OPFVV)
                                                  vd
funct6
                   vs2
                                                vd/rd
                                                       |1010111| OP-V (OPMVV)
funct6
                   vs2
                                                        |1010111| OP-V (OPIVI)
          vm
                              simm5
                                       0 1 1 I
                                                  vd
funct6
                   vs2
                                      1 1 0 0 1
                                                       |1010111| OP-V (OPIVX)
         l vm
                               rs1
                                                  vd
funct6
                   vs2
                                                  vd
                                                       |1010111| OP-V (OPFVF)
         I vm
                               rs1
funct6
                   vs2
                                     | 1 1 0 | vd/rd |1010111| OP-V (OPMVX)
```


Formats for Vector Arithmetic Instructions under OP-V major opcode

```
Formats for Vector Configuration Instructions under OP-V major opcode
31 30
              25 24
                         20 19
                                   15 14 12 11
           zimm[10:0]
                                                      |1010111| vsetvli
                                rs1
                                    | 1 1 1 |
                                                  rd
      000000
                                     11111
                                                  rd
                                                      |1010111| vsetvl
                    rs2
                                rs1
```





RISC-V向量扩展编译器支持现状——GCC



目前GCC上已经完成了对 RISC-V向量扩展的当前稳定 版本v0.7.1的支持,且在持 续更新至最新的v0.8版本。





RISC-V向量扩展编译器支持现状——LLVM

- 目前LLVM上已经完成了对RISC-V的IMAFDC这些模块的支持,但是暂时还没有向量扩展V的支持。
- Robin Kruppe先前初步完成了一个仅包含几条向量扩展指令的基于旧版本的实现,为我们的工作提供了一些参考。

目 录

- 1 背景介绍
- 2 向量扩展的汇编实现
- 3 汇编器测试
- 4 后续工作





TableGen

- RISC-V向量扩展的汇编支持主要是通过描述后端的寄存器信息与指令信息来实现的。其中大部分使用TableGen完成,一小部分需要C++完成。
- LLVM使用TableGen来描述领域特定的信息记录,包括 编译器后端的很多特征。
- TableGen的语法类似于C++的template,用classes和 definitions描述后端特征。





汇编实现概览

• 描述寄存器信息

- 1. 32个向量寄存器
- 2. 5个控制与状态寄存器
- 3. 向量掩码寄存器


• 描述指令信息

- 1. 特殊操作数
- 2. 定义指令形式 (Format)
- 3. 定义指令模板 (Template)
- 4. 定义指令 (Instruction)






RISC-V向量扩展寄存器



32个向量寄存器




5个控制与状态寄存器






描述寄存器信息








描述寄存器信息







描述寄存器信息







描述寄存器信息——An example

RISCVRegisterInfo.td:

Register

```
// Vector registers
let RegAltNameIndices = [ABIRegAltName] in {
  def V0 : RISCVReg<0, "v0", ["v0"]>;
  def V1 : RISCVReg<1, "v1", ["v1"]>;
  ...
  def V31 : RISCVReg<31, "v31", ["v31"]>;
}
```

```
// Vector register class
def VR : RegisterClass<"RISCV", [nxvli32], 32, (sequence "V%u", 0, 31)>;
```





描述寄存器信息——An example

RISCVRegisterInfo.td:

```
// Vector registers
let RegAltNameIndices = [ABIRegAltName] in {
  def V0 : RISCVReg<0, "v0", ["v0"]>;
  def V1 : RISCVReg<1, "v1", ["v1"]>;
  ...
  def V31 : RISCVReg<31, "v31", ["v31"]>;
}
```

RegisterClass

```
// Vector register class
def VR : RegisterClass<"RISCV", [nxvli32], 32, (sequence "V%u", 0, 31)>;
```





RISC-V向量扩展指令

共662条向量指令

```
Format for Vector Load Instructions under LOAD-FP major opcode
                        20 19
                                   15 14 12 11
                                     | width |
                                                     |0000111| VL* unit-stride
    | mop | vm |
                  lumop
                               rs1
                                                     |0000111| VLS* strided
    | mop | vm |
                   rs2
                               rs1
                                     | width |
                                                  vd
                   vs2
                               rs1
                                      | width |
                                                      |0000111| VLX* indexed
    | mop | vm |
                                                  vd
Format for Vector Store Instructions under STORE-FP major opcode
                        20 19
                                   15 14 12 11
                                                      7 6
    | mv | qom |
                                      | width |
                                                      |0100111| VS* unit-stride
                  sumop
                               rs1
                                                 vs3
                   rs2
                                      | width |
                                                 vs3
                                                      |0100111| VSS* strided
    mop vm
                               rs1
                                                     |0100111| VSX* indexed
    | mop | vm |
                   vs2
                               rs1
                                      | width |
                                                 vs3
                                                   5
```


```
Formats for Vector Arithmetic Instructions under OP-V major opcode
```

31	26	25	24		20 19		15	14		12 1	1	7 6	0		
funct6	- 1	$\vee m$		vs2	1	vs1	- 1	0	0	0	vd	1	010111	OP-V	(OPIVV)
funct6	- 1	vm		vs2	1	vs1	- 1	0	0	1	vd	1	010111	OP-V	(OPFVV)
funct6	- 1	vm		vs2	1	vs1	- 1	0	1	0	vd/rd	1	010111	OP-V	(OPMVV)
funct6	- 1	vm		vs2	1	simm5	5	0	1	1	vd	1	010111	OP-V	(OPIVI)
funct6	- 1	$\vee m$		vs2	- 1	rs1	- 1	1	0	0	vd	1	010111	OP-V	(OPIVX)
funct6	- 1	$\vee m$		vs2		rs1	- 1	1	0	1	vd	1	010111	0P-V	(OPFVF)
funct6	- 1	vm		vs2		rs1	- 1	1	1	0	vd/rd	1	010111	OP-V	(OPMVX)
6		1		5		5			3		5		7		

向量指令形式 —
































描述指令信息——An example

```
Formats for Vector Arithmetic Instructions under OP-V major opcode
                                                        7 6
31
         26
            25
                 24
                          20 19
                                     15 14
                                             12 11
                                                                0
                                                         |1010111| OP-V (OPIVV)
 funct6
                     vs2
                                 vs1
                                       10001
                                                    vd
             νm
 funct6
                    vs2
                                                         |1010111| OP-V (OPFVV)
                                         0011
                                                    vd
            νm
                                 vs1
 funct6
                                                       |1010111| OP-V (OPMVV)
                    vs2
                                         0 1 0 | vd/rd
                                 vs1
           l vm
 funct6
                                                         |1010111| OP-V (OPIVI)
            νm
                    vs2
                                simm5
                                         0 1 1 |
                                                    vd
 funct6
                    vs2
                                         1001
                                                         |1010111| OP-V (OPIVX)
                                 rs1
                                                    vd
             VM
 funct6
                                                         |1010111| OP-V (OPFVF)
                    vs2
                                                    vd
                                 rs1
                                         1011
           l vm
 funct6
                                       | 1 1 0 | vd/rd |1010111| OP-V (OPMVX)
                    vs2
                                 rs1
           l vm
     6
```

Formats for Vector Configuration Instructions under OP-V major opcode

31 30	25	25 24			15 14	12 11		7 6 0	
0	zimm[´	10:0]		rs1	1 1	1	rd	1010111	vsetvli
1	000000	rs2		rs1	1 1	1	rd	1010111	vsetvl
1	6	5		5	3		5	7	





描述指令信息——An example

RISCVInstrFormatsV.td:





描述指令信息——An example

Formats	for	Vect	or A	rithm	etic Ir	struc	tio	ns	ur	nder	OP-V m	ajor d	opcode		
31	26	25	24		20 19		15	14		12	11	7 6	0		
funct6		vm	1	vs2	1	vs1	١	0	0	0	vd	101	10111	OP-V	(OPIVV)
funct6		vm		vs2		vs1		0	0	1	vd	101	10111	OP-V	(OPFVV)
funct6		vm		vs2	- 1	vs1		0	1	0	vd/rd	101	10111	OP-V	(OPMVV)
funct6		vm		vs2	- 1	simm5	-	0	1	1	vd	101	10111	OP-V	(OPIVI)
funct6		vm		vs2	ĺ	rs1		1	0	0	vd	101	10111	OP-V	(OPIVX)
funct6	· [vm	ĺ	vs2	Ì	rs1	ĺ	1	0	1	vd	1101	10111	OP-V	(OPFVF)
funct6	·	vm	ĺ	vs2	i	rs1	j	1	1	0	vd/rd	1101	10111	OP-V	(OPMVX)
6	·	1	·	5	·	5	•		3		5	·	7		,

Formats for Vector Configuration Instructions under OP-V major opcode 20 19 31 30 25 24 15 14 12 11 7 6 0 zimm[10:0] rs1 | 1 1 1 | rd |1010111| vsetvli 000000 | 1 1 1 | rd |1010111| vsetvl rs2 rs1 6 7





描述指令信息——An example

RISCVInstrInfoV.td:





描述指令信息——An example

RISCVInstrInfoV.td:

```
let Predicates = [HasStdExtV] in {
def VADD_VV : VALU_OPIVV<0b0000000, "vadd.vv">;
def VSUB_VV : VALU_OPIVV<0b000010, "vsub.vv">;
def VADD_VI : VALU_OPIVI<0b000000, "vadd.vi">;
```

```
vadd.vv - - - - - - - - 向量向量加法
vsub.vv - - - - - - - 向量向量减法
vadd.vi - - - - - - 向量立即数加法
```





描述指令信息——Mask

- 大部分的向量指令都支持掩码 (Mask) 操作
- TableGen提供了一个multiclass关键字,方便我们以添加后缀的形式同时定义多条记录
- 我们可以使用multiclass更方便地定义指令的掩码与非掩码形式





描述指令信息——Mask example

指令的掩码形式:

VADD_VV_m

指令的非掩码形式:

VADD VV um

RISCVInstrInfoV.td:

```
let hasSideEffects = 0, mayLoad = 0, mayStore = 0 in
multiclass VALU OPIVVM<br/>
bits<6> funct6, string opcodestr>
  def m: RVInstVA<funct6, 0b000, RVV Masked, OPC OP V,
               (outs VR:$vd), (ins VR:$vs1, VR:$vs2, VMR:$vm, VLR:$vl),
               opcodestr, "$vd, $vs2, $vs1, $vm">
    bits<5> vs1;
    let Inst{19-15} = vs1;
  def um : RVInstVA<funct6, 0b000, RVV Unmasked, OPC OP V,
               (outs VR:$vd), (ins VR:$vs1, VR:$vs2, VLR:$vl),
               opcodestr, "$vd, $vs2, $vs1">
    bits<5> vs1;
    let Inst{19-15} = vs1;
  }
defm VADD_VV : VALU_OPIVVM<0b000000, "vadd.vv">;
```


- 1 背景介绍
- 2 向量扩展的汇编实现
- 3 汇编器测试
- 4 后续工作

3 汇编器测试





LLVM测试框架



3 汇编器测试





汇编测试用例

rvv-valid.s:

```
# CHECK-ASM-AND-OBJ: vadd.vv v0, v1, v0
# CHECK-ASM: encoding: [0x57,0x00,0x10,0x02]
vadd.vv v0, v1, v0
```

预期的结果在带有特定前缀的注释内给出。


l 录

- 1 背景介绍
- 2 向量扩展的汇编实现
- 3 汇编器测试
- 4 后续工作






Intrinsic函数







Intrinsic函数







Intrinsic函数

- 定义Intrinsic函数
- 使用llvm的patterns将Intrinsic函数与指令配对

IntrinsicsRISCV.td:





Intrinsic函数

- 定义Intrinsic函数
- 使用llvm的patterns将Intrinsic函数与指令配对

RISCVInstrInfoV.td:

def : PatVrVr<int_riscv_vadd, VADD_VV>;





自动向量化

- 自动向量化是在LLVM-IR上的优化工作
- 目前已有的LLVM Pass针对长度可变的向量扩展(SVE)进 行向量化时存在一些问题
- 我们需要实现一个(或几个)额外的Pass来完成RISC-V 向量扩展的自动向量化
- 后续我们会针对向量化的效果进行更多的优化





保持版本更新

- RISC-V的向量扩展规范在12月14日发布了新的稳定版本v0.8
- 我们目前的实现基于版本v0.7.1
- 我们后续也会持续跟踪版本更新情况保证代码兼容最新版本





谢谢