

计算机系统结构课程实验 总结报告

实验题目: 动态流水线设计与性能定量分析

学号: 2152118

姓名: 史君宝

指导教师:秦国峰

日期: 2023.12.24

一、实验环境部署与硬件配置说明

操作系统: win10

软件使用: Vivado 和 MARS

开发板使用: FPGA

指令集: MIPS

二、实验的总体结构

实验要求完成至少 31 条 MIPS 指令的动态流水线 CPU 设计,并支持中断。在 CPU 运行验证程序的过程中,由按键或拨动开关产生一个暂停的中断,再次按键或拨动开关结束中断,继续运行后续的运算,并在数码管上动态显示运算值。

1、动态流水线的总体结构

类似于之前设计的静态流水线结构,在我们的动态流水线的设计中,整个结构设计也分为5个部分:ID,IF,EXE,MEM,WB。每一级结构都会将上一级结构的结果运用并进一步运算。

首先是指令获取 IF 结构,它能够从指令存储器中获取下一条指令,并将指令传递给下一个阶段。然后是指令译码 ID 结构,它会对指令进行译码,从而确定指令的类型和操作数。并将译码后的指令和操作数传递给下一个阶段。之后是指令执行的 EXE 结构,它执行具体的指令。之后是访存的 MEM 结构,如果指令需要访问内存,在这个阶段可以进行内存读取或写入操作。最后是写回阶段 WB 结构,它会将执行阶段的结果写回寄存器文件。


上述的这些阶段按照特定的顺序连接在一起,就形成一个流水线的 CPU,每个阶段会有专门的功能单元执行相关的操作。这样设计 CPU 可以增强其并行性,因为多个指令可以同时执行,不同指令会占据不同的功能单元,即处在不同的执行阶段。这样提高了 CPU 的并行效率。

2、动态流水线的指令结构

序号	31 条	ucosii V2.52	指令	指令说明	指令格式	OP 31-26	RS 25-21	RT 20-16	RD 15-11	SA 10-6	FUNCT 5-0	指令码 16 进制
1	٧	٧	addi	加立即数	addi rt, rs, immediate	001000				00000	100000	20000000
2	٧	٧	addiu	加立即数 (无符号)	addiu rd, rs, immediate	001001						24000000
3	٧	٧	andi	立即数与	andi rt, rs, immediate	001100						30000000
4	٧	٧	ori	或立即数	ori rt, rs, immediate	001101						34000000
5	٧	٧	sltiu	小于立即数置1 (无符号)	sltiu rt, rs, immediate	001011						2C000000
6	V	٧	lui	立即数加裁高位	lui rt, immediate	001111	00000					3C000000
7	٧		xori	异或 (立即数)	xori rt, rs, immediate	001110			00000	00000	000000	38000000
8	٧		slti	小于置1(立即 数)	slti rt, rs, immediate	001010			00000	00000	000000	28000000
9	٧	٧	addu	加 (无符号)	addu rd, rs, rt	000000				00000	100001	00000021
10	٧	٧	and	与	and rd, rs, rt	000000				00000	100100	00000024
11	٧	٧	beq	相等时分支	beq rs, rt, offset	000100						10000000
12	٧	٧	bne	不等时分支	bne rs, rt, offset	000101						14000000
13	٧	٧	j	跳转	j target	000010						08000000
14	٧	٧	jal	跳转并链接	jal target	000011						00000000
15	٧	٧	jr	跳转至寄存器所指 地址	jr rs	000000					001000	00000009
16	٧	٧	lw	取字	lw rt, offset(base)	100011						8C000000
17	٧	٧	xor	异或	xor rd, rs, rt	000000				00000	100110	00000026
18	٧	٧	nor	或非	nor rd, rs, rt	000000				00000	100111	00000027

19	V	٧	or	प्रैव	or rd, rs, rt	000000				00000	100101	00000025
20	V	٧	sll	逻辑左移	sll rd, rt, sa	000000	00000			1123 1130	000000	00000000
21	٧	٧	sllv	逻辑左移(位数可 变)	sllv rd, rt, rs	000000				00000	000100	00000004
22	٧	٧	sltu	小于置1(无符号)	sltu rd, rs, rt	000000				00000	101011	0000002B
23	٧	٧	sra	算数右移	sra rd, rt, sa	000000	00000				000011	00000003
24	٧	٧	srl	逻辑右移	srl rd, rt, sa	000000	00000				000010	00000002
25	V	V	subu	減 (无符号)	sub rd, rs, rt	000000				00000	100010	00000022
26	٧	٧	sw	存字	sw rt, offset(base)	101011						AC000000
27	٧		add	nd	add rd, rs, rt	000000				00000	100000	00000020
28	٧		sub	減	sub rd, rs, rt	000000				00000	100010	00000022
29	V		slt	小于置 1	slt rd, rs, rt	000000				00000	101010	0000002A
30	٧		srlv	逻辑右移(位数可 变)	srlv rd, rt, rs	000000				00000	000110	00000006
31	٧		srav	算数右移(位数可 变)	srav rd, rt, rs	000000				00000	000111	00000007
32		٧	clz	前导零计数	clz rd, rs	011100				00000	100000	70000020
33		٧	divu	除 (无符号)	divu rs, rt	000000			00000	00000	011011	0000001B
34		٧	eret	异常返回	eret	010000	10000	00000	00000	00000	011000	42000018
35		٧	jalr	跳转至寄存器所指 地址,返回地址保 存在	jalr rs	000000		00000			001001	00000008
36		٧	lb	取字节	lb rt, offset(base)	100000						80000000
37		٧	lbu	取字节 (无符号)	lbu rt, offset(base)	100100						90000000

38	√	lhu	取半字(无符号)	Ihu rt, offset(base)	100101						94000000
39	٧	sb	存字节	sb rt, offset(base)	101000						A0000000
40	٧	sh	存半字	sh rt, offset(base)	101001						A4000000
41		lh	取半字	Ih rt, offset(base)	100001						84000000
42	٧	mfc0	读 CPO 寄存器	mfc0 rt, rd	010000	00000			00000	000000	40000000
43	٧	mfhi	读Hi寄存器	mfhi rd	000000	00000	00000		00000	010000	00000010
44	٧	mflo	读 Lo 寄存器	mflo rd	000000	00000	00000		00000	010010	00000012
45	٧	mtc0	写 CPO 寄存器	mtc0 rt, rd	010000	00100			00000	000000	40800000
46	٧	mthi	写 Hi 寄存器	mthi rd	000000		00000	00000	00000	010001	00000011
47	٧	mtlo	写 Lo 寄存器	mtlo rd	000000		00000	00000	00000	010011	00000013
48	٧	mul	乘	mul rd, rs, rt	011100				00000	000010	70000002
49	٧	multu	乘 (无符号)	multu rs, rt	000000			00000	00000	011001	00000019
50	٧	syscall	系统调用	syscall	000000					001100	0000000C
51	٧	teq	相等异常	teq rs, rt	000000					110100	00000034
52	٧	bgez	大于等于0时分支	bgez rs, offset	000001		0001				04010000
53		break	断点	break	000000					001101	0000000D
54		div	除	div rs, rt	000000			00000	00000	011010	0000001A



三、 总体架构部件的解释说明

1、动态流水线总体结构部件的解释说明

上面是关于 IF 模块的调用代码,主要作用就是从 COE 的文件中具体的读取相关的指令,送到下一阶段的指令译码。 具体的代码:

```
module Pipe_IF_ID(
    input clk,
    input rst,
    input [31:0] npc_IF,
    input [31:0] inst_IF,
    output reg [31:0] npc_ID = 32'b0,
    output reg [31:0] inst_ID = 32'b0
);

always @(posedge clk or posedge rst) begin
    if(rst) begin
    inst_ID <= 32'b0; npc_ID <= 32'b0;
    end
    else begin
    inst_ID <= inst_IF; npc_ID <= npc_IF;
    end
end
endmodule</pre>
```

然后是 ID 部分:

```
//-inst ID指令解码
   wire [5:0] op, func;
   wire [4:0] rs,rt,rd,sa;
   wire [15:0] imm16;
   wire [25:0] index;
wire [31:0] sa32_ID;

      wire [31:0] sa32_ID;
      // sa 拓展

      wire [31:0] uimm32_ID;
      // imme(offset) 无符号拓展

      wire [31:0] simm32_ID;
      // imme(offset) 有符号拓展

   wire [31:0] offset32; // offset << 2 拓展
   assign func = inst_ID[5:0];
                        = inst_ID[10:6];
   assign imm16 = inst_ID[15:0];
   assign index = inst ID[25:0];
                     = inst_ID[31:26];
   assign rs = inst_ID[25:21];
assign rt = inst_ID[20:16];
assign rd = inst_ID[15:11];
   assign sa32 ID = {27'b0, sa};
   assign uimm32_ID = {16'b0, imm16};
   assign simm32_ID = {{16{imm16[15]}}}, imm16};
   assign offset32 = {{14{imm16[15]}}, imm16, 2'b0};
```

```
wire DM_w_ID;
wire write_ID;
wire [3:0] aluc_ID; // ID段aluc
wire [4:0] waddr_ID; // ID段写地址
                             // ID段alua来源选择信号
wire mux_alua_ID;
wire [1:0] mux_alub_ID; // ID殷alub来源选择信号
wire [1:0] mux_waddr_ID; // ID殷与地址选择信号
wire [1:0] mux_wdata_ID; // ID殷与数据选择信号
assign waddr_ID = (mux_waddr_ID[1]) ? 5'd31 : (mux_waddr_ID[0]) ? rd : rt;
     .op(op),
     .func(func),
     .rs_data(rs_data),
     .rt data(rt data),
     .jump(jump),
     .DM_w_ID(DM_w_ID),
     .write_ID(write_ID),
     .aluc_ID(aluc_ID),
     .mux_pc(mux_pc),
     .mux alua ID(mux alua ID),
     .mux_alub_ID(mux_alub_ID),
     .mux waddr ID(mux waddr ID),
     .mux_wdata_ID(mux_wdata_ID)
```

我们需要按照之前看到的指令码的结构对读取到的指令进行译码,主要就是根据指令的种类取相应部分的位来作为信息。之后我们将所获得的信息送到 control 模块,让其产生控制信号。 具体的代码:

```
module control(
    input [5:0] op,
    input [5:0] func,
    input [31:0] rs_data,
    input [31:0] rt_data,

    output jump,
    output DM_w_ID,
    output write_ID,
    output [3:0] aluc_ID,

    output [1:0] mux_pc,
    output mux_alua_ID,
    output [1:0] mux_alub_ID,
    output [1:0] mux_waddr_ID,
    output [1:0] mux_wdata_ID
    );
```

```
wire r_type = \sim(op[5]|op[4]|op[3]|op[2]|op[1]|op[0]);
 wire ADD = r_type&func[5]&~func[4]&~func[3]&~func[2]&~func[1]&~func[0];
 wire ADDU = r_type&func[5]&~func[4]&~func[3]&~func[2]&~func[1]&func[0];
 wire SUB = r_type&func[5]&~func[4]&~func[3]&~func[2]&func[1]&~func[0];
 wire SUBU = r_type&func[5]&~func[4]&~func[3]&~func[2]&func[1]&func[0];
 wire AND = r_{type} func[5]&func[4]&func[3]&func[2]&func[1]&func[0];
 wire OR = r_type&func[5]&~func[4]&~func[3]&func[2]&~func[1]&func[0];
 wire XOR = r_type&func[5]&~func[4]&~func[3]&func[2]&func[1]&~func[0];
 wire NOR = r_type&func[5]&~func[4]&~func[3]&func[2]&func[1]&func[0];
 wire SLT = r_type&func[5]&~func[4]&func[3]&~func[2]&func[1]&~func[0];
 wire SLTU = r_type&func[5]&~func[4]&func[3]&~func[2]&func[1]&func[0];
 wire SLL = r_type&~func[5]&~func[4]&~func[3]&~func[2]&~func[1]&~func[0];
 wire SRL = r_{type\&\func[5]\&\func[4]\&\func[3]\&\func[2]\&\func[1]\&\func[0]};
 wire SRA = r type&~func[5]&~func[4]&~func[3]&~func[2]&func[1]&func[0];
 wire SLLV = r_type&~func[5]&~func[4]&~func[3]&func[2]&~func[1]&~func[0];
 wire SRLV = r_{type}-func[5]&-func[4]&-func[3]&func[2]&func[1]&-func[0];
 wire SRAV = r_type&~func[5]&~func[4]&~func[3]&func[2]&func[1]&func[0];
  wire JR = r_type&~func[5]&~func[4]&func[3]&~func[2]&~func[1]&~func[0];
 wire ADDI = ~op[5]&~op[4]&op[3]&~op[2]&~op[1]&~op[0];
 wire ADDIU = ~op[5]&~op[4]&op[3]&~op[2]&~op[1]&op[0];
 wire ANDI = \sim op[5] \& \sim op[4] \& op[3] \& op[2] \& \sim op[1] \& \sim op[0];
 wire ORI = ~op[5]&~op[4]&op[3]&op[2]&~op[1]&op[0];
 wire XORI = ~op[5]&~op[4]&op[3]&op[2]&op[1]&~op[0];
 wire LUI = \sim op[5] \& \sim op[4] \& op[3] \& op[2] \& op[1] \& op[0];
 wire LW = op[5]&\simop[4]&\simop[3]&\simop[2]&op[1]&op[0];
 wire SW = op[5]\& op[4]\& op[3]\& op[2]\& op[1]\& op[0];
 wire BEQ = \sim op[5] \sim op[4] \sim op[3] \sim op[2] \sim op[1] \sim op[0];
 wire BNE = \sim op[5] \& \sim op[4] \& \sim op[3] \& op[2] \& \sim op[1] \& op[0];
  wire SLTI = ~op[5]&~op[4]&op[3]&~op[2]&op[1]&~op[0];
 wire SLTIU = ~op[5]&~op[4]&op[3]&~op[2]&op[1]&op[0];
 wire J = -op[5] & -op[4] & -op[3] & -op[2] & op[1] & -op[0];
 wire JAL = \sim op[5] \& \sim op[4] \& \sim op[3] \& \sim op[2] \& op[1] \& op[0];
    assign DM_w_ID = SW;
    assign write_ID = ~(JR|SW|BEQ|BNE|J);
    assign jump = JR|J|JAL|(BEQ&(rs_data == rt_data))|(BNE&(rs_data != rt_data));
    assign aluc_ID[3] = LUI|SLL|SLLV|SLT|SLTI|SLTIU|SLTU|SRA|SRAV|SRL|SRLV;
    assign aluc_ID[2] = AND|ANDI|NOR|OR|ORI|SLL|SLLV|SRA|SRAV|SRL|SRLV|XOR|XORI;
    assign aluc_ID[1] = ADD|ADDI|BEQ|BNE|LW|NOR|SLL|SLLV|SLTI|SLTI|SLTIU|SLTU|SUB|SW|XOR|XORI;
    assign aluc ID[0] = BEQ|BNE|NOR|OR|ORI|SLT|SLTI|SRL|SRLV|SUB|SUBU;
    assign mux_pc = (J|JAL)?2'b00:(JR)?2'b01:(BNE|BEQ)?2'b11:2'bxx;
    assign mux_alua_ID = SLL|SRA|SRL;
    assign mux_alub_ID[1] = ~(ADDI|ADDIU|LUI|LW|SLTI|SW|ANDI|ORI|SLTIU|XORI);
    assign mux_alub_ID[0] = ANDI|ORI|SLTIU|XORI;
    assign mux_wdata_ID[1] = JAL;
    assign mux_wdata_ID[0] = LW;
    assign mux_waddr_ID[1] = JAL;
    assign mux_waddr_ID[0] = ~(ADDI|ADDIU|ANDI|LUI|LW|ORI|SLTI|SLTIU|XORI|JAL);
endmodule
```

完成了上述的指令译码阶段之后,我们需要具体的执行指令,也就是 EXE 模块:

```
Pipe_ID_EXE Pipe_ID_EXE(
    .clk(clk),
    .rst(rst),
    .DM_w_ID(DM_w_ID),
    .write ID(write ID),
    .mux alua ID(mux alua ID),
    .mux_alub_ID(mux_alub_ID),
    .mux_wdata_ID(mux_wdata_ID),
    .aluc_ID(aluc_ID),
    .npc_ID(npc_ID),
    .waddr ID(waddr ID),
    .sa32_ID(sa32_ID),
    .simm32_ID(simm32_ID),
    .uimm32_ID(uimm32_ID),
    .rs_data_ID(rs_data),
    .rt_data_ID(rt_data),
    .DM_wdata_ID(rt_data),
    .DM w EXE(DM w EXE),
    .write EXE(write EXE),
    .mux_wdata_EXE(mux_wdata_EXE),
    .mux alua EXE(mux alua EXE),
    .mux alub EXE(mux alub EXE),
    .aluc_EXE(aluc_EXE),
    .npc_EXE(npc_EXE),
    .waddr EXE(waddr EXE),
    .sa32_EXE(sa32_EXE),
    .simm32_EXE(simm32_EXE),
    .uimm32_EXE(uimm32_EXE),
    .rs_data_EXE(rs_data_EXE),
    .rt_data_EXE(rt_data_EXE),
    .DM_wdata_EXE(DM_wdata_EXE)
```

```
wire DM w MEM;
wire [1:0] mux_wdata_MEM;
wire [31:0] alu_MEM;
wire [31:0] npc_MEM;
wire [31:0] DM_wdata_MEM;
    .DM_w_EXE(DM_w_EXE),
    .waddr_EXE(waddr_EXE),
    .mux_wdata_EXE(mux_wdata_EXE),
    .npc_EXE(npc_EXE),
    .alu EXE(alu EXE).
    .DM_wdata_EXE(DM_wdata_EXE),
    .DM_w_MEM(DM_w_MEM),
    .write MEM(write MEM),
    .waddr MEM(waddr MEM),
    .mux_wdata_MEM(mux_wdata_MEM),
    .npc_MEM(npc_MEM),
    .alu_MEM(alu_MEM),
    .DM wdata MEM(DM wdata MEM)
```

在这一阶段中我们需要根据之前译码所获得的控制信号,执行具体的操作,主要就是利用其中 ALU 模块,执行一个相加,并根据 ALU 的结果结合具体的指令进行执行就可以了。

之后我们需要的就是 MEM 的访存阶段了:

```
//# Pipe_MEM_WB 流水线寄存器
    wire write_WB;
   wire [4:0] waddr_WB;
wire [31:0] alu_WB;
   wire [31:0] DM_rdata_WB;
   wire [1:0] mux_wdata_WB;
   wire [31:0] npc WB;
       .clk(clk),
        .rst(rst),
        .write_MEM(write_MEM),
        .waddr MEM(waddr MEM).
        .mux wdata MEM(mux wdata MEM),
        .alu MEM(alu MEM),
        .npc_MEM(npc_MEM),
        .DM_rdata_MEM(DM_rdata),
        .write WB(write WB),
        .waddr WB(waddr WB),
        .mux_wdata_WB(mux_wdata_WB),
        .alu_WB(alu_WB),
        .npc_WB(npc_WB),
        .DM_rdata_WB(DM_rdata_WB)
```

我们根据之前的控制信号,进行数据的读取和存入操作。 最后就是写回阶段:

2、静态流水线结构部件的运行总结

与上学期所做的多周期 CPU 不同的是,流水线 CPU 的主要设计思路就是将原本的指令执行过程进行一个细分,原来在单周期或多周期的设计中并不怎么注重这个,但是在流水线中我们将一个指令的执行过程分解为若干个阶段,每个阶段由不同的组件负责,完成相应的工作,并将结果传给下一组件。我们让不同的指令同时在不同的阶段执行,充分利用 CPU,提高指令的并行性。而五个阶段的流水线,就是取指(IF)、译码(ID)、执行(EXE)、访存(MEM)和写回(WB)。

取指(IF)任务:在这个阶段,处理器从存储器中读取当前要执行的指令,取到相应的指令之后,会进行程序计数器(PC)的更新,具体用到 NPC 等等,其中 PC 储存的就是下一条要执行指令的地址。

译码(ID)任务:在这个阶段,处理器会对取得的指令进行译码,确定指令的类型和操作数,并准备相应的操作数。根据指令的信息我们会产生不同的控制信号,用来帮助后续的进程。

执行(EXE)任务:在这个阶段,处理器会根据指令产生的控制信号使用算术逻辑单元 ALU 进行运算,并产生运算结果。

访存(MEM)任务:在这个阶段,某些指令有着特殊的访存要求,我们在设计时,要让这个模块能够实现对存储器的访问,实现相应的功能。

写回(WB)任务:在这个阶段,处理器需要进行寄存器写入操作。

四、实验仿真过程

1、动态流水线的仿真过程

主要的仿真分为前仿真和后仿真,前者是功能仿真,后者是时序仿真,我们导入具体的 testbench 文件,就可以对其进行仿真:

```
odule pcpu top tb;
   reg clk_in;
   wire clk_real;
   reg reset;
   wire [31:0]pc;
   integer file_output;
          file output = $fopen("C:/Users/14065/Desktop/result.txt");
           clk_in = 0;
           reset = 1; #0.5 reset = 0;
   pcpu_top uun(.clk(clk_real),.rst(reset),.inst(inst),.pc(pc));
   always begin
           #0.5 clk_in <= ~clk_in;
   assign clk_real = (inst != 32'b0) ? clk_in : 1'b0;
    always @(posedge clk real) begin
           $fdisplay(file_output,"pc: %h",pc);
           $fdisplay(file_output,"instr: %h",inst);
$fdisplay(file_output,"regfiles0: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[0]);
$fdisplay(file_output,"regfiles1: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[1]);
           $fdisplay(file_output, regfiles: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[1]);
$fdisplay(file_output, "regfiles2: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[2]);
$fdisplay(file_output, "regfiles3: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[3]);
$fdisplay(file_output, "regfiles4: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[4]);
$fdisplay(file_output, "regfiles5: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[5]);
$fdisplay(file_output, "regfiles6: %h".pcpu_top_tb.uun.pcpu.regfile.array_reg[6]);
```


```
$fdisplay(file_output,"regfiles8: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[8]
$fdisplay(file_output,"regfiles9: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[9]);
$fdisplay(file_output,"regfiles10: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[10]);
$fdisplay(file_output,"regfiles11: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[11]);
$fdisplay(file_output,"regfiles12: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[12]
$fdisplay(file_output,"regfiles13: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[13]
$fdisplay(file_output,"regfiles14: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[14]);
$fdisplay(file_output,"regfiles15: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[15]);
$fdisplay(file_output,"regfiles16: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[16]);
$fdisplay(file_output,"regfiles17: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[17]);
$fdisplay(file_output,"regfiles18: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[18]);
$fdisplay(file_output,"regfiles19: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[19]
$fdisplay(file_output,"regfiles20: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[20]);
$fdisplay(file_output, "regfiles21: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[21]);
$fdisplay(file_output, "regfiles22: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[22]);
$fdisplay(file_output,"regfiles23: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[23]);
$fdisplay(file_output,"regfiles24: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[24]);
$fdisplay(file_output,"regfiles25: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[25]);
$fdisplay(file_output,"regfiles26: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[26]);
$fdisplay(file_output,"regfiles27: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[27]);
$fdisplay(file_output,"regfiles28: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[28]);
$fdisplay(file_output,"regfiles29: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[29]);
$fdisplay(file_output, "regfiles30: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[30]);
$fdisplay(file_output, "regfiles31: %h",pcpu_top_tb.uun.pcpu.regfile.array_reg[31]);
```


之后我们需要导入具体的 COE 文件,然后分别进行功能仿真和时序仿真就可以了。

五、实验仿真的波形图某时刻寄存器值的物理意义


1、动态流水线的波形图及某时刻寄存器值的物理意义







相应的 Mars 寄存器:



Registers	Coproc 1	Coproc 0		
	Name		Number	Value
\$zero			0	0x0000000
Şat			1	0x0000000
\$v0			2	0x0000000
Şv1			3	0x000000
\$a0			4	0x000000
\$a1			5	0x000000
\$a2			6	0x000000
\$a3			7	0x000000
\$t0			8	0x000000
\$t1			9	0x000000
\$t2			10	0x000000
\$t3			11	0x000000
Şt4			12	0x000000
\$t5			13	0x000000
\$t6			14	0x000000
\$t7			15	0x000000
\$50			16	0x000000
\$s1			17	0x000000
\$s2			18	0x000000
\$s3			19	0x000000
\$54			20	0x000000
\$s5			21	0x000000
\$56			22	0x000000
\$s7			23	0x000000
\$t8			24	0x000000
\$t9			25	0x000000
\$k0			26	0x000000
\$k1			27	0x000000
\$gp			28	0x000000
Sap			29	0x000000
\$fp			30	0x000000
Şra			31	0x000000
pc				0x004000
hi				0x000000
10				0x0000000

具体的寄存器的值如图所示,我们可以看到学过的 32 个寄存器对应的编号和其中存放的具体数值。我们在具体的指令的执行过程中,在使用算术逻辑单元 ALU 进行计算的时候,会使用到上述的寄存器,在访存和写回的阶段也会使用到上述寄存器。

具体的物理意义就是模拟 CPU 的运算过程,实现指令的具体执行。

六、 实验验算数学模型及算法程序


```
 \begin{aligned} &\inf a[m], b[m], c[m], d[m]; \\ &a[0] = 0; \\ &b[0] = 1; \\ &a[i] = a[i-1] + i; \\ &b[i] = b[i-1] + 3i; \\ &c[i] = - \begin{cases} a[i], & 0 \le i \le 19 \\ &a[i] + b[i], & 20 \le i \le 39 \end{cases} \\ &a[i] * b[i], & 40 \le i \le 59 \end{cases}   d[i] = - \begin{cases} b[i], & 0 \le i \le 19 \\ &a[i] * b[i], & 20 \le i \le 39 \end{cases}   c[i] * b[i], & 40 \le i \le 59 \end{cases}
```


七、实验验算程序下板测试过程与实现

我们利用 MARS 中导出为 COE 文件,进行下板测试,修改相应的 XDC 约束文件,配置相应的管脚。为了使实验结果清晰可见,我们使用七段数码管来观察具体的实验现象。

七段数码管不停的变化,程序正在进行运算:










按下中断后,会停止运算:







八、流水线的性能指标定性分析(包括:吞吐率、加速比、效率及相关与冲突分析)

1、 动态流水线的性能指标定性分析

动态流水线的性能指标定性分析,主要可以从以下几个方面来进行分析。分别是吞吐量,延迟,流水线效率和加速比。

吞吐量是指单位时间内完成的指令数量。由于静态流水线能够在同一时间执行多个指令,因此可以提高处理器的吞吐量。我们注意到如果我们减少每个阶段的执行时间,就能够相应的提高吞吐量,但是这也造成了一定的流水线的风险程度,因此选择适宜的阶段周期或者适当的在原有的 5 个阶段中增加阶段都是可以增加流水线吞吐量的方法。

延迟是指从指令进入流水线到完成执行所需的时间。由于指令在流水线中依次经过不同的阶段,每个阶段都需要一定的时间来完成操作。静态流水线的延迟取决于流水线的深度和各个阶段的执行时间。

同时不当的延迟可能会增加并行运行的风险,我们在具体的时序仿真可以看到,信号的传递的门逻辑本身有一定的延迟,会加大相关流水线的风险。

流水线效率是指流水线在单位时间内实际执行指令的比例。流水线效率受到流水线冒险(如结构冒险、数据冒险和控制冒险)的影响。如果流水线冒险发生频率较高,会导致流水线效率下降,因为流水线需要暂停等待冒险解决。较好的流水线设计可以减少冒险的发生,从而提高流水线效率。

加速比是指流水线处理器在相同工作量下的性能提升比例。由于流水线可以并行执行多个指令,因此可以提高处理器的性能。加速比的计算公式为:加速比 = 非流水线处理器的执行时间 / 流水线处理器的执行时间。

九、总结与体会

本次我们使用之前写的多周期 CPU 进行修改,将其修改成简单的流水线 CPU,感受颇多。

与上学期所做的多周期 CPU 不同的是,流水线 CPU 的主要设计思路就是将原本的指令执行过程进行一个细分,原来在单周期或多周期的设计中并不怎么注重这个,但是在流水线中我们将一个指令的执行过程分解为若干个阶段,每个阶段由不同的组件负责,完成相应的工作,并将结果传给下一组件。

我们让不同的指令同时在不同的阶段执行,充分利用 CPU, 提高指令的并行性。而五个阶段的流水线, 就是取指 (IF)、译码 (ID)、执行 (EXE)、访存 (MEM)和写回 (WB)。

十、 附件 (所有程序)

1、 动态流水线的设计程序

```
module DPCPU(
                      rst,
              [31:0] instr_in,
              [31:0] DMEM_out,
                      stall,
       output [31:0] pc,
       output [31:0] DMEM_addr,
       output [31:0] DMEM_data,
                      DMEM_wena,
                      DMEM_rena,
       output [31:0] answer
                  ID_is_branch;
          [31:0] II_IR_out,
                  IE_IR_out,
                  EM_IR_out,
                  MW_IR_out;
                  RF_wena,
                  RF_rena,
                  ID_equal,
                  ext16_sext,
                  MUX2_jpc_s,
                  MUX2_jump_s,
                  MUX2_II_IR_s,
                  MUX2_ext5_s,
                  MUX2_pusha_s,
                  MUX2_pushb_s,
                  MUX2_EM_res_s,
                  MUX2_MW_res_s;
   wire
                  MUX2_cmp_pusha_s,
                  MUX2_cmp_pushb_s;
   wire
           [31:0] MUX2_cmp_pusha_out,
                  MUX2_cmp_pushb_out;
           [1:0] MUX4_PC_s,
```

```
//中间连线
wire zero,
carry,
negative,
overflow;

wire [4:0] MUX2_ext5_out;
```

```
[31:0] MUX2_jpc_out;
wire
       [31:0] MUX4_PC_out,
              PC_out;
wire
       [31:0] NPC_out;
       [31:0] MUX2_jump_out;
       [31:0] MUX2_II_IR_out;
wire
       [31:0] II_NPC_out;
       [31:0] MW_res_out,
              RF_data1,
               RF_data2;
wire
       [31:0] ext5_out;
       [31:0] ext16_out;
wire
       [31:0] j_pc;
       [31:0] b_pc;
       [31:0] ALU_r,
wire
              MUX2_pusha_out,
              MUX2_pushb_out;
wire
       [31:0] MUX4_IE_ALUa_out;
       [31:0] IE_ALUa_out;
       [31:0] MUX4_IE_ALUb_out;
wire
       [31:0] IE_ALUb_out;
wire
       [31:0] IE_wdata_out;
       [31:0] MUX2_EM_res_out;
       [31:0] EM_res_out;
```

```
wire
       [31:0] EM_wdata_out;
wire
       [31:0] MUX2_MW_res_out;
       [31:0] hi,
assign pc=PC_out;
assign DMEM_addr=EM_res_out;
assign DMEM_data=EM_wdata_out;
Controller
   .II_IR_out
                   (II_IR_out),
   .IE_IR_out
                   (IE_IR_out),
   .EM_IR_out
                   (EM_IR_out),
   .MW_IR_out
                   (MW_IR_out),
   .ID_is_branch
                   (ID_is_branch),
    .stall
                   (stall),
   .RF_wena
                   (RF_wena),
   .RF_rena
                   (RF_rena),
   .DMEM_rena
                   (DMEM_rena),
    .DMEM_wena
                   (DMEM_wena),
   .ID_equal
                   (ID_equal),
   .ext16_sext
                   (ext16_sext),
   .MUX2_jpc_s
                   (MUX2_jpc_s),
    .MUX2_jump_s
                   (MUX2_jump_s),
   .MUX2_II_IR_s (MUX2_II_IR_s),
   .MUX2_ext5_s
                   (MUX2_ext5_s),
   .MUX2_cmp_pusha_s (MUX2_cmp_pusha_s),
   .MUX2_cmp_pushb_s (MUX2_cmp_pushb_s),
   .MUX2_pusha_s (MUX2_pusha_s),
   .MUX2_pushb_s (MUX2_pushb_s),
   .MUX2_EM_res_s (MUX2_EM_res_s),
   .MUX2_MW_res_s (MUX2_MW_res_s),
    .MUX4_PC_s
                   (MUX4_PC_s),
   .MUX4_IE_ALUa_s (MUX4_IE_ALUa_s),
   .MUX4_IE_ALUb_s (MUX4_IE_ALUb_s),
   .aluc
                   (aluc),
   .is_pause
                   (is_pause),
    .WB_waddr
                   (WB_waddr),
   .ID_rsc
                   (ID_rsc),
   .ID_rtc
                   (ID_rtc),
   .ID_sa
                   (ID_sa),
    .ID_immed
                   (ID_immed),
   .ID_jaddr
                   (ID_jaddr)
```

```
cpu_PC(
            (clk),
.rst
            (rst),
.pc_in
            (MUX4_PC_out),
            (PC_out)
.pc_out
.data_in
           (PC_out),
.data_out
            (NPC_out)
           MUX2_jump(
.data0
            (MUX2_jpc_out),
.data1
            (b_pc),
           (MUX2_jump_s),
            (MUX2_jump_out)
           MUX4_PC(
.data0
            (NPC_out),
.data1
            (PC_out),
.data2
            (MUX2_jump_out),
.data3
            (`INT_ENTRY),
            (MUX4_PC_s),
            (MUX4_PC_out)
```

```
Regfiles
                (clk),
    .rst
                (RF_wena),
    .wena
                (RF_rena),
    .rena
                (MW_res_out),
    .wdata
                (WB_waddr),
    .waddr
    .raddr1
                (ID_rsc),
   .raddr2
                (ID_rtc),
    .rdata1
                (RF_data1),
    .rdata2
                (RF_data2),
    .answer
                (answer)
```

```
MUX2_cmp_pusha(
.data0
            (RF_data1),
.data1
            (MUX2_pusha_out),
            (MUX2_cmp_pusha_s),
            (MUX2_cmp_pusha_out)
           MUX2_cmp_pushb(
.data0
            (RF_data2),
.data1
            (MUX2_pushb_out),
            (MUX2_cmp_pushb_s),
.out
            (MUX2_cmp_pushb_out)
           cpu_cmp(
.num1
            (MUX2_cmp_pusha_out),
.num2
            (MUX2_cmp_pushb_out),
.cmp_equal (ID_equal),
.is_branch (ID_is_branch)
```

```
.data0
            (ID_sa),
.data1
            (RF_data1[4:0]),
            (MUX2_ext5_s),
            (MUX2_ext5_out)
.out
            (MUX2_ext5_out),
.sext
            (1'b0),
            (ext5_out)
            CPU_ext16(
            (ID_immed),
.sext
            (ext16_sext),
            (ext16_out)
            (II_NPC_out[31:28]),
            (ID_jaddr),
            (j_pc)
            MUX2_jpc(
.data0
            (j_pc),
.data1
            (RF_data1),
            (MUX2_jpc_s),
            (MUX2_jpc_out)
            (II_NPC_out),
            ({{(14){ID_immed[15]}},ID_immed,2'b0}),
            (b_pc)
           MUX2_pusha(
```

```
MUX2 MUX2_pusha(

.data0 (MUX2_EM_res_out),

.data1 (MUX2_MW_res_out),
```

```
(MUX2_pusha_s),
.out
            (MUX2_pusha_out)
            MUX2_pushb(
.data0
            (MUX2_EM_res_out),
.data1
            (MUX2_MW_res_out),
            (MUX2_pushb_s),
            (MUX2_pushb_out)
.out
            MUX4_IE_ALUa(
.data0
            (RF_data1),
.data1
            (ext5_out),
.data2
            (MUX2_pusha_out),
.data3
            (II_NPC_out),
            (MUX4_IE_ALUa_s),
            (MUX4_IE_ALUa_out)
.out
```

```
SegmentReg IE_ALUa(
    .clk (clk),
    .rst (rst),
    .prev_pause (is_pause[`ID_STATE]),
    .next_pause (is_pause[`EXE_STATE]),
    .data_in (MUX4_IE_ALUa_out),
    .data_out (IE_ALUa_out)
);
```

```
MUX4_IE_ALUb(
    .data0 (RF_data2),
    .data1 (ext16_out),
    .data2 (MUX2_pushb_out),
    .data3 (32'd4),
    .s (MUX4_IE_ALUb_s),
    .out (MUX4_IE_ALUb_out)
);
```

```
SegmentReg IE_ALUb(
    .clk (clk),
    .rst (rst),
    .prev_pause (is_pause[`ID_STATE]),
    .next_pause (is_pause[`EXE_STATE]),
    .data_in (MUX4_IE_ALUb_out),
    .data_out (IE_ALUb_out)
);
```

```
SegmentReg IE_IR(
    .clk (clk),
    .rst (rst),
    .prev_pause (is_pause[`ID_STATE]),
    .next_pause (is_pause[`EXE_STATE]),
    .data_in (II_IR_out),
    .data_out (IE_IR_out)
);
```

```
SegmentReg IE_wdata(
    .clk (clk),
    .rst (rst),
    .prev_pause (is_pause[`ID_STATE]),
    .next_pause (is_pause[`EXE_STATE]),
    .data_in (RF_data2),
    .data_out (IE_wdata_out)
);
//EXE
```

```
MULT cpu_MULT(
    .a (IE_ALUa_out),
    .b (IE_ALUb_out),
    .hi (hi),
    .lo (lo)
);
//EXE/MEM
```

```
SegmentReg EM_IR(
    .clk (clk),
    .rst (rst),
    .prev_pause (is_pause[`EXE_STATE]),
    .next_pause (is_pause[`MEM_STATE]),
```

```
.data_in (IE_IR_out),
.data_out (EM_IR_out)
);
```

```
SegmentReg EM_res(
    .clk (clk),
    .rst (rst),
    .prev_pause (is_pause[`EXE_STATE]),
    .next_pause (is_pause[`MEM_STATE]),
    .data_in (MUX2_EM_res_out),
    .data_out (EM_res_out)
);
```

```
SegmentReg EM_wdata(
    .clk (clk),
    .rst (rst),
    .prev_pause (is_pause[`EXE_STATE]),
    .next_pause (is_pause[`MEM_STATE]),
    .data_in (IE_wdata_out),
    .data_out (EM_wdata_out)
);
//MEM
//DMEM
```

```
//wena,rena in CU
//MEM/WB
```

```
.next_pause (is_pause[`WB_STATE]),
    .data_in (MUX2_MW_res_out),
    .data_out (MW_res_out)
);

SegmentReg MW_IR(
    .clk (clk),
    .rst (rst),
    .prev_pause (is_pause[`MEM_STATE]),
    .next_pause (is_pause[`WB_STATE]),
    .data_in (EM_IR_out),
    .data_out (MW_IR_out)
);

//WB
//Regfiles
endmodule
```

```
module sccomp_dataflow(
                  rst,
                  stall,
   output [31:0] pc,
   output [31:0] inst,
   output [31:0] answer
          [31:0] DMEM_out,DMEM_addr,DMEM_data;
   wire
          [31:0] IMEM_addr_in=(pc-`PC_INIT)>>2,
   wire
                  DMEM_addr_in=(DMEM_addr-`DMEM_BASE)>>2;
   wire
                  DMEM_wena,DMEM_rena;
                  (clk),
       .rst
                  (rst),
       .instr_in
                  (inst),
       .DMEM_out
                  (DMEM_out),
       .stall
                  (stall),
                  (pc),
       .pc
       .DMEM_addr (DMEM_addr),
       .DMEM_data (DMEM_data),
       .DMEM_wena (DMEM_wena),
       .DMEM_rena (DMEM_rena),
```

```
.answer
           (answer)
           cpu_DMEM(
           (clk),
.rst
           (rst),
.wena
           (DMEM_wena),
           (DMEM_rena),
.rena
.addr
           (DMEM_addr_in[`ADDR_BYTES-1:0]),
           (DMEM_data),
.data_in
.data_out
           (DMEM_out)
           cpu_IMEM(
.addr
           (IMEM_addr_in[10:0]),
.instr
           (inst)
```

```
module add(
    input [31:0] a,
    input [31:0] b,

    output [31:0] r
    );
    assign r=a+b;
endmodule
```

```
module ALU(
   input [31:0] a,
   input [31:0] b,
   input [3:0] aluc,
   output [31:0] r,
   output zero,
   output carry,
   output negative,
   output overflow
   );
parameter
   addu=4'd0,
   add =4'd2,
   subu=4'd1,
   sub =4'd3,
```

```
_and=4'd4,
   _or =4'd5,
   _xor=4'd6,
   _nor=4'd7,
   lui1=4'd8,
   lui2=4'd9,
   sltu=4'd10,
   slt =4'd11,
   sra =4'd12,
   srl =4'd13,
   sll =4'd14,
   slr =4'd15;
reg signed [31:0]res;
         [32:0]sres;
wire signed [31:0]sa=a,sb=b;
always @ (*)begin
   sres=33'b0;
   case(aluc)
       add:begin
           res<=a+b;sres<={sa[31],sa}+{sb[31],sb};
       addu:begin
          res<=sa+sb;
       sub:begin
          res<=a-b;sres<={sa[31],sa}-{sb[31],sb};
       subu:begin
          res<=sa-sb;
       _and:begin
         res<=a&b;
       _or:begin
          res<=a|b;
       _xor:begin
          res<=a^b;
       _nor:begin
          res<=~(a|b);
       lui1:begin
           res<={b[15:0],16'b0};
```

```
lui2:begin
           res<={b[15:0],16'b0};
           res<=(sa<sb)?32'b1:32'b0;
           res<=(a<b)?32'b1:32'b0;
       sra:begin
           res<=sb>>>a[4:0];
       sll,slr:begin
           res<=b<<a[4:0];
           res<=b>>a[4:0];
           res<=32'b0;
end
assign r=res[31:0];
assign zero=(aluc==slt||aluc==sltu)?((a==b)?1'b1:1'b0):((r==32'b0)?1'b1:1'b0);
carry=(aluc==addu||aluc==subu||aluc==sltu||aluc==sra||aluc==sll||aluc==srl)?res[31]:1'b0;
assign negative=(aluc==slt)?((res==32'b1)?1'b1:1'b0):(res[31]);
assign overflow=(aluc==add||aluc==sub)?(sres[32]^sres[31]):1'b0;
endmodule
```

```
module cmp(
input [31:0] num1,
input [31:0] num2,
input cmp_equal,

output is_branch
);
reg res;
always @ * begin
```

```
//beq use it
if(cmp_equal) begin
    res=(num1==num2);
end
//bne use it
else begin
    res=(num1!=num2);
end
end
assign is_branch=res;
endmodule
```

```
module Controller(
   input [31:0] II_IR_out,
                  IE_IR_out,
                  EM_IR_out,
                  MW_IR_out,
                  ID_is_branch,
                  stall,
                   RF_wena,
                  RF_rena,
                  DMEM_rena,
                  DMEM_wena,
                  ID_equal,
                  ext16_sext,
                  MUX2_jpc_s,
                  MUX2_jump_s,
                  MUX2_II_IR_s,
                  MUX2_cmp_pusha_s,
                  MUX2_cmp_pushb_s,
                  MUX2_ext5_s,
                  MUX2_pusha_s,
                  MUX2_pushb_s,
                  MUX2_EM_res_s,
                  MUX2_MW_res_s,
   output [1:0] MUX4_PC_s,
                  MUX4_IE_ALUa_s,
                  MUX4_IE_ALUb_s,
   output [3:0]
                  aluc,
   output [4:0]
                  is_pause,
```

```
WB_waddr,
               ID_rsc,
               ID_rtc,
               ID_sa,
output [15:0] ID_immed,
output [25:0] ID_jaddr
        [`CODE_NUM:0] Code_type [1:4];
wire
        [4:0]
                                   [1:4];
        [4:0]
                                   [1:4];
        [4:0]
                        rdc
                                   [1:4];
        [4:0]
                                   [1:4];
       [15:0]
                        {\tt immed}
                                   [1:4];
       [25:0]
                        j_addr
                                    [1:4];
           ID_Decoder(
               (II_IR_out),
               (rsc[`ID_STATE]),
   .rsc
               (rtc[`ID_STATE]),
               (rdc[`ID_STATE]),
    .rdc
               (sa[`ID_STATE]),
               (immed[`ID_STATE]),
    .immed
   .j_addr
               (j_addr[`ID_STATE]),
    .code
               (`IDC)
            EXE_Decoder(
    .instr
               (IE_IR_out),
                (rsc[`EXE_STATE]),
    .rtc
               (rtc[`EXE_STATE]),
               (rdc[`EXE_STATE]),
    .rdc
               (sa[`EXE_STATE]),
                (immed[`EXE_STATE]),
    .immed
               (j_addr[`EXE_STATE]),
    .j_addr
    .code
               (`EXEC)
           MEM_Decoder(
                (EM_IR_out),
    .instr
                (rsc[`MEM_STATE]),
    .rsc
                (rtc[`MEM_STATE]),
               (rdc[`MEM_STATE]),
    .rdc
               (sa[`MEM_STATE]),
                (immed[`MEM_STATE]),
    .immed
               (j_addr[`MEM_STATE]),
    .j_addr
               (`MEMC)
    .code
```

```
WB_Decoder(
        .instr
                     (MW_IR_out),
                     (rsc[`WB_STATE]),
        .rsc
        .rtc
                     (rtc[`WB_STATE]),
                     (rdc[`WB_STATE]),
        .rdc
                     (sa[`WB_STATE]),
                     (immed[`WB_STATE]),
        .immed
                     (j_addr[`WB_STATE]),
        .j_addr
                     (`WBC)
        .code
    wire
             IDCrRsc=~(`IDC[`_SLL]|`IDC[`_SRL]|`IDC[`_SRA]|
                     `IDC[`_LUI]|`IDC[`_J]|`IDC[`_JAL]|`IDC[`_BRK]);
             IDCrRtc=~(`IDC[`_ADDI]|`IDC[`_ADDIU]|`IDC[`_ANDI]|`IDC[`_ORI]|`IDC[`_XORI]|
    wire
                     `IDC[`_SLTI]|`IDC[`_SLTIU]|`IDC[`_LUI]|`IDC[`_LW]|`IDC[`_SW]|
                     `IDC[`_J]|`IDC[`_JAL]|`IDC[`_JR]|`IDC[`_BRK]);
             EXECWRF=~('EXEC['_SW]|'EXEC['_BEQ]|'EXEC['_BNE]|'EXEC['_J]|'EXEC['_JR]|
                     `EXEC[`_BRK]);
             \label{eq:memcwrf} $$\operatorname{MEMC}^{\ }_{\mathrm{MEMC}}^{\ } = (\mathrm{MEMC}^{\ }_{\mathrm{SW}})^{\ } \operatorname{MEMC}^{\ }_{\mathrm{BEQ}}^{\ } \operatorname{MEMC}^{\ }_{\mathrm{BNE}}^{\ })^{\ } \operatorname{MEMC}^{\ }_{\mathrm{C}}^{\ }_{\mathrm{JR}}^{\ })^{\ }
    wire
                     `MEMC[`_BRK]);
             [4:0]
            EXEC_waddr= (`EXEC[`_JAL])? 5'd31:
                          (`EXEC[`_ADDI]|`EXEC[`_ADDIU]|`EXEC[`_ANDI]|`EXEC[`_ORI]|`EXEC[`_XORI]|
                          `EXEC[`_SLTI]|`EXEC[`_SLTIU]|`EXEC[`_LUI]|`EXEC[`_LW])?rtc[`EXE_STATE]:
                         rdc[`EXE_STATE],
            MEMC_waddr= (`MEMC[`_JAL])? 5'd31:
                          (`MEMC[`_ADDI]|`MEMC[`_ADDIU]|`MEMC[`_ANDI]|`MEMC[`_ORI]|`MEMC[`_XORI]|
                          `MEMC[`_SLTI]|`MEMC[`_SLTIU]|`MEMC[`_LUI]|`MEMC[`_LW])?rtc[`MEM_STATE]:
                         rdc[`MEM_STATE];
             EXEC_pusha= (II_IR_out!=32'b0) && (IE_IR_out!=32'b0) &&
                          IDCrRsc && EXECwRF &&
                          (rsc[`ID_STATE]==EXEC_waddr)&& (EXEC_waddr!=5'b0) &&
(rsc[`ID_STATE]!=5'b0);
             EXEC_pushb= (II_IR_out!=32'b0) && (IE_IR_out!=32'b0) &&
    wire
                         IDCrRtc && EXECwRF &&
                          (rtc[`ID_STATE]==EXEC_waddr)&& (EXEC_waddr!=5'b0) &&
(rtc[`ID_STATE]!=5'b0);
            MEMC_pusha= (II_IR_out!=32'b0) && (EM_IR_out!=32'b0) &&
    wire
                         IDCrRsc && MEMCwRF &&
                          (rsc[`ID_STATE]==MEMC_waddr)&& (MEMC_waddr!=5'b0) &&
(rsc[`ID_STATE]!=5'b0);
            MEMC_pushb= (II_IR_out!=32'b0) && (EM_IR_out!=32'b0) &&
```

```
IDCrRtc && MEMCwRF &&
                    (rtc[`ID_STATE]==MEMC_waddr)&& (MEMC_waddr!=5'b0) &&
(rtc[`ID_STATE]!=5'b0);
          ID_MustStop=(`EXEC[`_LW]) && (II_IR_out!=32'b0) &&(
                       (IDCrRsc &&(rtc[`EXE_STATE]==rsc[`ID_STATE]))||
                       (IDCrRtc &&(rtc[`EXE_STATE]==rtc[`ID_STATE]))
         [4:0] pause;
   always @(*) begin
      if(stall)begin
          pause=`HALT;
      else if(ID_MustStop) begin
          pause=`ID_PAUSE;
          pause=`NO_PAUSE;
   assign is_pause=pause;
          II_IR_drop=\iDC[\_J]|\iDC[\_JAL]|\iDC[\_JR]|((\iDC[\_BEQ]|\iDC[\_BNE])&
ID_is_branch);
   assign RF_wena=~(`WBC[`_SW]|`WBC[`_BEQ]|`WBC[`_BNE]|`WBC[`_J]|`WBC[`_JR]|`WBC[`_BRK]);
   assign RF_rena=1'b1;
   assign DMEM_rena=`MEMC[`_LW];
   assign DMEM_wena=`MEMC[`_SW];
   assign ID_equal=`IDC[`_BEQ];
   assign ext16_sext=~(`IDC[`_ADDIU]|`IDC[`_ANDI]|`IDC[`_ORI]|`IDC[`_XORI]|
                    `IDC[`_SLTIU]|`IDC[`_LUI]|`IDC[`_LW]|`IDC[`_SW]);
   assign WB_waddr=(`WBC[`_JAL]) ? 5'd31 :
                 LTI]|`WBC[`_SLTIU]|`WBC[`_LUI]|`WBC[`_LW])?rtc[`WB_STATE]:
                rdc[`WB_STATE];
   assign aluc[0]=`EXEC[`_SUB]|`EXEC[`_SUBU]|`EXEC[`_OR]|`EXEC[`_NOR]|`EXEC[`_SLT]|`EXEC[`_S
RL]|
                 `EXEC[`_SRLV]|`EXEC[`_ORI]|`EXEC[`_SLTI];
   assign aluc[1]=`EXEC[`_ADD]|`EXEC[`_SUB]|`EXEC[`_XOR]|`EXEC[`_NOR]|`EXEC[`_SLT]|`EXEC[`_S
LTU]|
                `EXEC[`_SLL]|`EXEC[`_SLLV]|`EXEC[`_ADDI]|`EXEC[`_XORI]|`EXEC[`_LW]|`EXEC[`_
SW]|
                `EXEC[`_SLTI]|`EXEC[`_SLTIU];
   L]|`EXEC[`_SRA]|
```

```
EXEC[`_SLLV]|`EXEC[`_SRLV]|`EXEC[`_SRAV]|`EXEC[`_ANDI]|`EXEC[`_ORI]|`EXEC[
 XORI];
   assign aluc[3]=`EXEC[`_SLT]|`EXEC[`_SLTU]|`EXEC[`_SRL]|`EXEC[`_SRL]|`EXEC[`_SRA]|`EXEC[`]
SLLV]|`EXEC[`_SRLV]|
                  `EXEC[`_SLTI]|`EXEC[`_SLTIU]|`EXEC[`_LUI];
   assign ID_rsc=rsc[`ID_STATE];
   assign ID_rtc=rtc[`ID_STATE];
   assign ID_sa=sa[`ID_STATE];
   assign ID_immed=immed[`ID_STATE];
   assign ID_jaddr=j_addr[`ID_STATE];
   // MUX2_jpc_s: 0 j_pc from II,1 rdata1(jr)
   assign MUX2_jpc_s=`IDC[`_JR];
   assign MUX2_jump_s=(`IDC[`_BEQ]|`IDC[`_BNE])&ID_is_branch;
   assign MUX2_II_IR_s=II_IR_drop;
   assign MUX2_ext5_s=`IDC[`_SLLV]|`IDC[`_SRLV]|`IDC[`_SRAV];
   assign MUX2_cmp_pusha_s=EXEC_pusha || MEMC_pusha;
   assign MUX2_cmp_pushb_s=EXEC_pushb || MEMC_pushb;
   //MUX2_pusha: 0 ALU.r 1:MUX2_MW_res_out(MEM.res)
   //MUX2_pushb similar
   assign MUX2_pusha_s=~EXEC_pusha && MEMC_pusha;
   assign MUX2_pushb_s=~EXEC_pushb && MEMC_pushb;
   assign MUX2_EM_res_s=`EXEC[`_MUL];
   //MUX2_MW_res: 0 EM_res_out,1 DMEM_data_out
   assign MUX2_MW_res_s=`MEMC[`_LW];
   assign MUX4_PC_s[0]=is_pause[`IF_STATE] |
                      `IDC[`_BRK];
   assign MUX4_PC_s[1]=`IDC[`_J]|`IDC[`_JAL]|`IDC[`_JR]|((`IDC[`_BEQ]|`IDC[`_BNE])&
ID_is_branch)|
                      `IDC[`_BRK];
                                                   1:MUX2_pusha_out|NPC_out
   assign MUX4_IE_ALUa_s[0]= (`IDC[`_SLL]|`IDC[`_SRL]|`IDC[`_SRA]|
                              `IDC[`_SLLV]|`IDC[`_SRLV]|`IDC[`_SRAV]|
                              `IDC[`_JAL]) && !EXEC_pusha && !MEMC_pusha;
   assign MUX4_IE_ALUa_s[1]= EXEC_pusha|MEMC_pusha|
                              `IDC[`_JAL];
```

```
module Decoder(
               [31:0]
                               instr,
               [4:0]
                               rsc,
               [4:0]
               [4:0]
                               rdc,
               [4:0]
                               sa,
               [15:0]
                               immed,
               [25:0]
                               j_addr,
   output reg [`CODE_NUM:0]
                               code
   wire [5:0]opcode = instr[31:26];
   wire [5:0]func = instr[5:0];
   assign rsc=instr[25:21];
   assign rtc=instr[20:16];
   assign rdc=instr[15:11];
   assign sa =instr[10: 6];
   assign immed=instr[15:0];
   assign j_addr =instr[25:0];
   always @ * begin
       if(opcode==6'b0)begin
           case(func)
             12'h020:code=`ADD;
             12'h021:code=`ADDU;
             12'h022:code=`SUB;
             12'h023:code=`SUBU;
             12'h024:code=`AND;
             12'h025:code=`OR;
             12'h026:code=`XOR;
             12'h027:code=`NOR;
             12'h02a:code=`SLT;
             12'h02b:code=`SLTU;
```

```
12'h000:code=`SLL;
  12'h002:code=`SRL;
  12'h003:code=`SRA;
  12'h004:code=`SLLV;
  12'h006:code=`SRLV;
  12'h007:code=`SRAV;
  12'h008:code=`JR;
  //6'b001101:code=56'h0000_0000_4000_00;//break
 12'h00d:code=`BRK;
                              //break
 default:code=32'h0;
case(opcode)
   6'b001000:code=`ADDI; //addi
   6'b001001:code=`ADDIU; //addiu
   6'b001100:code=`ANDI; //andi
   6'b001101:code=`ORI; //ori
   6'b001110:code=`XORI; //xori
   6'b100011:code=`LW; //lw
   6'b101011:code=`SW; //sw
   6'b000100:code=`BEQ; //beq
   6'b000101:code=`BNE; //bne
   6'b001010:code=`SLTI; //slti
   6'b001011:code=`SLTIU; //sltiu
   6'b001111:code=`LUI; //lui
   6'b000010:code=`J; //j
   6'b000011:code=`JAL; //jal
   6'b011100:code=`MUL; //mul
   default: code=32'h0;
```

```
module Divider(
   input clk_in,
   input reset,
   output clk_out
  );
  reg clk=1'b0;
  reg [23:0]cnt;
```

```
always @(posedge clk_in or posedge reset)begin
    if(reset)begin
        clk<=1'b0;
        cnt<=24'b0;
end
    else begin
        if(cnt==24'h00ffff) begin
        clk<=~clk;
        cnt<=2'b0;
    end
    else begin
        cnt<=cnt+1;
    end
end
end
end
end
end
assign clk_out=clk;</pre>
```

```
module DMEM(
                           clk,
                           rst,
                           wena,
                           rena,
   input [`ADDR_BYTES-1:0] addr,
   input [31:0]
                           data_in,
   output [31:0]
                           data_out
   reg [31:0] ram_array[0:`MAX_MEMORY];
   always@(posedge clk or posedge rst) begin
       if (rst)begin
           for(i=0;i<=`MAX_MEMORY;i=i+1) begin</pre>
               ram_array[i]<=32'b0;</pre>
           ram_array[addr]=(wena)?data_in:ram_array[addr];
   assign data_out=(rena)?ram_array[addr]:32'bz;
```

```
module II(
    input [3:0] a,
    input [25:0] b,
    output [31:0] r
    );
    assign r={a,b,2'b0};
endmodule
```

```
module IMEM(
   input [10:0] addr,
   output [31:0] instr
   );
   dist_mem_gen_0   imem(
      addr,
      instr
   );
endmodule
```

```
module MULT(
input [31:0] a,
input [31:0] b,
```

```
output [31:0] hi,
   output [31:0] lo
   wire [63:0] moved_a[31:0];
   wire [63:0] z;
   assign moved_a[0]=(b[0])?(-{{32{a[31]}},a}):64'b0;
   assign moved_a[1]=(b[1]^b[0])?(b[1]^(-{31{a[31]}},a,1'b0):({31{a[31]}},a,1'b0})):64'b0;
   assign\ moved\_a[2]=(b[2]^b[1])?(b[2]?(-\{\{30\{a[31]\}\},a,2'b0\})):(\{\{30\{a[31]\}\},a,2'b0\}))):64'b0;
   assign moved_a[3]=(b[3]^b[2])?(b[3]?(-{{29{a[31]}},a,3'b0}):({{29{a[31]}}},a,3'b0})):64'b0;
   assign\ moved\_a[4]=(b[4]^b[3])?(b[4]?(-\{28\{a[31]\}\},a,4'b0\}):(\{28\{a[31]\}\},a,4'b0\})):64'b0;
   assign\ moved\_a[5]=(b[5]^b[4])?(b[5]?(-\{27\{a[31]\}\},a,5'b0\}):(\{\{27\{a[31]\}\},a,5'b0\})):64'b0;
   assign moved_a[6]=(b[6]^b[5])?(b[6]?(-{26{a[31]}},a,6'b0}):({26{a[31]}},a,6'b0})):64'b0;
   assign\ moved\_a[7]=(b[7]^b[6])?(b[7]?(-\{25\{a[31]\}\},a,7'b0\}):(\{\{25\{a[31]\}\},a,7'b0\})):64'b0;
   assign\ moved\_a[8]=(b[8]^b[7])?(b[8]?(-\{24\{a[31]\}\},a,8'b0\}):(\{24\{a[31]\}\},a,8'b0\})):64'b0;
   assign\ moved\_a[9]=(b[9]^b[8])?(b[9]?(-\{23\{a[31]\}\},a,9'b0\}):(\{\{23\{a[31]\}\},a,9'b0\})):64'b0;
moved_a[10]=(b[10]^b[9])?(b[10]?(-{{22{a[31]}},a,10'b0}):({{22{a[31]}},a,10'b0})):64'b0;
moved_a[11]=(b[11]^b[10])?(b[11]?(-{{21{a[31]}},a,11'b0}):({{21{a[31]}},a,11'b0})):64'b0;
moved_a[12]=(b[12]^b[11])?(b[12]?(-{{20{a[31]}},a,12'b0}):({{20{a[31]}},a,12'b0})):64'b0;
moved_a[13]=(b[13]^b[12])?(b[13]?(-{{19{a[31]}},a,13'b0}):({{19{a[31]}},a,13'b0})):64'b0;
moved_a[14]=(b[14]^b[13])?(b[14]?(-{{18{a[31]}},a,14'b0}):({{18{a[31]}},a,14'b0})):64'b0;
moved_a[15]=(b[15]^b[14])?(b[15]?(-{{17{a[31]}},a,15'b0}):({{17{a[31]}},a,15'b0})):64'b0;
moved_a[16]=(b[16]^b[15])?(b[16]?(-{{16{a[31]}},a,16'b0}):({{16{a[31]}},a,16'b0})):64'b0;
moved_a[17]=(b[17]^b[16])?(b[17]?(-{{15{a[31]}},a,17'b0}):({{15{a[31]}},a,17'b0})):64'b0;
moved_a[18]=(b[18]^b[17])?(b[18]?(-{{14{a[31]}},a,18'b0}):({{14{a[31]}},a,18'b0})):64'b0;
moved_a[19]=(b[19]^b[18])?(b[19]?(-{{13{a[31]}},a,19'b0}):({{13{a[31]}},a,19'b0})):64'b0;
moved_a[20]=(b[20]^b[19])?(b[20]?(-{{12{a[31]}},a,20'b0}):({{12{a[31]}},a,20'b0})):64'b0;
moved_a[21]=(b[21]^b[20])?(b[21]?(-{{11{a[31]}},a,21'b0}):({{11{a[31]}},a,21'b0})):64'b0;
moved_a[22]=(b[22]^b[21])?(b[22]?(-{{10{a[31]}},a,22'b0}):({{10{a[31]}},a,22'b0})):64'b0;
moved_a[23]=(b[23]^b[22])?(b[23]?(-{{9{a[31]}},a,23'b0}):({{9{a[31]}},a,23'b0})):64'b0;
```

```
moved_a[24]=(b[24]^b[23])?(b[24]?(-{{8{a[31]}},a,24'b0}):({{8{a[31]}},a,24'b0})):64'b0;
moved_a[25]=(b[25]^b[24])?(b[25]?(-{{7{a[31]}},a,25'b0}):({{7{a[31]}},a,25'b0})):64'b0;
moved_a[26]=(b[26]^b[25])?(b[26]?(-{{6{a[31]}},a,26'b0}):({{6{a[31]}},a,26'b0})):64'b0;
moved_a[27]=(b[27]^b[26])?(b[27]?(-{{5{a[31]}},a,27'b0}):({{5{a[31]}},a,27'b0})):64'b0;
moved_a[28]=(b[28]^b[27])?(b[28]?(-{{4{a[31]}},a,28'b0}):({{4{a[31]}},a,28'b0})):64'b0;
moved_a[29]=(b[29]^b[28])?(b[29]?(-{{3{a[31]}},a,29'b0}):({{3{a[31]}},a,29'b0})):64'b0;
moved_a[30]=(b[30]^b[29])?(b[30]?(-{{2{a[31]}},a,30'b0}):({{2{a[31]}},a,30'b0})):64'b0;
moved_a[31]=(b[31]^b[30])?(b[31]?(-{{1{a[31]}},a,31'b0}):({{1{a[31]}},a,31'b0})):64'b0;
   assign z=moved_a[0]+moved_a[1]+moved_a[2]+moved_a[3]+moved_a[4]
           +moved_a[5]+moved_a[6]+moved_a[7]+moved_a[8]+moved_a[9]
           +moved_a[10]+moved_a[11]+moved_a[12]+moved_a[13]+moved_a[14]
           +moved_a[15]+moved_a[16]+moved_a[17]+moved_a[18]+moved_a[19]
           + moved\_a[20] + moved\_a[21] + moved\_a[22] + moved\_a[23] + moved\_a[24]
           +moved_a[25]+moved_a[26]+moved_a[27]+moved_a[28]+moved_a[29]
           +moved_a[30]+moved_a[31];
   assign hi=z[63:32];
   assign lo=z[31:0];
```

```
module MUX4(
   input [31:0] data0,
   input [31:0] data1,
   input [31:0] data2,
   input [31:0] data3,
```

```
module MUX25(
  input [4:0] data0,
  input [4:0] data1,
  input s,
  output [4:0] out
  );
  assign out=(s)?data1:data0;
endmodule
```

```
module NPC(
   input [31:0] data_in,
   output [31:0] data_out
  );
   assign data_out=data_in+32'h4;
endmodule
```

```
module PCReg(
  input     clk,
  input     rst,
  input [31:0] pc_in,
  output [31:0] pc_out
  );
  reg [31:0] pc;
  always @ (posedge clk or posedge rst)begin
     if(rst)
         pc<=`PC_INIT;
     else
         pc<=pc_in;
  end
  assign pc_out=pc;
endmodule</pre>
```

```
module Regfiles(
                   rst,
                   wena,
                   rena,
           [31:0] wdata,
   input [4:0] waddr,
           [4:0] raddr1,
   input [4:0] raddr2,
   output [31:0] rdata1,
   output [31:0] rdata2,
   output [31:0] answer
   reg [31:0] array_reg [31:0];
   always @(posedge clk or posedge rst)begin
       if(rst) begin
           for(i=0;i<=31;i=i+1)</pre>
               array_reg[i]<=32'b0;</pre>
           array_reg[waddr]<=(wena && waddr!=5'b0)?wdata:array_reg[waddr];</pre>
   assign rdata1=(rena)?((wena && waddr==raddr1 && waddr!=5'b0)?wdata:array_reg[raddr1]):32'bz;
   assign rdata2=(rena)?((wena && waddr==raddr2 && waddr!=5'b0)?wdata:array_reg[raddr2]):32'bz;
   assign answer=array_reg[16];
```

```
module seg7x16(
    input clk,
    input reset,
    input cs,
    input [31:0] i_data,
    output [7:0] o_seg,
    output [7:0] o_sel
    );

reg [14:0] cnt;
    always @ (posedge clk, posedge reset)
    if (reset)
```

```
cnt <= cnt + 1'b1;</pre>
wire seg7_clk = cnt[14];
reg [2:0] seg7_addr;
 always @ (posedge seg7_clk, posedge reset)
  if(reset)
     seg7_addr <= 0;</pre>
     seg7_addr <= seg7_addr + 1'b1;</pre>
reg [7:0] o_sel_r;
always @ (*)
  case(seg7_addr)
     7 : o_sel_r = 8'b01111111;
     6 : o_sel_r = 8'b10111111;
     5 : o_sel_r = 8'b11011111;
     4 : o_sel_r = 8'b11101111;
     3 : o_sel_r = 8'b11110111;
     2 : o_sel_r = 8'b11111011;
     1 : o_sel_r = 8'b11111101;
     0 : o_sel_r = 8'b11111110;
 reg [31:0] i_data_store;
 always @ (posedge clk, posedge reset)
  if(reset)
     i_data_store <= 0;</pre>
   else if(cs)
     i_data_store <= i_data;</pre>
reg [7:0] seg_data_r;
always @ (*)
  case(seg7_addr)
     0 : seg_data_r = i_data_store[3:0];
     1 : seg_data_r = i_data_store[7:4];
     2 : seg_data_r = i_data_store[11:8];
     3 : seg_data_r = i_data_store[15:12];
     4 : seg_data_r = i_data_store[19:16];
     5 : seg_data_r = i_data_store[23:20];
```

```
6 : seg_data_r = i_data_store[27:24];
    7 : seg_data_r = i_data_store[31:28];
reg [7:0] o_seg_r;
always @ (posedge clk, posedge reset)
  if(reset)
    o_seg_r <= 8'hff;
    case(seg_data_r)
      4'h0 : o_seg_r <= 8'hC0;
    4'h1 : o_seg_r <= 8'hF9;
    4'h2 : o_seg_r <= 8'hA4;
    4'h3 : o_seg_r <= 8'hB0;
    4'h4 : o_seg_r <= 8'h99;
    4'h5 : o_seg_r <= 8'h92;
    4'h6 : o_seg_r <= 8'h82;
    4'h7 : o_seg_r <= 8'hF8;
    4'h8 : o_seg_r <= 8'h80;
    4'h9 : o_seg_r <= 8'h90;
    4'hA : o_seg_r <= 8'h88;
    4'hB : o_seg_r <= 8'h83;
    4'hC : o_seg_r <= 8'hC6;
    4'hD : o_seg_r <= 8'hA1;
    4'hE : o_seg_r <= 8'h86;
    4'hF : o_seg_r <= 8'h8E;
assign o_sel = o_sel_r;
assign o_seg = o_seg_r;
```

endmodule

```
module SegmentReg(
  input     clk,
  input     rst,
  input     prev_pause,
  input     next_pause,
  input     [31:0] data_in,

  output [31:0] data_out
  );
  reg [31:0] data;
```

```
always@(posedge clk or posedge rst)begin
    if(rst)begin
        data<=32'h0;
    end
    else if(prev_pause&&~next_pause)
        data<=32'h0;
    else if(prev_pause)
        data<=data;
    else begin
        data<=data_in;
    end
end
assign data_out=data;</pre>
```

```
reg flag=1'b1;
reg output_flag=1'b0;
```

```
sccomp_dataflow uut(
    .clk(clk),
    .rst(rst),
    .stall(stall),
    .inst(inst),
    .pc(pc),
    .answer(answer)
);
initial begin
    file_output = $fopen("D:\\CPU_AutoCheck\\yanshou1_result.txt");
    clk= 0;
```

```
rst = 1;
stall=1'b0;
#0.1;
rst = 0;
repeat(times) #2 clk=~clk;
flag=1'b0;
#2;clk=~clk;
end
```

```
wire
       [31:0] reg28=uut.sccpu.cpu_ref.array_reg[28],
               reg16=uut.sccpu.cpu_ref.array_reg[16];
       [31:0]
               II_IR=uut.sccpu.II_IR_out,
               IE_IR=uut.sccpu.IE_IR_out,
               EM_IR=uut.sccpu.EM_IR_out,
               MW_IR=uut.sccpu.MW_IR_out;
       [31:0] ALUa=uut.sccpu.cpu_ALU.a,
wire
               ALUb=uut.sccpu.cpu_ALU.b;
       [31:0] ALU_res=uut.sccpu.MUX2_EM_res_out;
wire
       [4:0] is_pause=uut.sccpu.is_pause;
always @(posedge clk) begin
   if(!output_flag && EM_IR!=32'b0) begin
       output_flag<=1'b1;</pre>
       output_flag<=output_flag;</pre>
   if(uut.sccpu.II_IR_out!=32'h0000000d) begin
       cnt=cnt+1;
       $display("instr num: %d",cnt);
   if(flag && output_flag)begin
       if(uut.sccpu.MW_IR_out!=32'h0)begin
       $fdisplay(file_output, "pc: %h", pc);
       $fdisplay(file_output, "instr: %h", uut.sccpu.MW_IR_out);
       $fdisplay(file_output, "regfile0: %h", uut.sccpu.cpu_ref.array_reg[0]);
       $fdisplay(file_output, "regfile1: %h", uut.sccpu.cpu_ref.array_reg[1]);
       $fdisplay(file_output, "regfile2: %h", uut.sccpu.cpu_ref.array_reg[2]);
       $fdisplay(file_output, "regfile3: %h", uut.sccpu.cpu_ref.array_reg[3]);
       $fdisplay(file_output, "regfile4: %h", uut.sccpu.cpu_ref.array_reg[4]);
```

```
$fdisplay(file_output, "regfile5: %h", uut.sccpu.cpu_ref.array_reg[5]);
   $fdisplay(file output, "regfile6: %h", uut.sccpu.cpu ref.array reg[6]);
   $fdisplay(file_output, "regfile7: %h", uut.sccpu.cpu_ref.array_reg[7]);
   $fdisplay(file_output, "regfile8: %h", uut.sccpu.cpu_ref.array_reg[8]);
   $fdisplay(file_output, "regfile9: %h", uut.sccpu.cpu_ref.array_reg[9]);
   $fdisplay(file_output,"regfile10: %h",uut.sccpu.cpu_ref.array_reg[10]);
   $fdisplay(file_output,"regfile11: %h",uut.sccpu.cpu_ref.array_reg[11]);
   $fdisplay(file_output,"regfile12: %h",uut.sccpu.cpu_ref.array_reg[12]);
   $fdisplay(file_output,"regfile13: %h",uut.sccpu.cpu_ref.array_reg[13]);
   $fdisplay(file_output,"regfile14: %h",uut.sccpu.cpu_ref.array_reg[14]);
   $fdisplay(file_output,"regfile15: %h",uut.sccpu.cpu_ref.array_reg[15]);
   $fdisplay(file_output,"regfile16: %h",uut.sccpu.cpu_ref.array_reg[16]);
   $fdisplay(file_output,"regfile17: %h",uut.sccpu.cpu_ref.array_reg[17]);
   $fdisplay(file_output,"regfile18: %h",uut.sccpu.cpu_ref.array_reg[18]);
   $fdisplay(file_output,"regfile19: %h", uut.sccpu.cpu_ref.array_reg[19]);
   $fdisplay(file_output,"regfile20: %h", uut.sccpu.cpu_ref.array_reg[20]);
   $fdisplay(file_output,"regfile21: %h", uut.sccpu.cpu_ref.array_reg[21]);
   $fdisplay(file_output,"regfile22: %h", uut.sccpu.cpu_ref.array_reg[22]);
   $fdisplay(file_output,"regfile23: %h", uut.sccpu.cpu_ref.array_reg[23]);
   $fdisplay(file_output,"regfile24: %h", uut.sccpu.cpu_ref.array_reg[24]);
   $fdisplay(file_output,"regfile25: %h", uut.sccpu.cpu_ref.array_reg[25]);
   $fdisplay(file_output,"regfile26: %h", uut.sccpu.cpu_ref.array_reg[26]);
   $fdisplay(file_output,"regfile27: %h", uut.sccpu.cpu_ref.array_reg[27]);
   $fdisplay(file_output,"regfile28: %h", uut.sccpu.cpu_ref.array_reg[28]);
   $fdisplay(file_output,"regfile29: %h", uut.sccpu.cpu_ref.array_reg[29]);
   $fdisplay(file_output,"regfile30: %h", uut.sccpu.cpu_ref.array_reg[30]);
   $fdisplay(file_output,"regfile31: %h", uut.sccpu.cpu_ref.array_reg[31]);
else if(!flag)begin
   $fclose(file_output);
   $finish;
end
```