Universidade Federal de Minas Gerais Escola de Engenharia da UFMG

PROJETO FINAL Caça-Níqueis

Integrantes:

Italo Lelis de Carvalho Thiago Rinco da Silveira

Professor:

Luciano Cunha de Araujo Pimenta

Curso: Engenharia de Controle e Automação

Disciplina: Sistemas Digitais (Prática)

Turma: PA1

Data: 28/06/2017

Descrição

O projeto consiste em um processador customizado com uma função definida, onde controlador e caminho de dados trabalham juntos em prol de um objetivo. O objetivo, neste caso, é um sistema que funcione como uma máquina caça-níquel, muito comum nos cassinos ao redor do mundo.

O dispositivo irá sortear 3 números e, caso esses três números sejam iguais, será indicado que o usuário ganhou a partida.

Para o sorteio dos números, será utilizado um contador ascendente. O contador irá somar 1 durante a subida do clock e, devido à velocidade do clock, não será possível prever o número que será salvo no registrador ao apertar o botão de selecionar. Isso fornece um certo nível de randomicidade ao projeto.

O controlador conta com uma máquina de estados, que administra o caminho de dados. Este utiliza três registradores para gravar os 3 números, um registrador para o resultado, um contador ascendente, que conte de 0 a 9, dois comparadores de igualdade e uma porta lógica 'and'.


Projeto RTL

Passo 1: FSM de Alto Nível


- Entradas: escolha (1 bit), reset (1 bit);

- Saídas: R(1 bit);


- Registradores: A,B,C (4 bits)




Passo 2: Caminho de Dados



Passo 3: Conexão entre caminho de dados e controlador



Passo 4:



Código-Fonte

```
library ieee;
use ieee.std logic 1164.all;
entity cassino is
  generic(
      constant min : integer := 0;
      constant max : integer := 9
  );
  port (
              : in std logic;
      clk
      input
              : in std logic;
      start
              : in std logic;
      reset : in std_logic;
      output : out std logic vector(1 downto 0);
      -- 7 segments display
      A: out std logic vector(6 downto 0);
      B: out std logic vector(6 downto 0);
      C: out std logic vector(6 downto 0);
      D: out std logic vector(6 downto 0)
   );
end entity;
architecture rtl of cassino is
   -- Build an enumerated type for the state machine
   type state type is (s0, s1, s2, s3, compare, win, lose,
s1p, s2p, s3p, clear);
   -- Register to hold the current state
   signal state : state type;
   -- Create variables to store random numbers
  shared variable i1 : integer range 0 to max;
   shared variable i2: integer range 0 to max;
   shared variable i3 : integer range 0 to max;
begin
   -- Logic to advance to the next state
  process (input, clk, start, reset)
  begin
     if reset = '0' then
         state <= s0;
```

```
elsif (rising edge(clk)) then
   case state is
   ---s0---
      when s0=>
         i1 := min;
         i2 := min;
         i3 := min;
         output <= "00";
         A <= "0111111";
         B <= "0111111";
         C <= "0111111";</pre>
         D <= "1111111";
         --change condition
         if start = '0' then
            state <= s1;
         else
            state <= s0;
         end if;
   ---s1---
      when s1=>
              (i1 = 0) then C \le "0111111";
         elsif (i1 = 1) then C \le "0011111";
         elsif (i1 = 2) then C <= "0101111";
         elsif (i1 = 3) then C \le "0110111";
         elsif (i1 = 4) then C \le "0111011";
         elsif (i1 = 5) then C \le "0111101";
         elsif (i1 = 6) then C \le "01111110";
         elsif (i1 = 7) then C <= "01111111";
         elsif (i1 = 8) then C \le "0101111";
         elsif (i1 = 9) then C <= "0110111";
         else C <= "0110110";
         end if;
         if i1 = max then
            i1 := min;
         else
            i1 := i1 + 1;
         end if;
         --change condition
         if input = '0' then
            state <= s1p;</pre>
         else
            state <= s1;
         end if;
   ---s2---
      when s2=>
              (i2 = 0) then B <= "01111111";
```


```
elsif (i2 = 1) then B \le "0011111";
      elsif (i2 = 2) then B \le "0101111";
      elsif (i2 = 3) then B \le "0110111";
      elsif (i2 = 4) then B \le "0111011";
      elsif (i2 = 5) then B \le "0111101";
      elsif (i2 = 6) then B \le "01111110";
      elsif (i2 = 7) then B \le "01111111";
      elsif (i2 = 8) then B \le "0101111";
      elsif (i2 = 9) then B \le "0110111";
      else B <= "0110110";
      end if;
      if i2 = max then
        i2 := min;
      else
         i2 := i2 + 1;
      end if;
      --change condition
      if input = '0' then
         state \leq s2p;
      else
         state \leq s2;
      end if;
---s3---
   when s3 =>
         (i3 = 0) then A <= "01111111";
      elsif (i3 = 1) then A \le "0011111";
      elsif (i3 = 2) then A \le "0101111";
      elsif (i3 = 3) then A \le "0110111";
      elsif (i3 = 4) then A \le "0111011";
      elsif (i3 = 5) then A \le "0111101";
      elsif (i3 = 6) then A \le "01111110";
      elsif (i3 = 7) then A \le "01111111";
      elsif (i3 = 8) then A \le "0101111";
      elsif (i3 = 9) then A \le "0110111";
      else A <= "0110110";
      end if;
      if i3 = max then
         i3 := min;
      else
         i3 := i3 + 1;
      end if;
      --change condition
      if input = '0' then
         state \leq s3p;
      else
         state \le s3;
      end if;
```

```
---compare---
   when compare =>
      --change condition
      if ((i1 = i2) \text{ and } (i2 = i3)) then
         state <= win;</pre>
      else
         state <= lose;</pre>
      end if;
---win---
   when win =>
      output <= "11";
      --change condition
      if start = '0' then
         state <= clear;</pre>
      else
         state <= win;
      end if;
---lose---
   when lose =>
      output <= "00";
      --change condition
      if start = '0' then
         state <= clear;</pre>
      else
         state <= lose;</pre>
      end if;
---clear---
   when clear=>
      i1 := min;
      i2 := min;
      i3 := min;
      output <= "00";
      A <= "0111111";
      B <= "0111111";
      C <= "0111111";</pre>
      D <= "11111111";
      state <= s1;
---s1p---print(s1)---
   when s1p =>
           (i1 = 0) then C <= "1000000";
      if
      elsif (i1 = 1) then C <= "1111001";
      elsif (i1 = 2) then C \le "0100100";
      elsif (i1 = 3) then C <= "0110000";
      elsif (i1 = 4) then C \le "0011001";
      elsif (i1 = 5) then C \le "0010010";
```

```
elsif (i1 = 6) then C \le "0000010";
      elsif (i1 = 7) then C <= "1111000";
      elsif (i1 = 8) then C \le "0000000";
      elsif (i1 = 9) then C <= "0010000";
      else C <= "0000110";
      end if;
      --change condition
      if input = '1' then
        state \le s2;
      else
         state <= s1p;
      end if;
---s2p---print(s2)---
  when s2p \Rightarrow
      if (i2 = 0) then B <= "1000000";
      elsif (i2 = 1) then B \le "1111001";
      elsif (i2 = 2) then B \le "0100100";
      elsif (i2 = 3) then B \le "0110000";
      elsif (i2 = 4) then B \le "0011001";
      elsif (i2 = 5) then B \le "0010010";
      elsif (i2 = 6) then B \le "0000010";
      elsif (i2 = 7) then B \le "1111000";
      elsif (i2 = 8) then B \le "0000000";
      elsif (i2 = 9) then B \le "0010000";
      else B <= "0000110";
      end if;
      --change condition
      if input = '1' then
         state <= s3;
      else
         state \le s2p;
      end if;
---s3p---print(s3)---
  when s3p =>
           (i3 = 0) then A <= "1000000";
      elsif (i3 = 1) then A \le "1111001";
      elsif (i3 = 2) then A \le "0100100";
      elsif (i3 = 3) then A \le "0110000";
      elsif (i3 = 4) then A \le "0011001";
      elsif (i3 = 5) then A \le "0010010";
      elsif (i3 = 6) then A \le "0000010";
      elsif (i3 = 7) then A \le "1111000";
      elsif (i3 = 8) then A \le "0000000";
      elsif (i3 = 9) then A \le "0010000";
      else A <= "0000110";
      end if;
      --change condition
      if input = '1' then
```

Máquinas de Estado (Netlist Viewer)

RTL Viewer:



State Machine Viewer:

