Trabajo Práctico Nº 1

Electrónica III - 2019

Grupo 1:

Farall, Facundo Gaytan, Joaquín Kammann, Lucas Maselli, Carlos

3 de septiembre de 2019

1. EJERCICIO 1

Se realizó un programa bajo el nombre run.py, dentro de la carpeta EJ_1 del proyecto, el cual calcula el rango y resolución para una cierta convención de números en punto fijo. Recibe tres parámetros por línea de comando: un 1 o un 0 indicando si el sistema es signado, cantidad de bits de la parte entera, y cantidad de bits de la parte fraccionaria, en ese órden. Ante algún error en el formato en que se le pasan los parámetros, o ya sea porque los mismos exceden las capacidades del programa, se imprimirá en pantalla el mensaje ERROR. Los errores pueden estar ocasionados por alguna de las siguientes razones:

- No se pasa ningún argumento.
- Los argumentos no son números enteros.
- Se pasa una cantidad de argumentos distinta a 3.
- El primer argumento (que indica si el sistema es signado o no) es distinto de 0 o 1.

1.1. LIMITACIONES DEL PROGRAMA

También puede devolverse ERROR a causa de que la cantidad de bits asignados a la parte entera o a la fraccionaria exceden los límites del lenguaje utilizado para el programa. El código se escribió en Python y se buscaron los casos límite para los cuales el programa deja de devolver valores con sentido:

- La cantidad de bits de la parte entera debe ser menor o igual a 1023.
- La cantidad de bits de la parte fraccionaria debe se menor o igual a 1074.

Además de las limitaciones mencionadas, existe un error en la representación de los números fraccionarios, inherente al sistema por el cual las computadoras guardan los números. La mayoría de los números que en sistema decimal tienen una representación con una cantidad finita de dígitos detrás de la coma, no poseen tal característica en un sistema binario. Tal es el caso del número 0,1 en base 10, que en Python, así como muchos otros lenguajes de programación que representan a los números fraccionarios bajo el formato normalizado de IEEE-754, es guardado como 0,10000000000000000055511151231257827021181583404541015625. En la mayoría de estos casos, al imprimir el número en pantalla, el lenguaje de Python decidirá aproximar el valor real guardado en memoria, a uno que considere más amigable para el usuario humano. Un caso en el cual estas limitaciones pueden verse reflejadas, es si se ingresan como parámetros 0, 5 y 740 (no signado, con 5 bits de parte entera y 740 bits de parte fraccionaria), la salida del programa será:

Res: 1.7290327071306454e-223

Ran: 32.0

A estos se les puede calcular el error absoluto de la siguiente manera:

$$E_{Res} = 2^{-740} - 1,7290327071306454 \cdot 10^{-223} \approx 1 \cdot 10^{-236}$$
 (1.1)

$$E_{Ran} = 32 - (2^5 - 2^{-740}) \approx 1,7290327071286 \cdot 10^{-223}$$
 (1.2)

Para la resolución, se observarán diferencias recién luego de 13 cifras significativas, mientras que para el rango, luego de 223. Ambos errores cometidos pueden considerarse despreciables para casi cualquier sistema real de medición.

2. EJERCICIO 3

De los dos módulos pedidos para implementar en Verilog se tomó la decisión de realizar uno mediante las compuertas lógicas que lo componen, y otro a través de la descripción de su comportamiento (behavioural). La razón detrás de esta decisión fue para hacer uso de las variantes provistas por Verilog, e interiorizarnos en su estilo de programación.

2.1. DECODER DE 4 SALIDAS

Esta implementación de un decoder de 4 salidas recibe una arreglo de 2 bits, que determinan cual de las cuatro salidas accionar. La misma se realizó a través de lógica de compuertas, donde únicamente la combinación correcta de los dos bits de entrada, ponen a la salida con ese número, en 1 lógico. Las relaciones lógicas son sencillas de comprender y quedan explicitadas en el mismo código. A continuación se presenta el código en Verilog:

```
module decoder4out(coded, y0, y1, y2, y3);
  input [1:0] coded;
  output y0, y1, y2, y3;

assign y0 = ~coded[1] & ~coded[0];
  assign y1 = ~coded[1] & coded[0];
  assign y2 = coded[1] & ~coded[0];
  assign y3 = coded[1] & coded[0];
endmodule
```

2.2. MUX DE 4 ENTRADAS

Esta implementación de un mux de 4 entradas recibe un arreglo de 4 bits con las 4 "fuentes", otro arreglo de 2 bits que hace las veces de selector, y cuenta con una salida de 1 bit. La salida copiará el valor de la entrada determinada por el selector. El módulo se logró mediante una descripción del comportamiento del mismo, en el cual se le especificó qué debía realizar ante cambios en alguna de sus entradas. A continuación se presenta el código en Verilog:

2.3. Test-bench

Se sometió a los dos módulos a un testeo de su respuesta a cada una de las posibles entradas, y los resultados fueron los esperados. Los mismos pueden ser replicados ejecutando los comandos:

user@computer: path/to/EJ_3/folder\$ make
user@computer: path/to/EJ_3/folder\$./run

3. EJERCICIO 4: CONVERSOR DE BINARIO A GRAY DE 4 BITS

3.1. ARMADO DE TABLA DE VERDAD

En la siguiente tabla se muestra la equivalencia entre un número binario de 4 bits y el mismo en código de Gray. Según la convención adpotada, .^" será el MSB y "D" será el LSB.

Cuadro 3.1: Tabla de verdad

Α	В	C	D	s_1	s_2	s_3	s_4
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0

En base a esto, se puede expresar a cada bit de salida (s_1, s_2, s_3, s_4) como una combinación de entradas (A,B,C,D) en forma de minitérminos.

De esta forma, obtenemos las siguientes expresiones:

$$s_1 = A.\overline{B}.\overline{C}.\overline{D} + A.\overline{B}.\overline{C}.D + A.\overline{B}.\overline{C}.D + A.\overline{B}.C.\overline{D} + A.\overline{B}.\overline{C}.D + A.B.\overline{C}.\overline{D} + A.B.\overline{C}.D + A.B.C.D$$
 (3.1)

$$s_2 = A\overline{BCD} + A\overline{BCD} + A\overline{BCD} + A\overline{BCD} + A\overline{BCD} + AB\overline{CD} + AB\overline{CD} + AB\overline{CD} + AB\overline{CD}$$
 (3.2)

$$s_3 = \overline{AB}C\overline{D} + \overline{AB}CD + \overline{AB}\overline{CD} + \overline{AB}\overline{CD} + A\overline{B}\overline{CD} + A\overline{B}CD + A\overline{B}\overline{CD} + AB\overline{CD} + AB\overline{CD}$$
 (3.3)

$$s_4 = \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + A\overline{BCD} + A\overline{BCD} + A\overline{BCD} + A\overline{BCD} + A\overline{BCD}$$
 (3.4)

3.2. SIMPLIFICACIÓN. MAPAS DE KARNAUGH

Las expresiones calculadas en el apartado anterior no son del todo eficientes a la hora de implementar el circuito lógico, debido a que no están apropiadamente simplificadas. Para encontrar la expresión óptima que satisfaga la tabla de verdad utilizaremos el método de mapas de Karnaugh, en este caso con minitérminos. Como tenemos cuatro salidas distintas debemos realizar cuatro de estos mapas, que resultarán en una expresión de suma de productos de las entradas. A continuación se reproducen estos diagramas y las expresiones derivadas de los mismos. +

CD A	B ₀₀	01	11	10
00	0	0	1	1
01	0	0	1	1
11	0	0	1	1
10	0	0	1	1

CD	B ₀₀	01	11	10
00	0	1	0	1
01	0	1	0	1
11	0	1	0	1
10	0	1	0	1

CD	B ₀₀	01	11	10
00	0	0	0	0
01	1	1	1	1
11	0	0	0	0
10	1	1	1	1

Realizando las correspondientes asociaciones obtenemos las siguientes expresiones que describen el comportamiento de cada bit de salida.

$$s_1 = A \tag{3.5}$$

$$s_2 = A.\overline{B} + \overline{A}.B \tag{3.6}$$

$$s_3 = B.\overline{C} + \overline{B}.C \tag{3.7}$$

$$s_4 = C.\overline{D} + \overline{C}.D \tag{3.8}$$

3.3. CIRCUITO LÓGICO

En base a las ecuaciones encontradas se construyó el circuito lógico mostrado en la figura 3.1, utilizando compuertas OR, AND y NOT.




Figura 3.1: Circuito lógico

3.4. PROGRAMA EN VERILOG

Se adjunta en la entrega de este trabajo práctico el programa que representa al circuito mostrado en la sección 3.3.