0.1. Ejercicio 6

Es esta sección se implementará un SR-Latch y un Flip Flop D utilizando compuertas.

0.1.1. SR-Latch

Un Latch-SR es un elemento de memoria asincrónico, con dos inputs (S-R) también conocido con Set-Reset Latch. Le corresponde la siguiente tabla de verdad:

$$\begin{array}{c|cccc} S & R & Q_n \\ \hline 0 & 0 & Q_{n-1} \\ 0 & 1 & 0 \\ 1 & 0 & 1 \\ 1 & 1 & 0 \\ \end{array}$$

Se propucieron dos circuitos de implementación siendo uno implementado con NOR y uno con NAND con la intención de no solo comparar los observables de interes con un modelo comercial sino tambien entre distintas tipos de compuertas. Siendo los siguientes circuitos: 1:




Figura 1: Circuito Propuesto SR-Latch.

Se llevará a cabo utilizando compuertas NOR y NAND, se eligió el integrado 74HC02 debido a que es High-Speed y no es necesario compatibilidad con TTL, como se analizó en el punto (2).

Se tomarán como observables de interés el tiempo de propagación:

$$t_{p-SQ}: S \implies Q \wedge t_{p-RQ}: R \implies Q$$
 (1)

Estos tiempos serán comparados con un integrado 74HC279 el cual contiene 4 SR-Latch. Las mediciones hechas se ven en la siguiente tabla:

	Circuito NOR	Circuito NAND	74 HC 279
t_{p-RQ}	$8.3 \mathrm{nS}$	$43.2\mathrm{ns}$	8nS
t_{t-RQ}	$4.83 \mathrm{nS}$	$4\mathrm{nS}$	14nS
t_{p-SQ}	$24.24 \mathrm{nS}$	$18\mathrm{ns}$	$15\mathrm{nS}$
t_{t-SQ}	$11\mathrm{nS}$	$4\mathrm{ns}$	$8\mathrm{nS}$

Es notable que los tiempos son bastante similares, el espacio que ocupan no lo es, dado que toma el doble de integrados para la misma cantidad de Latches.

0.1.2. Flip Flop D

Un Flip Flop D es un elemento de memoria sincrónico, cuenta con 2 entradas siendo una de clock y la otra de la información (Data). Le corresponde la siguiente tabla de verdad:

¹Brown, S. and Vranesic, Z. (2002). Fundamentals of digital logic with VHDL design. 3rd ed. pp.250-251.

\mathbf{Clock}	D	Q_n
	X	Q_{n-1}
\uparrow	0	0
↑	1	1

El circuito propuesto de implementación es el siguiente:²:




Figura 2: Circuito Propuesto Flip Flop D.

Se llevará a cabo utilizando compuertas NAND, se eligió el integrado 74HC132 debido a que es High-Speed y no es necesario compatibilidad con TTL, como se analizó en el punto (2). También para el clock se realizó un edge-Detector implementado con el siguiente circuito:




Figura 3: Edge detector.

El cual es anexado al circuito implementado con NANDS del latch SR.

Se tomarán como observables de interés el tiempo de propagación y de transición:

$$t_{p-DQ}: D \implies Q \quad t_{t-DQ}: Q = 0 \implies Q = 1$$
 (2)

En cuanto a la medición de estos tiempos, se tuvo la problemática de que el rise time de las compuertas eran menores que el rise time del osciloscopio, en algunas de ellas se logró conseguir un osciloscopio con mayor ancho de banda lo cual mejoró las mediciones.

Estos tiempos medidos serán comparados con un integrado 74HC374 el cual contiene 8 Flip Flop D. Las mediciones hechas se ven en la siguiente tabla:

	${f Circuito}$	74 HC374
t_{p-DQ}	23.6 nS	16 nS
t_{t-DQ}	$4.43 \mathrm{nS}$	$5\mathrm{nS}$

²Brown, S. and Vranesic, Z. (2002). Fundamentals of digital logic with VHDL design. 3rd ed. pp.254-256.