Trabajo Práctico N°3 Electrónica III - 2019

Grupo 1:

Farall, Facundo David Gaytan, Joaquín Oscar Kammann, Lucas Agustín Maselli, Carlos Javier

Profesores:

Dewald, Kevin Wundes, Pablo Aguirre, Miguel

10 de noviembre de 2019

Índice

ijercicio 1: Control de bomba														
Diseño de Máquina de Estados	S						 							
Simulaciones en Verilog							 							
Diseño en PCB							 							
Resultados							 							
Conclusiones							 							
jercicio 2: Reconocimiento d	le sec	uen	cia	de	bit	ts								
jercicio 2: Reconocimiento d	le sec	uen	cia	de	bit	ts								
Diseño de Máquina de Estados	3													
Diseño de Máquina de Estados Simulaciones en Verilog	· · ·	 					 							
Diseño de Máquina de Estados Simulaciones en Verilog Diseño en PCB	· · · ·	 				 	 							
Simulaciones en Verilog	· · · ·	 				 	 							

Ejercicio 1: Control de bombas de agua

Se pretende implementar un sistema controlador de dos bombas de agua cuya función es mantener el nivel de agua de un tanque entre un rango marcado por dos sensores de nivel. Ambas bombas estarán encendidas cuando el nivel de agua esté por debajo del mínimo (sensor I=0), y apagadas cuando este supere el máximo (sensor S=1). En un nivel intermedio (I=1 y I=1), solo una de las bombas se encontrará trabajando, y aquella en hacerlo será la última en haber permanecido apagada mientras la otra bomba estaba en funcionamiento; es decir, si en determinado momento está trabajando solo la bomba 1 (I=1 y I=1), la próxima vez que se dé la condición I=1 y I=10, se pondrá en funcionamiento la bomba 2 (I=11), y vice versa. Es en esta característica de memoria donde el planteo de una solución a la problemática mediante una máquina de estados, se vuelve considerable.

Diseño de Máquina de Estados

Se propone como diseño para la máquina de estados aquella que sigue el diagrama de la Figura 1. Cabe destacar que para la combinación de entradas I=0 y S=1, que resulta imposible en la aplicación del circuito a la realidad, dado que el sensor I se encuentra por debajo del sensor S, se decidió apagar ambas bombas por seguridad.




Figura 1: Diagrama de estados para sistema de control de bombas.

Como se puede observar, la máquina de estados planteada corresponde a una implementación de Mealy. La decisión de utilizar esta implementación por sobre una de Moore, es que una aplicación estricta de la segunda, donde la salida dependiera únicamente del estado actual, hubiera supuesto el uso de 6 estados, resultando altamente ineficiente en comparación a la solución elegida.

La Tabla 1 representa la tabla de verdad correspondiente a la máquina de estados en cuestión, donde ÿës el estado actual, Ïÿ Slas entradas, Ÿël siguiente estado a partir del próximo clock, y B̃1ÿ B̃2las salidas asincrónicas.

Ι	\mathbf{S}	\mathbf{y}	Y	B1	B2
0	0	0	1	1	1
0	0	1	0	1	1
0	1	0	0	0	0
0	1	1	1	0	0
1	0	0	0	1	0
1	0	1	1	0	1
1	1	0	1	0	0
1	1	1	0	0	0

Tabla 1: Tabla de verdad para máquina de estados de control de bombas.

De la observación de las salidas, se infiere que los circuitos lógicos para implementarlas son los de las Figuras 2, 3 y 4. Luego, la máquina de estados estará conformada por el circuito de la Figura 5.




Figura 2: Circuito lógico para la entrada del Flip-Flop D.




Figura 3: Circuito lógico para la salida de la bomba 1.




Figura 4: Circuito lógico para la salida de la bomba 2.




Figura 5: Circuito de la máquina de estados.

Simulaciones en Verilog

Se desea comprobar el funcionamiento de la máquina de estados a nivel lógico mediante una simulación en Verilog, para lo cual se emplean dos metodologías de diseño. Por un lado, puede utilizarse un diseño en Verilog que determine si la máquina está bien diagramada, utilizando para ello el bloque procedural case. Por otro lado, para determinar si la implementación lógica de la máquina puede funcionar, debe emplearse un diseño a nivel compuertas de los módulos en Verilog, para esto último se divide el problema inicialmente en tres bloques, los flip flops, la lógica combinacional que produce el próximo estado y la lógica de salida. Finalmente, un cuarto bloque o módulo describe la máquina interconectando los módulos mencionados para producir el comportamiento esperado.

En la Figura 6 se observa el comportamiento de la máquina de estados ante los diferentes escenarios de prueba. Se puede apreciar como el comportamiento de la cantidad de bombas que deben encenderse es el correcto, es decir, cuando los dos sensores mandan señal low, ambas bombas se encuentran encendidas, cuando, en cambio, lo que ingresa son dos señales high, ambas bombas se apagan. Cuando el agua se encuentra entre los dos sensores, la bomba que se enciende se va alternando, y, finalmente, ante la situación no esperada, se apagan las bombas por seguridad.




Figura 6: Salida de la simulación de la máquina de estados en GTKWave.

La misma simulación puede realizarse observando los resultados desde linea de comandos, y la salida es la siguiente:

```
Running simulation!

VCD info: dumpfile bin/output.vcd opened for output.

Testing I=0 S=0. Output: 11. Next state is 1. Current state is 0

Testing I=1 S=0. Output: 10. Next state is 1. Current state is 1

Testing I=1 S=1. Output: 00. Next state is 0. Current state is 1

Testing I=1 S=0. Output: 01. Next state is 0. Current state is 0

Testing I=0 S=0. Output: 11. Next state is 1. Current state is 0

Testing I=1 S=0. Output: 10. Next state is 1. Current state is 1

Testing I=0 S=0. Output: 11. Next state is 0. Current state is 1

Testing I=1 S=1. Output: 00. Next state is 1. Current state is 0

Testing I=0 S=0. Output: 11. Next state is 0. Current state is 0

Testing I=0 S=0. Output: 11. Next state is 0. Current state is 1

Testing I=1 S=0. Output: 01. Next state is 0. Current state is 0
```

Testing impossible situation. Output: 00. Next state is 0. Current state is 0 Testing I=1 S=0. Output: 01. Next state is 0. Current state is 0 $^{\circ}$

Diseño en PCB

Resultados

Conclusiones

Ejercicio 2: Reconocimiento de secuencia de bits

Se desea diseñar una máquina de estados implementada con máquina de Mealy, la cual sea capaz de analizar una secuencia de bits y detectar si se produjo un patrón seguido por 1-1-0-1, ante lo cual deberá notificar tal suceso activando su salida para ello. En la Fig. 7 se ilustra un esquema general de ello.




Figura 7: Esquema general del dispositivo a diseñar

Diseño de Máquina de Estados

En primer lugar, dadas las especificaciones de la máquina de estado, se desea diseñar tal dispositivo el cual consta de una única entrada y una única salida. Para lo cual se emplea un esquema genérico de máquina de estados, en donde la salida será asincrónica pues se busca utilizar el diseño de Mealy para tal lógica. Este esquema general descripto puede visualizarse en la Fig. 8, donde la cantidad de entradas no es necesariamente la misma que en la salida.




Figura 8: Esquema general de la máquina de Mealy

En la Fig. 9 se puede observar el diagrama de estados propuesto. Es importante mencionar que el estado de Reset es definido como tal para reconocer cuál es el estado inicial de la máquina, y deberá ser tenido en cuenta durante la asignación de estados en caso de proveer la posibilidad de reiniciar la máquina, pues los flip flops deberán ser llevados a dicho estado, según sea asignado.




Figura 9: Diagrama de estados

En la Tabla 2 se puede observar la tabla de estados o transiciones de la máquina de estados, habiendo ya asignado correspondientemente a cada estado una configuración de bits. Es de interés mencionar que tal asignación es el resultado de comparar las diferentes alternativas y encontrar que, dada la distribución propuesta, la lógica externa es la mínima necesaria.

Estado	Próx	kimo	Sal	ida
$y_{2}y_{1}$	w = 0	w = 1	w = 0	w = 1
A = 11	A = 11	B = 00	z = 0	z = 0
B = 00	A = 11	C = 01	z = 0	z = 0
C = 01	D = 10	C = 01	z = 0	z = 0
D = 10	A = 11	A = 11	z = 0	z = 1

Tabla 2: Tabla de estados o transiciones

w^{y_2}	y_{100}	01	11	10
0	0	0	0	0
1	0	0	0	1

Figura 10: Karnaugh para la variable de salida

Figura 11: Karnaugh para la variable de estado y_2






Figura 12: Karnaugh para la variable de estado y_1

$$y_1 = \overline{y_1} + \overline{w} \cdot y_2 + w \cdot \overline{y_2} \tag{3}$$

Simulaciones en Verilog

En la Fig. 13 se puede observar el circuito lógico completo correspondiente a la máquina de estados diseñada en el apartado anterior. De la misma forma que en el ejercicio 1, la simulación se realiza de dos maneras: mediante un bloque procedural, y a través de la implementación de los circuitos lógicos que describen la máquina de estados.




Figura 13: Circuito lógico completo de la máquina de estados

En la Fig. 14 se muestra a modo de referencia la simulación realizada y visualizada con GTKWave. Para determinar los casos de pruebas de la máquina, se partió del diagrama de estados y se consideraron diferentes secuencias. En primer lugar la secuencia 0-1-0 para determinar si permanece correctamente en el primer estado, pasa al segundo y vuelve al detectar el error. En segundo lugar, la secuencia 1-1-1-0-0, para determinar si llega correctamente al tercer estado, permanece y luego transiciona reiniciando la máquina pero con la salida en estado bajo. Finalmente, la secuencia correcta para analizar si la salida responde como es esperado.




Figura 14: Simulación de Verilog visualizada con GTKWave

Diseño en PCB

La realización del PCB para implementar el circuito lógico implica la conexión de las compuertas lógicas siguiendo el esquema teórico, y verificando previamente que no hayan complicaciones físicas en tales conexiones. Esto último implica utilizar consistentemente tecnología TTL, verificando que las corrientes de salida de las compuertas no sea superada con el consumo de las entradas, es decir no superar el fan-out. Además, para prevenir fallos por picos en la tensión de alimentación durante transitorios de las compuertas, se conectaron los debidos capacitores de desacople.




Figura 15: PCB diseñado e implementado

Resultados

Para la verificación del correcto funcionamiento se propone poner bajo prueba al circuito con las mismas tres secuencias que fueron empleadas en el proceso de simulación. Estas secuencias son 0-1-0, 1-1-1-0-0 y 1-1-0-1, para lo cual se utiliza una señal de clock de baja frecuencia y la entrada se controla con un pulsador externo al PCB, y se realizan estas mediciones en dos partes para poder extraer la información de la salida y la de los estados, ya que sólo se dispone de osciloscopio de cuatro canales.

En la Fig. 16 se muestran las mediciones de los estados de la máquina de estados, en donde las señales Amarilla, Verde, Azul y Roja/Rosa, corresponden respectivamente a la señal de clock, la entrada w, el bit de estado y_2 y el bit de estado y_1 . Mientras que en la Fig. 17 se mide la salida de la máquina de estados, en donde la señales Amarilla, Verde y Azul, corresponden respectivamente a la señal de clock, la entrada w y la salida z.

De izquierda a derecha, de arriba hacia abajo se ordenan los casos de cada secuencia según fueron mencionados anteriomente.




Figura 16: Estados de la FSM




Figura 17: Salida de la FSM

Conclusiones

Considérese la máquina de estados diseñada en base al reconocimiento de una secuencia de 4 bits, luego para el caso de una máquina de Moore se necesitaría un estado adicional donde luego de detectar la secuencia se mantenga la salida en un estado alto. Por otro lado, considerando los tiempos de propagación, para el instante del flanco ascendente en el cual la secuencia correcta es identificada, la salida no necesariamente refleja tal detección sino hasta pasar un determinado tiempo, como consecuencia de su sincronismo. Estos aspectos evidencian por qué una máquina de Mealy puede resultar beneficiosa, dado que hace uso de menos estados, y su salida al ser asincrónica permite que para el flanco de detección de la secuencia la salida refleje haber detectado correctamente el patrón.

Ejercicio 3: Máquina de Moore