22.13 - ELECTRÓNICA III



title

subtitle

group

AUTORES: author

PROFESORES: profesor

CIUDAD AUTÓNOMA DE BUENOS AIRES date

Contenido

1.	Ejercicio 1	2
2.	Ejercicio 2	7
3.	Eiercicio 3	10

1. Ejercicio 1

En la presente sección se tratará el diseño, construcción y medición de un circuito que controla un sistema de dos bombas de agua en base a las señales enviadas por dos sensores, uno ubicado en la parte superior de un tanque de agua, y el otro ubicado en la parte inferior del mismo. Así las señales de los sensores dominan los ciclos de trabajos de las bombas, de tal forma que las bombas alternen sus ciclos de trabajo.

De esta manera se procedió a realizar una FSM que permita analizar la lógica detrás del circuito a realizar, así, la FSM que controla al sistema se puede ver en la figura 1, el mismo está realizado con una maquina de Moore.




FIGURA 1: Digrama de estados de la FSM

De esta manera podemos ver como el diagrama de estados que controla ambas bombas presenta 6 estados, por lo tanto necesitará de al menos 3 flip flop ademas de los componentes lógicos que permitan diseñar la lógica necesaria del sistema. Se consideró por lo tanto que esta solución era ineficiente y por lo tanto se procedió a implementar una FSM de menor tamaño que controle una parte del sistema en cuestión en lugar de todo el sistema como en el caso anterior.

Así lo que se realizó fue una FSM que segun las entradas de las señales de los sensores de agua del tanque, entrega 2 salidas posibles, una indica que ambos motores se encuentran encendidos y la otra indica que sólo un motor debe ser encendido. De esta manera luego con ayuda de lógica externa mediante un flip flop T se implementa la lógica correspondiente a la alternancia de los ciclos de trabajo de las bombas.

Por lo tanto el diagrama de estados correspondiente a este nuevo enfoque del problema se puede ver en la figura 2




FIGURA 2: Digrama de estados de la FSM utilizada.

Así, la tabla de estados del diagrama se puede ver en la tabla 1.

	Estado A	Estado Actual		Estado Siguiente			Salida
	Nombre y1y	I=0,S=0	l=0,S=1	l=1,S=0	l=1,S=1	Ambaa Sala IIna	
		y i y z	Y1Y2	Y1Y2	Y1Y2	Y1Y2	Ambas, Solo Una
	А	00	00	XX	10	XX	10
	В	10	00	XX	10	11	01
	С	11	XX	XX	10	11	00
	Y	Λ1	XX	XX	XX	XX	YY

TABLA 1: Tabla de estados

Así los mapas de karnaugh resultantes se pueden ver a continuación, donde a y b corresponden a y1 e y2 mientras que c y d corresponden a I y S es decir los sensores inferior y superior respectivamente. Y1:

al cd	00	01	11	10
00	0	X	X	0
01	Х	Х	Х	Х
11	X	X	1	1
10	1	Χ	1	1

al cd	00	01	11	10
00	0	X	X	0
01	X	Х	X	X
11	Х	Х	1	1
10	0	Х	0	0

Ambas:



Solo una:

De esta manera las expresiones lógicas resultantes se pueden ver en las ecuaciones 1.

$$Y1 = I$$

$$Y2 = S$$

$$Ambos = \overline{y1}$$

$$Solo uno = y1\overline{y2}$$
(1)

Por lo que el diagrama del circuito a realizar se puede ver en la figura 3




FIGURA 3: Circuito realizado mediante las simplificaciones del mapa de Karnaugh

En el circuito mostrado toda la lógica siguiente a la linea vertical negra corresponde a la utilizada para realizar la alternancia de los ciclos de trabajo de las bombas (LEDS), para ello se utilizó un flip flop JK con la finalidad de construir el Flip flop T necesario del sistema.

Se puede notar además en el dibujo de la figura anterior que se puede evitar el uso de ambos flip flop debido a que el sistema no necesita ser sincrónico para funcionar debido a que contempla la entrada asincrónica de las señales de los sensores de los tanques de agua y las salidas asincrónicas de los encendidos de los motores. De todas formas si el sistema requiriese una salida sincrónica porque se conecta con otros sistemas que trabajan de esta forma entonces los flip flops sí serían necesarios.

A continuación se muestra el circuito sin el uso de flip flops D.




FIGURA 4: Circuito realizado mediante las simplificaciones del mapa de Karnaugh sin los flip flops.

De esta forma y con la finalidad de ahorrar integrados se realizaron simplificaciones de componentes para lograr utilizar sólo el flip flop jk y compuertan nand, de esta manera el resultado se puede ver en la figura 5.




FIGURA 5: Circuito realizado mediante las simplificaciones del mapa de Karnaugh sin los flip flops.

Así, se implementó el circuito en una placa PCB mediante 2 integrados para las compuertas nand,

un integrado para el flip flop jk necesario, para las entradas se utilizaron 2 jummpers conectados mediante una resistencia pull down al sistema y a la salida se dispuso de un LED conectado a tierra y al sistema mediante una resistencia que controla la corriente que circula por dicho LED. Los resultados encotrados fueron los esperados, el sistema se comporta fielmente con lo esperado para el mismo.

Se anexa en la carpeta de este trabajo un video mostrando el funcionamiento de la placa PCB en cuestión.

2. Ejercicio 2

En la presente sección se planea diseñar e implementar una maquina de estados que analice la secuencia de bits en forma sincrónica de tal forma que encienda una salida cuando reconozca la secuencia de numeros 1-1-0-1 en su entrada.

Para ello se utilizará una Máquina de Mealy, de esta manera, se muestra a continuación el diagrama de estados correspondientea a dicha situación en la figura 6




FIGURA 6: Diagrama de estados del circuito a realizar.

De esta manera, la tabla de transisciones queda de la forma de la tabla 2.

Salida Estado Actual Estado Siguiente W=0W=1W=0W=1Nombre y2y1 Y2Y1 Y2Y1 00 01 0 Α 00 0 В 0 0 01 00 11 C 11 10 11 0 0 D 10 00 01 0 1

TABLA 2: Tabla de Estados.

Así, los mapas de Karnaugh a realizar se pueden ver a continuación, donde A,B,C son y2, y1, W respectivamente.

Y1:

CA	B ₀₀	01	11	10
0	0	0	1	0
1	0	1	1	0

Z:

CA	B ₀₀	01	11	10
0	0	0	0	0
1	0	0	0	1

Así de esta forma las ecuaciones que se encuentran a partir de los mapas de kernaugh mostrados se pueden ver en las ecuaciones 2.

$$Y1 = W$$

$$Y2 = y1 \cdot W + y1 \cdot y2 = y1(W + y2)$$

$$Z = y2 \cdot \overline{y1} \cdot W$$
(2)

Así se puede llegar al circuito de la figura 7.




FIGURA 7: Imagen esquemática del circuito realizado.

Luego se pasó a medir el circuito, para ello se comprobó que todas las secuencias lógicas funcionen de forma correcta al ser testeadas las mismas.

De esta manera se procede a mostrar los resultados de las mediciones tomadas para el circuito en cuestión.

Para comenzar se muestran en la figura 8 cómo la salida se activa al detectar el circuito la secuencia de numeros deseado.

En verse se puede ver el clock, en violeta la entrada del sistema y en amarillo la salida del mismo.




FIGURA 8: Mediciones tomadas del circuito, donde se ve como la salida se activa al entrar la secuencia buscada, 1-1-0-1.

Luego en la imagen 9 se puede ver como el sistema responde de acuerdo a lo esperado al entrar con 1-1-0-1-1-0-1.




FIGURA 9: Mediciones tomadas del circuito, donde se ve como la salida se activa 2 veces con la entrada 1-1-0-1-1-0-1

De esta manera podemos concluir que el circuito funciona de acuerdo a lo esperado, obteniéndose los resultados deseados con el mismo.

3. Ejercicio 3

En esta sección del presente informe se realizará la implementación fisica de la máquina de Moore que se puede ver en la figura 10.

Para ello se trabajará con entradas de señales de 5V y con lógica interna trabajando con tensiones de 3.3V.




FIGURA 10: Diagrama de estados de Moore a realizar.

Así la tabla de estados correspondiente a la situación planteada se puede ver en la tabla 3.

Estado actual Estado Siguiente Salida I=0l=1Ζ y1y2 Y2Y1 Y2Y1 00 00 01 0 01 00 10 1 10 00 10 0 11 XXXXΧ

TABLA 3: Tabla de Estados.

De esta manera los diagramas de Karnaugh del sistema quedan de la siguiente forma, tomando como ABC a y2, y1, I respectivamente. Y1:

Y2:

CA	B ₀₀	01	11	10
0	0	0	X	0
1	0	1	X	1

Z:

Así, las ecuaciones que se ajustan a los karnaught mostados se pueden ver en las ecuaciones 3.

$$Y1 = I \cdot \overline{y1} \cdot \overline{y2}$$

$$Y2 = y1 \cdot I + y2 \cdot I = (y1 + y2)I$$

$$Z = y1$$
(3)

De esta manera el circuito que cumple con estas ecuaciones se puede ver en la figura 11, en el mismo se decidió por utilizar solo compuertas nand y nor para evitar el uso excesivo de integrados.




FIGURA 11: Esquemático del circuito a realizar.

De esta manera se implementó el circuito en una placa PCB y se procedió a medir los resultados obtenidos, los mismos se pueden ver en las imagenes 12 y 13.



FIGURA 12: Respuesta del circuito al entrar con un 1 por mas de un tiempo de clock




FIGURA 13: Respuesta del circuito al entrar dos veces con un uno

Se puede concluir a partir de las mediciones realizadas que el circuito funciona correctamente y por lo tanto el circuito se comporta como era esperado.