

آموزش استفاده از نرمافزار Xilinx ISE Design Suite v14.7

تهیه و تنظیم: علی عباسی این آموزش در دانشگاه سیستان و بلوچستان جهت اهداف آموزشی، غیر تجاری و استفاده ی رایگان تهیه گردیده است. تمامی علائم تجاری، لوگوها، و نرمافزارهای مورد استفاده در این آموزش جزء داراییهای شرکت Xilinx یا دیگر شرکای تجاری آن می باشد.

نسخهی فایل	تاريخ آخرين ويرايش
1/A	بهمن ۱۳۹۹

با تشکر ویژه از دکتر محمدحسین سرگلزائی، مدیریت گروه مهندسی کامپیوتر دانشگاه سیستان و بلوچستان، جهت کمک در تهیه و انتشار این محتوای آموزشی.

فهرست مطالب

1	مقدمه و معرفی نرمافزار
۲	نصب نرمافزار
	آشنایی با محیط نرمافزار
	ایجاد یک پروژهی جدید
	اضافه کردن Source به پروژه
	سنتز
	پیادهسازی (تر جمه _ جایابی _ مسیریابی)
	شبیهسازی زمانی
	استفاده از نمایشگر شکل موج نرمافزار Xilinx ISIM
	گزارش طراحیگزارش طراحی
	تولید فایل برنامهریزیتولید فایل برنامهریزی
	ر یا مه در نوی تر اشه به کمک نر مافزار ISE iMPACT

۱. مقدمه و معرفی نرمافزار

شرکتهای تولید کننده ی تراشههای برنامه پذیر، برای سنتز طرحها و برنامه ریزی تراشههای خود، نرم افزارهای خاصی را تولید و معرفی می کنند. دو مورد از معروف ترین شرکتهای تولید کننده ی تراشههای برنامه پذیر ۲۴۲۹، شرکتهای Altera و Xilinx هستند که هر کدام از آنها نرم افزارهای انحصاری خود را برای این کار دارند. به عنوان مثال، اگر شما تصمیم به برنامه ریزی یک تراشه ی FPGA از سری Cyclone 4 که توسط شرکت Altera تولید می شود را دارید، می بایست از نرم افزار تولید شده توسط این شرکت یعنی Quartus استفاده نمایید.

مشابه شرکت Altera شرکت Xilinx نیز نرمافزار انحصاری خودش را برای برنامهریزی تراشههایش تولید کرده است. Xilinx نرمافزار ISE² Design Suite برنامه برنامه پذیر این شرکت از سال ۲۰۱۰ میلادی به بازار عرضه شد و آخرین نسخه ی آن در اواخر سال ۲۰۱۳ میلادی با شماره برنامه پذیر این شرکت از سال ۲۰۱۳ میلادی با شماره کنده کند در دسترس عموم قرار گرفت. از سال ۲۰۱۳، شرکت Xilinx نرمافزار دیگری مشابه ISE تحت عنوان Vivado نسخه ی ۱٤.۷ در دسترس عموم قرار گرفت. از سال ۲۰۱۳، شرکت Xilinx نرمافزار دیگری مشابه برا این دو نرمافزار، جدا از را نیز عرضه کرد و پس از آن در سال ۲۰۱۳ توسعه ی نرمافزار ISE را متوقف نمود. تفاوت اصلی این دو نرمافزار، جدا از توانمندی بیشتر نرمافزار Vivado به عنوان یک ابزار سنتز، در تراشههایی است که توسط آنها پشتیبانی می شود. به صورت کلی، می توان گفت نرمافزار Vivado تنها از سری هفتم تراشههای FPGA شرکت Xilinx مانند Vivado برخی اعضای خانواده های خانواده های این شرکت همچنان بر عهده ی نرمافزار ISE می باشد.

در آموزش پیش رو به توضیح موارد ابتدایی استفاده از نرمافزار Xilinx ISE Design Suite پرداخته خواهد شد. اگرچه این آموزش بر اساس نسخه ی ۱٤.۷ تهیه گردیده است، با این حال می تواند برای استفاده از نسخه های پیشین این نرمافزار نیز مفید باشد. نسخه فوق قابلیت پشتیبانی از Xilinx System Generator for DSP v14.7 را نیز داشته که به کاربران امکان تولید بلوکهای آماده ی مربوط به پردازش سیگنالهای دیجیتال را می دهد. بلوکهای تولید شده با این ابزار امکان شبیه سازی و تحلیل در نرمافزار MathWorks MATLAB و در نسخه های 2012ه و 2013 و 2013ه و آن را خواهند داشت. توجه داشته باشید که برای استفاده از این قابلیت باید ابزارهای Simulink Fixed-Point Designer و Simulink به همراه نرمافزار MATLAB بر روی کامپیوتر نصب شده باشند.

¹ Field-programmable Gate Array

² Integrated Synthesis Environment

³ Complex Programmable Logic Device


۲. نصب نرمافزار

نرمافزار ISE دارای نسخههای متعددی می باشد که می توان آنها را از سایت شرکت Xilinx خریداری کرده و فایل نصب آن را دانلود و یا در قالب دیسک دریافت نمود. همچنین این نرمافزار دارای نسخهای رایگان با عنوان WebPACK نیز می باشد که امکانات کمتری نسبت به دیگر نسخهها در اختیار کاربر می گذارد، اما برای اهداف آموزشی در دانشگاهها کاملاً مناسب

در لیست زیر سیستمهای عاملی که به صورت رسمی از نسخهی ۱٤.۷ این نرمافزار پشتیبانی میکنند آورده شده است (البته امکان اجرای نرمافزار فوق بر روی سیستمهای عامل دیگر نیز با اعمال برخی تغییرات وجود دارد).


- Microsoft Windows 10 (32 and 64 bits)
- SUSE Linux Enterprise 11 (32 and 64 bits)
- Red Hat Enterprise Workstation 4, 5, and 6 (32 and 64 bits)

پس از دریافت فایلهای نصب نرمافزار و اجرای فایل اصلی نصب که معمولاً "xsetup.exe" نام گذاری شده است، پنجرهی شکل ۱ برای شما باز خواهد شد. برای ادامه، کلید "Next" را انتخاب کنید.




شکل ۱. صفحهی ابتدایی نصب نرمافزار

با فشردن کلید "Next"، شما وارد صفحه های پذیرفتن قوانین در دو صفحه (شکل های ۲ و ۳) خواهید شد که برای نصب نرمافزار، ملزم به پذیرفتن آنها هستید. پس از انتخاب موارد مشخص شده، گزینهی "Next" را انتخاب کنید.




شکل ۲. صفحهی اول پذیرفتن مقررات استفاده از نرمافزار



شكل ٣. صفحهي دوم پذيرفتن مقررات استفاده از نرمافزار


در صورتی که قوانین را پذیرفته باشید، وارد صفحهی شکل ٤ خواهید شد تا نسخهای از نرمافزار ISE که قصد نصب آن را دارید انتخاب کنید. در این آموزش ما از نسخهی WebPack نرمافزار که یک نسخهی رایگان است، استفاده خواهیم نمود.



شکل ٤. انتخاب نسخهي نرمافزار براي نصب

پس از انتخاب نسخهی نرمافزار، مشابه شکل ٥ از شما جهت نصب تعدادی افزونه سؤال پرسیده خواهد شد که بسته به نیازتان آنها را انتخاب میکنید. (در صورتی که با این افزونهها آشنایی ندارید، بدون تغییر آنها ادامه دهید.)

همچنین با انتخاب گزینه ای که با فلش در شکل نشان داده شده است، نرمافزار هنگام نصب از چند هسته ی پردازنده به صورت همزمان استفاده خواهد کرد که روند نصب را تسریع می بخشد. در صورت انتخاب این گزینه پیشنهاد می شود تمامی نرمافزارهایی که باز هستند را ببندید؛ زیرا توان پردازشی سیستم به شدت پایین خواهد آمد.




شکل ٥. انتخاب گزینه های جانبی برای نصب نرمافزار


در ادامهی نصب، مشابه شکل ٦، راجع به آدرس نصب نرمافزار و برخی موارد مانند ایجاد میانبر از شما پرسیده خواهد شد که با گذر از این صفحه و فشردن کلید "Next"، خلاصهای از تنظیماتی که در فرآیند نصب انتخاب کردهاید، مانند شکل ۷، برایتان نمایان خواهد شد. پس از تأیید نهایی، نرمافزار شروع به نصب خواهد کرد (شکل ۸).

_

¹ Shortcut



شکل ٦. انتخاب آدرس نصب نرمافزار و میانبرها



شکل ۷. خلاصهای از تنظیمات انتخاب شده برای نصب نرمافزار



شکل ۸ صفحهی نصب نرمافزار

در حین نصب نرمافزار، ممکن است بسته به سیستم شما، صفحهی نصب تعدادی نرمافزارهای جانبی مانند +++ Microsoft Visual C، که بـرای اجـرای نرمافـزار ISE اجبـاری هسـتند، بـاز شـوند. فرآینـد نصـب ایـن مـوارد را نیـز طی کنید.

پس از پایان مراحل فوق و نصب کامل نرمافزار، در صورتی که خطایی وجود نداشته باشد، پنجرهای جدید با نام "Xilinx License Configuration Manager" برای شما باز خواهد شد تا فایل مجوزا که یک فایل با فرمت ''lic'' و یا ''xml'' میباشد را برای نرمافزار مشخص کنید (این کار برای جلوگیری از سوء استفاده های احتمالی حتی برای نسخههای رایگان اجباری است۲). همچنین در صورتی که این پنجره به صورت خودگار باز نشد، می توانید عبارت "Manage Xilinx Licenses" را در میان نرمافزارهای موجود در کامپیوتر خود جستجو کنید.

برای ثبت مجوز، ابتدا فایل مجوز را در یک محل دلخواه در همان درایوی که نرمافزار را نصب کردهاید کیی نمایید. سیس همانطور که در شکل ۹ نشان داده شده است، وارد ینجرهی "Manage Licenses" در نرمافزار مدیریت مجوز شده و بر روی

¹ License

ا فایل مجوز را می توانید از نماینده های شرکت Xilinx در محل زندگی خود و یا با پر کردن فرم مربوطه به صورت آنلاین در سایت این شرکت دريافت نماييد.

کلید "Load License" کلیک کنید. با کلیک بر روی این گزینه، یک File Dialog برای انتخاب فایل مجوز باز خواهد شد. فایل را انتخاب کرده و بر روی گزینهی "Open" کلیک نمایید. در صــورت صــحیح بودن فایل مجوز، پیغامی مبتنی بر موفقیت آمیز بودن فرآیند به شما نشان داده خواهد شد. پس از این مرحله می توانید تمام پنجرهها را بسته و شروع به استفاده از نرمافزار نمایید.

Xilinx License Config	uration Manager						_		×
Acquire a License Manage Licenses Borrow/Restore Licenses Return Licenses Internet Settings									
Instructions: Click the "Load License" button to either load a response XML file into XLCM to activate your machine for Xilinx tools and IR, or copy a certificate-based license (i.i. file) into the local Xilinx directory. Xilinx applications automatically detect valid, node-locked licenses (*.lic) residing in the local Xilinx directory. Load License To point to a floating server license, or to point to license files in locations other than Xilinx, set one of the environment variables below. (Linux users will need to make these settings outside of this application.) Examples: 1234@server;C:\licenses\Xilinx.lic (Windows) or 1234@server;/usr/local/fiexlm (Linux)									
XILINXD_LICENSE_FIL	E						Set		
LM_LICENSE_FILE HIDDEN	✓ Hide Built-in Fre	e Licenses						Clear Cac	he
Feature	S/W or IP Core	Version Limit	Expiration Date	License Type	Count	Licenses In Use	Information		
Local System Information Hostname: ALI-DESKTOP Network: Interface Card (NIC) ID: C: Drive Serial Number: FLEXID Dongle ID:									
About							Refresh	Clos	se

شکل ۹. نرمافزار مدیریت مجوز شرکت Xilinx شکل ۹. نرمافزار مدیریت مجوز شرکت در صورتی که از سیستم عامل ویندوز ۱۰ استفاده می کنید، ممکن است همچنان پس از نصب نرمافزار قادر به اجرای آن

۱- وارد آدرس زیر در محل نصب نرمافزار شوید.

<install_path>\Xilinx\14.7\ISE_DS\ISE\lib\nt64\

۲- نام فایل "libPortability.dll" را به "libPortability.dll" تغییر دهید.

۳- از فایل "libPortabilityNOSH.dll" یک کپی ایجاد کرده و نام آن را "libPortability.dll" قرار دهید.


٤- اين بار وارد آدرس زير شده و مراحل ٢ و ٣ را براي فايلهاي داخل اين پوشه نيز تكرار كنيد.

<install_path>\Xilinx\14.7\ISE_DS\common\lib\nt64\

حال سیستم خود را Restart کرده و از استفاده از نرمافزار لذت ببرید.

۳. آشنایی با محیط نرمافزار

پس از انجام مراحل فوق و اجرای نرمافزار وارد صفحهای مشابه شکل ۱۰ خواهید شد. محیط اصلی نرمافزار از چهار بخش اصلی تشکیل شده است که در ادامه هر کدام را به صورت کامل توضیح خواهیم داد.



شكل ۱۰. محيط نرمافزار ISE

پنجرهی طراحی: در این بخش تمامی قسمتهای پروژه (به عنوان مثال ماژولها) نمایش داده میشوند.

پنجرهی فرآیندها: در این بخش وضعیت انجام هر یک از فرآیندهای طراحی و تولید طرح مانند سنتز، پیادهسازی، و یا شبیهسازی نمایش داده خواهد شد.

پنجرهی کنسول: تمامی اعلانات در زمان کار با نرمافزار، مانند وضعیت نرمافزار، خطاها و اخطارها، در این قسمت به کاربر اعلام می شود.

فضای کار: بخش اصلی نرمافزار فضای کار است که توصیفها و فعالیتهای مرتبط با تولید طرح در آن انجام می شود. به عنوان مثال، در شکل ۱۰ پنجرهای تحت عنوان خلاصه ی طراحی (به عنوان گزارش طراحی نیز شناخته می شود) در بخش فضای کار باز می باشد. این پنجره اطلاعات مفیدی از فرآیند کار مانند بهینه سازی ها، میزان تأخیر و شرح منابع مصرفی به کاربر می دهد که در بخش ۱۱ دسترسی به آن را توضیح خواهیم داد.

-

¹ Design Summary

٤. ایجاد یک یروژهی جدید

برای شروع به کار با نرمافزار، اولین کار ایجاد یک پروژهی جدید خواهد بود. برای این کار از منوی "File" گزینهی "New Project" را انتخاب کنید. پس از انتخاب این گزینه، صفحهی شکل ۱۱ باز خواهد شد.

> New Project	Wizard	
Create New Pro	ject	
Specify project location	and type.	
Enter a name, location	s, and comment for the project	
Name:	Full_Adder	
Location:	C:\Xilinx\Project1\Full_Adder	<u></u>
Working Directory:	C:\Xilinx\Project1\Full_Adder	<u></u>
<u>D</u> escription:	Sample Project For ISE Tutorial	
Select the type of top Top-level source typ	level source for the project	_
More Info		<u>N</u> ext Cancel

شکل ۱۱. انتخاب نام و محل ذخیرهی پروژه

Name: یک نام برای پروژهی خود انتخاب کنید.

Location: آدرس ذخیرهی پروژه را مشخص کنید.

Working Directory: آدرس پوشـهای که قصـد اضافه کردن ماژولها و تمامی فایلهای پروژهی خود را دارید تعیین کنید. (آدرس این پوشه معمولاً با آدرس بخش قبلی یکسان است.)

Description: در صورت نیاز، توضیحاتی راجع به پروژهی خود در این قسمت وارد نمایید.

Top-level source type: در آخرین بخش، باید نوع بالاترین ماژول پروژهی خود را مشخص کنید که می تواند به شکل های مختلفی مانند شماتیک و یا کد توصیف سختافزار باشد. برای روشن تر شدن بیشتر این مفهوم، فرض کنید قصد ساخت یک جمعکننده ی چهار بیتی به کمک چهار جمعکننده ی تک بیتی را دارید. در این طراحی، بالاترین سطح (ماژول) پروژه، بخشی است که نحوهی اتصال بخشهای کوچکتر یعنی جمعکنندههای تک بیتی به یکدیگر را نشان می دهد. حال در این قسمت باید مشخص کنید که بالاترین سطح طراحی شما به چه صورتی خواهد بود؛ اگر این طراحی را به کمک کدهای توصیف سختافزار انجام می دهید، گزینهی مربوطه را انتخاب کنید. اگر هم قصد توصیف مدار با استفاده از شمای مدار و سیمبندی بخشهای آن به صورت دستی را دارید، گزینهی شماتیک را انتخاب کنید. انتخاب ما در این آموزش، زبان توصیف سختافزار مى باشد و به مباحث طراحى شماتيك پرداخته نخواهد شد.

یس از انتخاب گزینهی "Next"، وارد صفحهای خواهید شد که باید برخی اطلاعات یایه، مانند زبان توصیف و مشخصات تراشهای که قصد برنامه ریزی آن را دارید، انتخاب کنید (شکل ۱۲). در صورتی که قصد پیادهسازی واقعی طرح را ندارید، انتخاب نوع تراشه اهمیتی ندارد و می توانید بدون تغییر دادن مقادیر مربوط به این بخش ادامه دهید.

Project Settings		
Specify device and project properties.		
Select the device and design flow for the project	ect	
Property Name	Value	
Evaluation Development Board	None Specified	
Product Category	All	
Family	Spartan6	
Device	XC6SLX4	
Package	TQG144	
Speed	-3	
Top-Level Source Type	HDL	
Synthesis Tool	XST (VHDL/Verilog)	
Simulator	ISim (VHDL/Verilog)	
Preferred Language	VHDL	
Property Specification in Project File	Store all values	
Manual Compile Order		
VHDL Source Analysis Standard	VHDL-93	
Enable Message Filtering		

شکل ۱۲. انتخاب مشخصات پایهی پروژه

¹ Schematic

² HDL: Hardware Description Language

Evaluation Development Board: اگر از بوردهای آموزشی مورد تأیید شرکت Xilinx استفاده میکنید، نوع آن را در این بخش انتخاب کنید.

Product Category: دسته بندی تراشه ی خود را انتخاب کنید. (به عنوان مثال همه منظوره و یا نظامی)

Family: خانوادهی تراشهی مورد نظر را در این بخش مشخص کنید.

Device: شناسهی دقیق تراشه را انتخاب کنید.

Package: ساختار بستهبندی تراشه را مشخص کنید.

Speed: ردهی سرعتی تراشه را انتخاب کنید.

Top-Level Source Type: نحوه ی توصیف بالاترین سطح پروژه، که در بخش قبل مشخص شد و قابل تغییر نمی باشد.

Synthesis Tool: ابزار سنتزی که قصد استفاده از آن را دارید انتخاب نمایید.

Simulator: شبیه ساز پروژه ی خود را انتخاب کنید. (به عنوان مثال شبیه ساز ISim از شرکت Xilinx و یا ModelSim از شرکت Mentor Products)

Preferred Language: زبانی که تصمیم دارید توصیف را به کمک آن انجام دهید.

Property Specification in Project File: تعیین کنید که کدام نوع از خواص در فایل پروژهی شما ذخیره شود.

Manual Compile Order: در صورتی که میخواهید سلسه مراتب ماژولها برای سنتز و شبیهسازی را به صورت دستی مشخص کنید، این گزینه را انتخاب کنید.


- استاندارد زبان VHDL استاندارد زبان VHDL که قصد استفاده از آن را دارید، مشخص کنید.

با فشردن کلید "Next" وارد صفحهای خواهید شد که خلاصه ی انتخابهای شما در روند ایجاد پروژه را نشان می دهد. در صورت صحیح بودن اطلاعات، کلید "Finish" را فشار دهید تا پروژه ی شما ایجاد شود. حال به صفحه ی اول باز خواهید گشت و باید source های مورد نیاز خود را به پروژه اضافه نمایید. در این آموزش، برای توضیح مراحل کار با نرمافزار، ابتدا یک تمام جمع کننده در سطح گیت توصیف خواهد شد، سپس درستی عملکرد آن سنجیده شده، و در نهایت بر روی یک تراشه ی Spartan 6 پیاده سازی می شود.

٥. اضافه كردن Source به يروژه

یک پروژه ی توصیف سختافزار می تواند از بخشهای مختلفی تشکیل شده باشد؛ به عنوان مثال، یک پروژه ی ساخت تمام جمع کننده، شامل یک فایل برای توصیف عملکرد مدار، یک فایل به نام میز آزمایش ا برای بررسی صحت عملکرد مدار، و یک فایل برای تعریف محدودیتهای پیاده سازی مثل تعیین پینهای ورودی و خروجی خواهد بود. به هر یک از این بخشها، یک source می گویند که در ادامه راجع به نحوه ی ایجاد آنها در نرمافزار ISE صحبت خواهیم کرد.

اولین source که باید به این پروژه اضافه شود، source توصیف تمامجمع کننده میباشد. برای این کار، بر روی کلیدی که در شکل ۱۳ نشان داده شده است کلیک کنید.




شکل ۱۳. ساخت یک source جدید برای پروژه

¹ Test Bench


² Implementation Constraints File

پس از انتخاب گزینه ی فوق، پنجره ی شکل ۱۶ برای شما نمایش داده خواهد شد که باید با توجه به نیاز خود یک گزینه را انتخاب کنید. در این مرحله ها قصد توصیف یک هاژول به کمک زبان VHDL را داریم، پس گزینه ی مربوطه را انتخاب می کنیم. همچنین باید برای این source یک نام نیز انتخاب شدود که با توجه به ماژول مورد نظر، بهترین نام "Full_Adder" خواهد بود. توجه داشته باشید که حتماً گزینه ی "Add to project" انتخاب شده باشد.



شکل ۱٤. انتخاب نوع source و نام گذاری آن (از نوع ماژول)

با فشردن کلید "Next" به صفحه ی بعد خواهید رفت. با توجه به اینکه در مرحله ی قبل، نوع source یک ماژول انتخاب شده است، صفحه ای به شما نمایش داده خواهد شد که می توانید پورتهای ورودی و خروجی ماژول خود را مشخص کرده و نرمافزار یک کد اولیه ی مناسب به صورت خودکار برای شما تولید کند (شکل ۱۵). از آنجایی که پورتها را هنگام توصیف به صورت دستی در کد خواهیم نوشت از این بخش عبور می کنیم.




شکل ۱۵. مشخص کردن پورتهای ماژول در حال ساخت


با گذر از این صفحه، در صفحهی بعد، خلاصهای از source ایجاد شده به شما نمایش داده خواهد شد. در صورت تأیید کلید "Finish" را انتخاب کنید تا source مورد نظر ایجاد و به پروژه اضافه شود. پس از ایجاد source فایل آن به پنجرهی طراحی پروژه اضافه خواهد شد که با دو بار کلیک بر روی آن می توانید آن را باز کنید. توجه شود که پس از ایجاد source فایل به صورت خودکار باز خواهد شد و می توانید شروع به توصیف طرح کنید (شکل ۱۲).

دومین source که احتمالاً به آن نیاز پیدا خواهید کرد، source آزمایش و شبیه سازی مدار است که در بخش شبیه سازی رفتاری (بخش ۸)، نحوه ی ایجاد و استفاده از آن به صورت کامل توضیح داده خواهد شد و فعلاً از آن گذر می کنیم.

پس از آنکه توصیف طرح انجام شد و به کمک شبیه سازی های رفتاری و زمانی از صحت عملکرد آن مطمئن شدید، باید فایل محدودیت های پیاده سازی را به پروژه اضافه کنید. برای این کار، دوباره از همان محل شکل ۱۳ یک source جدید به پروژه ی خود اضافه کنید، با این تفاوت که نوع آن را باید از نوع "Implementation Constraints File" انتخاب نمایید (مطابق شکل ۱۷).




شکل ۱٦. شروع به توصیف ماژول



شکل ۱۷. انتخاب نوع source و نام گذاری آن (از نوع محدودیت پیادهسازی)


٦. سنتز

پس از پایان توصیف طرح، زمان سنتز آن است. برای این کار souceای که قصد سنتز آن را دارید از پنجره ی طراحی انتخاب نمایید. در نمایید. سپس در پنجره ی فرآیند بر روی گزینه ی سنتز (شکل ۱۸) کلیک راست کرده و گزینه ی "Run" را انتخاب نمایید. در صورتی که این صورت موفقیت آمیز بودن فرآیند سنتز، یک علامت سبز در سمت چپ این گزینه نمایان خواهد شد. در صورتی که این علامت به رنگ نارنجی یا قرمز بود، به ترتیب به معنای اخطار و خطا می باشد.




شکل ۱۸. سنتز طرح در پنجرهی فرآیند

در نظر داشته باشید که برای سنتز و پیادهسازی یک source، باید آن source به عنوان Top Module طرح شما انتخاب شده باشد. در غیر این صورت، گزینههای سنتز و پیادهسازی در پنجرهی فرآیند نمایش داده نخواهند شد و تنها گزینههایی مشابه شکل ۱۹ خواهید دید.



شکل ۱۹. پنجرهی فرآیند برای source غیر ۱۹

برای انتخباب یک source به عنبوان Top Module، مطابق شکل ۲۰ بسر روی آن source کلیک راست کسرده و گزینه ی "Set as Top Module" را انتخباب نمایید. (مفه وم Module تنها مربوط به زمانی است که چندین source از نوع ماژول در طرح شما وجود داشته باشد.)




شکل ۲۰. انتخاب یک source به عنوان ۲۰.

همانطور که میدانید، خروجی و نتیجهی عمل سنتز، اصطلاحاً یک Netlist میباشد که نمایشی از نحوهی پیادهسازی طرحی است که کد آن به یکی از زبانهای توصیف سختافزار نوشته شده است. Netlist در نرمافزار ISE به دو شکل مختلف در دسترس است: شماتیک سطح انتقال ثبات و شماتیک تکنولوژی.


در شماتیک سطح انتقال ثبات، طراحی سطح گیت متناظر با کد نمایش داده می شود. در حالی که در شماتیک تکنولوژی، پیاده سازی واقعی طرح بر روی یک تراشه هی FPGA یا CPLD (یا هر تراشه ای که در ابتدای ساخت پروژه انتخاب کردید) نمایش داده خواهد شد. به این معنی که اگر طرح برای یک FPGA بر مبنای LUT سنتز شده است، آن طرح چگونه به کمک LUT ها پیاده سازی می شود. توجه کنید که شماتیک تکنولوژی، نمایشی از پیاده سازی نهایی بر روی FPGA نیست و فرآیندهایی مانند جزءبندی، جایابی، و مسیریابی بر روی آن انجام نشده است. بلکه تنها مشخص شده است که این پیاده سازی نیاز به چه منابعی و با چه اتصالاتی دارد.

برای نمایش Netlist طرح، ابتدا بر روی علامت مثبت در کنار گزینهی سنتز در پنجرهی فرآیند کلیک کنید تا گزینههای بیشتر برای شما نمایش داده شود. سپس بر روی نوع شماتیک مورد نظرتان دو بار کلیک کنید (شکل ۲۱).




شکل ۲۱. نمایش Netlist طرح پس از سنتز

پس از دو بار کلیک بر روی هرکدام از دو نوع شماتیک، پنجرهی شکل ۲۲ نمایان خواهد شد. در این پنجره دو انتخاب دارید که می توانید مشخص کنید آیا شماتیک را برای کل طرح ببینید یا برای قسمتی محدود و مشخص شده از آن.




شكل ۲۲. انتخاب نوع نمايش شماتيك

در صورتی که گزینهی دوم را انتخاب کنید، مستقیماً صفحهی نمایش شماتیک باز خواهد شد و شما تمامی اجزاء را به صورت کامل، مشابه شکل ۲۳ که برای یک تمام جمع کننده است، مشاهده خواهید کرد. ممکن است بخشهایی از طرح را به صورت یک بلوک ببینید، برای دقیق تر شدن و باز کردن هر یک از این بخشها، می توانید بر روی آن بخش دو بار کلیک کند.



شکل ۲۳. نمایش شماتیک کامل سطح انتقال ثبات برای یک تمام جمع کننده

اما در صورت انتخاب گزینه ی اول، صفحه ی دیگری به شما نشان داده می شود تا انتخاب کنید که کدام یک از اجزاء طرح در شماتیک نمایش داده شوند (کدام سیگنالها یا پورتها یا...). برای این کار، هر کدام از اجزائی را که نیاز دارید در شماتیک نشان داده شوند از سمت چپ (شکل ۲۵) انتخاب کرده و با فشردن کلید "<- Add" آنها را به شماتیک اضافه کنید. پس از اینکه تمام اجزاء را اضافه کردید بر روی گزینه ی "Create Schematic" کلیک کنید تا شماتیک برای شما نمایش داده شود. در این نوع نمایش نیز می توانید بر روی هر بخش که به صورت بلوک نمایش داده شده است، دو بار کلیک کنید تا به صورت دقیق تر نشان داده شود. همچنین اگر بر روی جزئی که در صفحه ی شکل ۲۶ به شماتیک اضافه نکرده بودید دو بار کلیک کنید، آن جزء نیز به صورت خودکار به شماتیک اضافه خواهد شد.




شکل ۲۶. انتخاب اجزاء برای نمایش در شماتیک محدود تکنولوژی

در زمان استفاده از نمایش شماتیک تکنولوژی، می توانید با دو بار کلیک بر روی هر یک از LUT ها، معادله، جدول درستی، جدول کارنو، و مدار سطح گیت تابعی که در آن LUT پیادهسازی شده است را مشاهده کنید.

۷. پیادهسازی (ترجمه - جایابی - مسیریابی)

پس از آنکه Netlist طرح توصیف شده، توسط مرحله ی سنتز مشخص شد، باید پیاده سازی بر روی تراشه ی مورد نظر صورت گیرد. برای این کار، مانند سنتز کردن، ابتدا Source مورد نظر را از پنجره ی طراحی انتخاب نمایید. سپس بر روی گزینه ی "Implement Design" در پنجره ی فرآیند (شکل ۲۵) دو بار کلیک کرده و منتظر ظاهر شدن علامت تیک سبز در سمت چپ آن بمانید.




شکل ۲۵. پیادهسازی طرح در پنجرهی فرآیند

با انجام عمل پیادهسازی به صورت فوق، تمامی مراحل پیادهسازی به صورت خودکار توسط نرمافزار انجام خواهد شد. این مراحل می توانند به صورت دستی توسط نرمافزارهایی مثل FPGA Editor و PlanAhead که همزمان با نصب نرمافزار ISE نصب می شوند نیز انجام پذیرند که در این نسخه از آموزش به آنها اشارهای نخواهد شد.

۸. شبیهسازی رفتاری


اولین قدم برای آنکه بتوانید طرح خود را شبیه سازی کنید، نوشتن فایل آزمایش طرح، که معمولاً به عنوان میز آزمایش نیز شناخته می شود، خواهد بود. برای این کار، باید یک source از نوع "VHDL Test Bench" برای ماژولهای توصیف شده به زبان Verilog Test Fixture و یا از نوع "Verilog Test Fixture" برای ماژولهای توصیف شده به زبان VHDL، و یا از نوع "Verilog Test Fixture" برای ماژولهای توصیف شده به زبان از شرد کنید "Next"، از شما کنید (در صورتی که نمی دانید چگونه این کار را انجام دهید به بخش ۵ مراجعه نمایید). پس از فشردن کلید "Next"، از شما در خواست می شود تا ماژولی که قصد نوشتن کار تولید خواهد شد و نیازی به نوشتن کامل آن از ابتدا نخواهید داشت.

در پایان این مراحل، فایل آزمایش برای ماژول مورد نظر ایجاد شده و در پنجرهی فضای کار باز می گردد، اما در پنجرهی طراحی دیده نخواهد شد. برای مشاهده و دسترسی به فایلهای آزمایش و شبیه سازی پروژه، باید مشابه شکل ۲۹، بخش "View" در پنجرهی طراحی را از "Implementation" به "Simulation" تغییر دهید. (برای دیدن فایلهای اصلی پروژه مانند ماژولها، دوباره گزینهی "Implementation" را انتخاب کنید.)



شکل ۲٦. بخش شبیه سازی از پنجره ی طراحی


از آنجایی که پنجره ی کنسول تنها با هر بار ذخیره ی فایل، خطاها و هشدارها را نمایش می دهد، لازم است فایل های طرح خود را مرحله به مرحله به کمک Ctrl + S ذخیره کنید تا بتوانید بازخوردهای نرمافزار را ببینید. اگر فایل آزمایشی که به صورت خودکار توسط نرمافزار برای ماژول انتخابی شما تولید شد ذخیره نمایید، احتمالاً مشاهده خواهید کرد که در پنجره کنسول، خطاهای شکل ۲۷ نمایش داده شده است.




شکل ۲۷. خطاهای موجود در فایل آزمایش ایجاد شده به صورت خودکار توسط نرمافزار برای ماژول تمامجمعکننده

دلیل وجود این خطاها، تولید خودکار قطعه کدهای مربوط به ایجاد سیگنال ساعت در فایل آزمایش است. در صورتی که ماژول در حال آزمایش دارای سیگنال ساعت باشد، پورت ساعت به صورت خودکار توسط نرمافزار شناخته خواهد شد و خطایی در کد آزمایش وجود نخواهد داشت (برای پورتهایی با نامهای مشابه clock یا clock). اما در صورتی که این طرح فاقد پورت ساعت باشد (مانند تمام جمع کننده)، باید قطعه کدهای مربوط به سیگنال ساعت به صورت دستی حذف شوند. برای این کار قطعه کدهای زیر را از فایل آزمایش حذف کنید:

پس از انجام مراحل فوق و نوشتن متن فایل آزمایش، باید مدار را شبیه سازی و صحت خروجی ها را به کمک شکل موج آنها بررسی کنید. مانند انجام عملیات سنتز و پیاده سازی، فایل آزمایش را از پنجره ی طراحی انتخاب کنید (این بار در حالت شبیه سازی که در شکل ۲٦ نشان داده شد). سپس برای آنکه این شبیه سازی یک شبیه سازی رفتاری باشد، بخش مشخص شده در شکل ۲۹ را به در شکل ۲۸ را بر روی "Behavioral" قرار داده و سپس در پنجره ی فرآیند، قسمت های مشخص شده در شکل ۲۹ را به ترتیب اجرا کنید.



شکل ۲۸. انتخاب نوع شبیهسازی




شکل ۲۹. شبیه سازی طرح در پنجره ی فرآیند

در صورت موفق آمیز بودن شبیه سازی، پنجرهای جدید بر روی سیستم شما باز خواهد شد که شکل موج را نشان می دهد. این پنجره همان نرم افزاری است که آن را هنگام ساخت پروژه به عنوان شبیه ساز انتخاب کردید (که در این پروژه، نرم افزار ISIM انتخاب شد). استفاده از امکانات نمایشگر شکل موج ISIM در بخش مربوطه (بخش ۱۰) توضیح داده خواهد شد.

۹. شبیهسازی زمانی


شبیه سازی زمانی در نرم افزار ISE، بعد از هر سه مرحله از پیاده سازی یعنی Map ، Translate و در دسترس است و می توانید بسته به نیاز تان، شکل موج را پس از هر یک از این مراحل مشاهده کنید. برای انجام شبیه سازی زمانی باید کاملاً مشابه شبیه سازی رفتاری عمل کنید. با این تفاوت که هنگام مشخص کردن نوع شبیه سازی، به جای انتخاب گزینه ی "Behavioral"، یکی از گزینه های دیگری که در شکل ۳۰ نمایش داده شده است انتخاب کنید.



شکل ۳۰. انتخاب یکی از انواع شبیهسازی

۱۰. استفاده از نمایشگر شکل موج نرمافزار Xilinx ISIM

هنگامی که هر کدام از انواع شـبیهسـازی را انجام میدهید، در صـورتی که در زمان ایجاد پروژه، نرمافزار ISIM را به عنوان شبیهساز انتخاب کرده باشید، پنجرهای مشابه شکل ۳۱ برای شما باز خواهد شد.



شکل ۳۱. محیط کار نرمافزار ISIM

از آنجایی که معمولاً مدت زمانی که برای هر مقدار ورودی در هنگام نوشتن کد آزمایش در نظر گرفته می شود بسیار اندک است، لازم است بر روی شکل موج زوم کنید تا بتوانید تغییرات مقادیر را مشاهده کنید. شکل ۳۲ بخشی از نوار ابزار در این نرمافزار شبیه ساز را نشان می دهد که می توانید از آن برای کاربری راحت تر از نرمافزار استفاده کنید.



شکل ۳۲. بخشی از نوار ابزار نرمافزار ISIM

با استفاده از کلیدهای مشخص شده در شکل ۳۲، می توانید به ترتیب از سمت چپ، بر روی شکل موج زوم کنید، زوم را کاهش دهید، و شکل موج را به صورت خودکار به اندازهای در بیاورید که تمام مقادیر ورودیای که برای آن در نظر گرفته اید در پنجرهی نمایش شکل موج جای بگیرند.


پس از فشردن کلید سوم، شکل موج به صورت شکل ۳۳ نمایش داده خواهد شد. در بخش شمارهی ۱ از این شکل، سیگنالها سیگنالهای ماژول در حال شبیه سازی قرار گرفته اند. همچنین در بخش شماره ی ۲، مقادیر لحظه ای هر یک از این سیگنالها در زمانی که خط زمانی زرد رنگ در بخش ۳ بر روی آن قرار گرفته است نشان داده شده است.



شکل ۳۳. نمونهای از یک شبیه سازی توسط نرمافزار ISIM

شما می توانید برای مشاهده و بررسی راحت تر شکل موج، تغییراتی در نحوه ی نمایش آن برای هر سیگنال ماژول اعمال نمایید (تغییراتی مانند تغییر رنگ، مبنای نمایش مقدار پورت، و...). برای دسترسی به این امکانات، بر روی سیگنال مورد نظر (از بخش ۱ در شکل ۳۲) کلیک راست کرده و مطابق با نیاز خود تغییرات را اعمال کنید. (در ادامه و در شکل ۳۲ به توضیح موارد کاربردی در منوی تنظیمات سیگنالها پرداخته شده است.)

ا منظور از سیگنال در این بخش، الزاماً سیگنالهای درونی که در زبان VHDL استفاده میشوند نمیباشد و این مفهوم شامل پورتهای ورودی، خروجی و حتی متغیرها نیز میشود.



شکل ۳٤. منوی تنظیمات یک سیگنال در نرمافزار ISIM

Radix: مبنای ریاضی نمایش مقدار سیگنال (قابل استفاده تنها برای سیگنالهای چند بیتی) Signal Color: رنگ موج سیگنال

(Big-endian یا Little-endian) تغییر ترتیب ارزش گذاری (Riverse Bit Order) یا


Go To Source Code: مراجعه به قسمتی از کد آزمایش که این سیگنال در آن تعریف شده است.

Force Constant: تغییر مقدار سیگنال به یک مقدار ثابت به صورت اجباری (بدون تغییر در کد آزمایش)


Force Clock: تغییر مقدار سیگنال به یک سیگنال پالس ساعت به صورت اجباری (بدون تغییر در کد آزمایش)

۱۱. گزارش طراحی

نرمافزار ISE این امکان را به کاربر می دهد که همواره در هر کدام از مراحل طراحی و یا پیاده سازی، خلاصه و گزارشی از طرح خود دریافت کند. در این گزارش اطلاعات بسیار مفیدی راجع به طراحی به کاربر داده می شود که نمونه هایی از این اطلاعات عبارتند از: شرح منابع مصرف شده در تراشه، تأخیر بین هر دو واحد، مسیر حیاتی و میزان تأخیر آن، و غیره (شکل ۱۳۵). معمولاً در هنگام ساخت پروژه، این پنجره به صورت خودکار در بخش فضای کار باز می گردد. با این حال برای مشاهده یی این گزارش، در هر زمان تنها کافیست بر روی گزینه ی "Design Summary/Reports" در پنجره ی فرآیند (شکل مشاهده یی این گزارش، در هر زمان تنها کافیست بر روی گزینه ی "Design Summary/Reports" در پنجره ی فرآیند (شکل ۱۳۵) دو بار کلیک کنید.



شکل ۳۵. پنجرهی گزارش طراحی در فضای کار




شکل ۳٦. مشاهدهی گزارش طراحی از طریق پنجرهی فرآیند

١٢. توليد فايل برنامهريزي

تمامی اطلاعات مورد نیاز برای برنامهریزی یک تراشه بی برنامه پذیر (FPGA یا CPLD)، در یک فایل دودویی، که به عنوان فایل خریان بیتی نیز شناخته می شود، ذخیره می گردد. پس از انجام تمامی مراحل طراحی و آزمایش، لازم است که این فایل را تولید و برای انتقال به تراشه ذخیره کنید.

برای تولید فایل جریان بیتی، پس از ایجاد source محدودیتهای پیادهسازی (همانطور که در بخش ۵ گفته شد)، تنها کافی است بر روی گزینهی "Generate Programming File" در پنجرهی طراحی دو بار کلیک کنید (شکل ۳۷). در صورت موفقیت آمیز بودن، یک فایل همنام با نام Top Module پروژه و با پسوند "bit" در محل پروژه ایجاد و علامت سبز در کنار این گزینه ظاهر خواهد شد.



شکل ۳۷. تولید فایل دودویی برنامهریزی از طریق پنجرهی فرآیند

٣١

¹ Bitstream


۱۳. برنامهریزی تراشه به کمک نرمافزار ISE iMPACT

برای انتقال فایل جریان بیتی به تراشه، می توانید از نرمافزار iMPACT که همزمان با نصب نرمافزار ISE نصب می شود، استفاده کنید. برای این کار، ابتدا تراشه ی خود را با استفاده از پروگرمر به کامپیوتر متصل نموده و در صورت نیاز درایورهای آن را نصب کنید (معمولاً درایورهای رایج همزمان با نصب نرمافزار نصب می شوند). پس از آنکه از شناخته شدن تراشه توسط کامپیوتر اطمینان حاصل کردید، نرمافزار iMPACT را باز کنید. قبل از باز شدن نرمافزار، از شما راجع به ذخیره خودکار پروژه پرسیده خواهد شد که با توجه به نیازتان باید یک گزینه را انتخاب نمایید. پس از گذشتن از این صفحه، بسته به انتخابتان، صفحهی دومی برای شما باز می شود. با فشردن کلید "Cancel" آنها را ببندید (این تنظیمات در داخل برنامه نیز در دسترس هستند و نیازی به انجام این تنظیمات در مرحله ی اول نیست). پس از انجام مراحل قبلی، وارد صفحه ی اصلی نرمافزار می شوید که مشابه شکل ۳۸ خواهد بود.




شکل ۳۸. صفحه ی اصلی نرمافزار iMPACT و بخشهای آن

برای شروع به برنامهریزی تراشه، از قسمت جریان iMPACT، بر روی گزینهی "Boundary Scan" دو بار کلیک کنید (شکل ۱۳۹) تا پنجره ی مربوط به آن در بخش فضای کار باز شود. حال مشابه شکل ۲۰ بر روی پنجره ی باز شده در فضای کار کلیک راست کرده و گزینه "Initialize Chain" را انتخاب کنید.




شکل ۳۹. پنجرهی جریان iMPACT در محیط نرمافزار rapact




شکل ٤٠. جستجوي زنجيره در برنامهي iMPACT

پس از انتخاب گزینهی "Initialize Chain"، در صورت صحیح بودن اتصالات و نصب بودن درایورها، صفحهی شکل ۱۱ نمایش داده خواهد شد که باید انتخاب کنید آیا قصد Verify شدن تراشه پس از برنامهریزی را دارید یا خیر. به عنوان مثال، در این شکل تنها یک تراشه ی اسپارتان 7 به زنجیره ی برنامهریزی متصل شده است و گزینهی "Verify" برای آن انتخاب نشده است (می توان چند تراشه را در یک زنجیره به هم متصل نمود و آنها را به صورت همزمان برنامهریزی کرد. برای اطلاعات بیشتر، درباره ی زنجیره ی کلم کنید).



شکل ٤١. تنظيمات برنامهريزي تراشههاي متصل

پس از انتخاب گزینهی تأیید و خروج از پنجرهی شکل ٤١، دوباره به صفحهی اصلی نرمافزار باز خواهید گشت که در آن دستگاه/دستگاههایی که توسط پروگرمر به کامپیوتر متصل است، مانند شکل ٤٢ نمایش داده خواهند شد. همانطور که در این شکل مشاهده میکنید، در این لحظه یک تراشه با شناسهی XC6SLX9 به دستگاه متصل است.



شکل ٤٢. نمايش تراشههای متصل به زنجيره


میدانیم که اکثر تراشههای FPGA برای برنامهریزی از حافظههای فرار استفاده میکنند، به همین دلیل همواره در کنار آنها از یک حافظهی غیر فرار نیز استفاده میشود تا فایل برنامهریزی را ذخیره کرده و در هربار روشن شدن دستگاه، آن را بر روی تراشه بارگذاری کند. در نتیجه در هنگام برنامهریزی تراشه، فایل جریان بیتی باید هم به تراشه و هم به حافظهی غیر فرار منتقل شود (انتقال همزمان به این دو تراشه، به کمک زنجیرهی ITAG امکانپذیر است). در این نسخه از آموزش به برنامهریزی حافظهی غیر فرار پرداخته نخواهد شد و فایل جریان

بیتی تنها به خود تراشه منتقل می شود. برای ایس کار، بر روی تراشه ی مورد نظر کلیک راست کرده و مطابق شکل ۴۳ گزینه ی File Dialog برای شما باز شما باز شما باز شما باز می شود. به آدرس ذخیره ی پروژه رفته و فایل جریان بیتی را انتخاب کنید. پس از آنکه فایل جریان بیتی را انتخاب کردید، از شما راجع به برنامه ریزی حافظه ی غیر فرار پرسیده می شود که آن را ببندید.



شكل ٤٣. انتخاب فايل برنامهريزي تراشه

پس از اینکه فایل برنامهریزی را مشخص کردید، دوباره بر روی تراشهی مورد نظر کلیک راست کرده و این بار مطابق شکل "Program Succeed" بر روی گزینهی "Program Succeed" بر روی فضای کار نمایش داده خواهد شد که نشان دهندهی موفقیت آمیز بودن برنامهریزی می باشد.



شكل ٤٤. برنامهريزي تراشه

This learning material has been developed for educational purposes provided to the students of the University of Sistan and Baluchestan, Iran at no cost. The trademarks, logos, service marks displayed, and the software used on this tutorial are the property of Xilinx or other third parties.

Last Edit	Version
February 2021	1.8

Special thanks to Dr. Mohammad Hossein Sargolzaei, Head of the Department of Computer Engineering, for his endeavor to help finalize and publish this document.



University of Sistan and Baluchestan Faculty of Electrical and Computer Engineering

Xilinx ISE Design Suite v14.7 Tutorial

Author: Ali Abbasi